CN110855130A - 一种供电输入箝位电路及芯片 - Google Patents

Abstract

本发明提供一种供电输入箝位电路及芯片，供电模块包括第一电源和第二电源，箝位模块分别对第一电源提供的第一电压和第二电源提供的第二电压进行箝位，将箝位后的箝位输出电压提供给高压隔离模块。高压隔离模块基于箝位输出电压，对第一电压和第二电压进行高压隔离。电位选择模块将高压隔离后的第一隔离电压和第二隔离电压进行比较，确定输出端的输出电压。基于本发明，对多路供电源进行箝位输出，对多路电源的电压进行高压隔离，减少电路中接触高压的电子器件，从而防止低压线路电子元件被高压电源影响，提高电子元件使用寿命。相较于现有技术，无需额外增加防倒灌装置来避免高电压电源与低电压电源之间的串通，有效减少整个供电电路的成本。

Description

一种供电输入箝位电路及芯片

技术领域

本发明涉及集成电路技术领域，尤其涉及一种供电输入箝位电路及包含该供电输入箝位电路的芯片。

背景技术

随着工农业生产的不断发展，用户对供电可靠性的要求越来越高。在现有的供电系统中，经常会出现两路甚至多路电源供电的应用情况。在多路电源供电的情况下，用电系统通常从多路电源中选择电压最高、供电可靠性最好的电源作为供电源。为了从多路电源中筛选出最优的供电源，需要在供电系统中设置供电输入箝位电路。

目前，现有的供电输入箝位电路普遍都是利用两个低压差线性稳压器(lowdropout regulator，LDO)单元和电源选择电路来筛选出最优的供电源。然而，现有的供电输入箝位电路在采用两个LDO单元时，需同时增加防倒灌装置来避免高电压电源与低电压电源之间的串通，从而增加不少成本。此外，受到高电压电源的影响，LDO单元和电源选择电路会因高压而加速自身电子元件的老化，由此提高了电子元件的更新速度，从而也增加了不少成本。

发明内容

有鉴于此，本发明实施例提供了一种供电输入箝位电路及芯片，以从多路电源中筛选出一路电流源，实现提高电子元件使用寿命和减少整个供电电路成本的目的。

为实现上述目的，本发明实施例提供如下技术方案：

本发明实施例第一方面公开了一种供电输入箝位电路，该供电输入箝位电路包括：

供电模块，箝位模块，高压隔离模块和电位选择模块；

所述供电模块包括第一电源和第二电源；

所述箝位模块的第一端与所述第一电源相连，第二端与所述第二电源相连，第三端与所述高压隔离模块相连，第四端与所述电位选择模块的输出端相连，所述箝位模块分别对所述第一电源提供的第一电压和所述第二电源提供的第二电压进行箝位，将箝位后的箝位输出电压提供给所述高压隔离模块；

所述高压隔离模块的第一端与所述第一电源相连，第二端与所述第二电源相连，第三端和第四端分别与所述箝位模块的第三端相连，第五端与所述电位选择模块的第一输入端相连，第六端与所述电位选择模块的第二输入端相连，所述高压隔离模块基于所述箝位输出电压，对所述第一电压和所述第二电压进行高压隔离；

所述电位选择模块，将高压隔离后的第一隔离电压和第二隔离电压进行比较，确定输出端的输出电压。

可选的，在上述供电输入箝位电路中，所述箝位模块包括：

第一电阻，第二电阻，第一晶体管，第二晶体管，二极管，电荷泵，振荡器和第三晶体管；

所述第一电阻的一端作为所述箝位模块的第一端，与所述第一电源相连，另一端与所述第一晶体管的漏极相连；

所述第二电阻的一端作为所述箝位模块的第二端，与所述第二电源相连，另一端与所述第二晶体管的漏极相连；

所述第一晶体管的栅极和自身的源极相连，所述第一晶体管的源极与所述第二晶体管的源极相连；

所述第二晶体管的栅极和自身的源极相连；

所述第一晶体管的源极和所述第二晶体管的源极分别与所述二极管的负极相连，所述二极管的正极接地，用于对所述第一晶体管的源极和所述第二晶体管的源极进行箝位；

所述第一晶体管的源极和所述第二晶体管的源极分别与所述电荷泵的输入端相连，所述电荷泵的输出端作为所述箝位模块的第三端，分别与所述高压隔离模块的第三端和第四端相连，用于分别对所述第一电压和所述第二电压进行箝位，将箝位后的箝位输出电压提供给所述高压隔离模块；

所述振荡器的一端与所述电荷泵相连，另一端作为所述箝位模块的第四端，与所述电位选择模块的输出端相连；

所述第一晶体管的源极和所述第二晶体管的源极分别与所述第三晶体管的漏极相连，所述第三晶体管的栅极和自身的源极相连，所述电荷泵的输出端、以及所述高压隔离模块的第三端和第四端分别与所述第三晶体管的源极相连。

可选的，在上述供电输入箝位电路中，所述箝位模块还包括：

第四晶体管；

所述第二电阻和所述第二晶体管的漏极分别与所述第四晶体管的漏极相连，所述第四晶体管的栅极和自身的源极相连，所述第四晶体管的源极、所述第三晶体管的源极、所述电荷泵的输出端、以及所述高压隔离模块的第三端和第四端相连；

相应的，所述第一电阻和所述第一晶体管的漏极分别与所述第三晶体管的漏极相连，所述第三晶体管的栅极与自身的源极相连。

可选的，在上述供电输入箝位电路中，所述电荷泵为电容式电荷泵。

可选的，在上述供电输入箝位电路中，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为体电位端口与源极相连的PMOS管；其中，所述第一晶体管自身的体二极管和所述第二晶体管自身的体二极管通过背靠背的方式相连，所述第三晶体管自身的体二极管和所述第四晶体管自身的体二极管通过背靠背的方式相连。

可选的，在上述供电输入箝位电路中，所述高压隔离模块包括：

第五晶体管和第六晶体管；

所述第五晶体管的漏极作为所述高压隔离模块的第一端，与所述第一电源相连，栅极作为所述高压隔离模块的第三端，与所述箝位模块的第三端相连，源极作为所述高压隔离模块的第五端，与所述电位选择模块的第一输入端相连；

所述第六晶体管的漏极作为所述高压隔离模块的第二端，与所述第二电源相连，栅极作为所述高压隔离模块的第四端，与所述箝位模块的第三端相连，源极作为所述高压隔离模块的第六端，与所述电位选择模块的第二输入端相连。

可选的，在上述供电输入箝位电路中，所述电位选择模块包括：

比较器，第七晶体管，第八晶体管和反相器；

所述比较器的同相输入端作为所述电位选择模块的第一输入端，与所述高压隔离模块的第五端相连，反相输入端作为所述电位选择模块的第二输入端，与所述高压隔离模块的第四端相连，输出端与所述第七晶体管的栅极相连，并且所述输出端还经过所述反相器与所述第八晶体管的栅极相连；

所述比较器的同相输入端、以及所述高压隔离模块的第五端分别与所述第七晶体管的漏极相连，所述第七晶体管的源极与所述第八晶体管的源极相连，所述第七晶体管的源极与所述第八晶体管的源极相连的公共端作为所述电位选择模块的输出端；

所述比较器的反相输入端、以及所述高压隔离模块的第六端分别与所述第八晶体管的漏极相连；

所述反相器的输入端与所述第七晶体管的栅极相连，输出端与所述第八晶体管的栅极相连。

可选的，在上述供电输入箝位电路中，所述第七晶体管和所述第八晶体管均为体电位端口与源极相连的PMOS管；其中，所述第七晶体管自身的体二极管和所述第八晶体管自身的体二极管通过背靠背的方式相连。

可选的，在上述供电输入箝位电路中，所述电位选择模块，将高压隔离后的第一隔离电压和第二隔离电压进行比较，若所述第一隔离电压大于所述第二隔离电压，确定所述第一隔离电压为输出端的输出电压。

可选的，在上述供电输入箝位电路中，所述电位选择模块，将高压隔离后的第一隔离电压和第二隔离电压进行比较，若所述第一隔离电压小于所述第二隔离电压，确定所述第二隔离电压为输出端的输出电压。

基于上述本发明实施例提供的供电输入箝位电路，该供电输入箝位电路包括：供电模块，箝位模块，高压隔离模块和电位选择模块。其中，供电模块包括第一电源和第二电源。箝位模块的第一端与第一电源相连，第二端和第二电源相连，第三端与高压隔离模块相连，第四端与电位选择模块的输出端相连，箝位模块分别对第一电源提供的第一电压和第二电源提供的第二电压进行箝位，将箝位后的箝位输出电压提供给高压隔离模块。高压隔离模块的第一端与第一电源相连，第二端与第二电源相连，第三端和第四端分别与箝位模块相连，第五端和第六端分别与电位选择模块的输入端相连，高压隔离模块基于箝位输出电压，对第一电压和第二电压进行高压隔离。电位选择模块，将高压隔离后的第一隔离电压和第二隔离电压进行比较，确定输出端的输出电压。

本发明实施例第二方面还公开了一种芯片，包括前述的供电输入箝位电路。

综上可见，对多路供电源进行箝位输出，并对多路电源的电压进行高压隔离，减少电路中接触高压的电子器件，从而能够防止低压线路电子元件被高压电源影响，提高电子元件使用寿命。并且，相较于现有技术，无需额外增加防倒灌装置来避免高电压电源与低电压电源之间的串通，有效减少整个供电电路的成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例提供的一种供电输入箝位电路的结构示意图；

图2为本发明实施例提供的另一种供电输入箝位电路的结构示意图；

图3为本发明实施例提供的又一种供电输入箝位电路的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本申请中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

图1示出了本发明实施例提供的一种供电输入箝位电路，该供电输入箝位电路包括：

供电模块100，箝位模块200，高压隔离模块300和电位选择模块400。

其中，供电模块100包括第一电源101和第二电源102。

需要说明的是，针对多路供电源，供电模块100中所包括电源的数目可由技术人员根据实际情况进行设置，例如增加第三电源、或第四电源等，本发明实施例不做限定。

箝位模块200的第一端与第一电源101相连，第二端和第二电源102相连，第三端与高压隔离模块300相连，第四端与电位选择模块400的输出端相连，箝位模块200分别对第一电源101提供的第一电压和第二电源102提供的第二电压进行箝位，将箝位后的电压即箝位输出电压提供给高压隔离模块300。

高压隔离模块300的第一端与第一电源101相连，第二端和第二电源102相连，第三端和第四端分别与箝位模块200的第三端相连，第五端与电位选择模块400的第一输入端相连，第六端与电位选择模块400的第二输入端相连，高压隔离模块300根据箝位输出电压得到参考电压，比较参考电压和第一电压、第二电压之间的大小关系，对第一电压和第二电压进行高压隔离，并输出第一隔离电压和第二隔离电压。

具体的，在第一电压或第二电压高于参考电压时，第一隔离电压或第二隔离电压被箝位至参考电压，在第一电压或第二电压低于参考电压时，第一隔离电压等于第一电压，或者第二隔离电压等于第二电压。

需要说明的是，在本发明实施例中，高压隔离模块300由两个型号相同的高压隔离管组成，高压隔离管的具体型号可由技术人员根据实际情况进行设置，本发明实施例不做限定。此外，针对多路供电源，高压隔离管的数目与供电模块100中电源的数目、以及电位选择模块400输入端的数目相等。当然，额外增加的高压隔离管的具体连接结构与功能原理，与原本的高压隔离管的具体连接结构与功能原理相同，高压隔离模块300与其他模块之间具体连接结构也没有实质上的改变，都是本领域技术人员所熟悉的技术手段。

具体的，以增加第三电源为例，则高压隔离模块300额外增加一个高压隔离管。高压隔离模块300因此而增加第七端、第八端和第九端。其中，第七端与第三电源相连，第八端与箝位模块200的第三端相连，第九端与电位选择模块400的第三输入端相连。

需要说明的是，上述具体实现过程仅仅用于举例说明。

电位选择模块400，将高压隔离后的第一隔离电压和第二隔离电压进行比较，确定电位选择模块400输出端的输出电压，并提供给箝位模块200，为箝位模块200提供工作电压。

需要说明的是，箝位输出电压减去一阈值(例如Vgs，通常取值为1V)后得到参考电压，本实施例中参考电压为高压隔离模块300的预设临界饱和时的源极电压，临界饱和时的源极电压为高压隔离管工作在临界饱和状态时的源极电压。在本发明实施例中，临界饱和时的源极电压可由技术人员根据实际情况进行设置。

具体的，例如第一电压大小为50V，第二电压大小为40V，箝位输出电压为7V，高压隔离模块中高压隔离管的临界饱和时的源极电压大小为6V，本示例中的数据仅为帮助理解，不构成任何具体限定。综上可知，第一电压和第二电压高于该参考电压即源极电压。因此经过高压隔离后，高压隔离模块输出的第一隔离电压为6V，第二隔离电压为6V。需要说明的是，上述具体实现过程仅仅用于举例说明。

当第一电压低于该预设临界饱和时的源极电压时，则高压隔离后的第一隔离电压与未隔离前的第一电压大小相等。当第二电压低于该预设临界饱和时的源极电压时，高压隔离后的第二隔离电压与未隔离前的第二电压大小相等。

具体的，例如第一电压大小为44V，第二电压大小为30V，高压隔离模块中高压隔离管的临界饱和时的源极电压大小为60V，本示例中的数据仅为帮助理解，不构成任何具体限定。综上可知，第一电压低于该源极电压，第二电压高于该源极电压。第一电压低于参考电压，因而第一隔离电压等于第一电压，为44V。第二电压低于参考电压，因而第二隔离电压等于第二电压，为30V。因此经过高压隔离后，高压隔离模块输出的第一隔离电压为44V，第二隔离电压为30V。

需要说明的是，上述具体实现过程仅仅用于举例说明。

可选的，电位选择模块400，将高压隔离后的第一隔离电压和第二隔离电压进行比较，从中选择一个较高的电压作为输出电压。若第一隔离电压大于第二隔离电压，确定第一隔离电压为输出端的输出电压。

可选的，电位选择模块400，将高压隔离后的第一隔离电压和第二隔离电压进行比较，从中选择一个较高的电压作为输出电压。若第一隔离电压小于第二隔离电压，确定第二隔离电压为输出端的输出电压。

需要强调的是，针对多路供电源，电位选择模块400同样会对各路电源对应的隔离电压进行比较，从中选择一个较高的电压作为输出电压。当然，额外新增电源对应的隔离电压的具体数值确定方式，与第一隔离电压或第二隔离电压的具体数值确定方式相同，这里不再赘述。

在本发明实施例中，箝位模块的第一端与第一电源相连，第二端和第二电源相连，第三端与高压隔离模块相连，第四端与电位选择模块的输出端相连，箝位模块分别对第一电源提供的第一电压和第二电源提供的第二电压进行箝位，将箝位后的箝位输出电压提供给高压隔离模块。高压隔离模块的第一端与第一电源相连，第二端与第二电源相连，第三端和第四端分别与箝位模块相连，第五端和第六端分别与电位选择模块的输入端相连，高压隔离模块基于箝位输出电压，对第一电压和第二电压进行高压隔离。电位选择模块，将高压隔离后的第一隔离电压和第二隔离电压进行比较，确定输出端的输出电压。基于本发明，对两路以及多路供电源进行箝位输出，并对两路以及多路电源的电压进行高压隔离，减少电路中接触高压的电子器件，从而能够防止低压线路电子元件被高压电源影响，提高电子元件使用寿命。并且，相较于现有技术，无需额外增加防倒灌装置来避免高电压电源与低电压电源之间的串通，有效减少整个供电电路的成本。

可选的，图2示出了本发明实施例提供的另一种供电输入箝位电路，该供电输入箝位电路包括：

供电模块100，箝位模块200，高压隔离模块300和电位选择模块400。

其中，供电模块100包括第一电源101和第二电源102。

箝位模块200的第一端与第一电源101相连，第二端和第二电源102相连，第三端与高压隔离模块300相连，第四端与电位选择模块400的输出端相连。

高压隔离模块300的第一漏极端与第一电源101相连、第二漏极端与第二电源102相连，第一栅极端和第二栅极端相连接，且均与箝位模块200的第三端相连，第一源极端与电位选择模块400的第一输入端相连，第二源极端与电位选择模块400的第二输入端相连。

具体地，箝位模块200包括：第一电阻R1，第二电阻R2，第一晶体管M1，第二晶体管M2，二极管D1，电荷泵Charge pump，振荡器OSC和第三晶体管M3。

第一电阻R1的一端作为箝位模块200的第一端，与第一电源101相连，另一端与第一晶体管M1的漏极相连。

需要说明的是，第一电阻R1能够对经过第一晶体管M1的电流进行限流。

第二电阻R2的一端作为箝位模块200的第二端，与第二电源102相连，另一端与第二晶体管M2的漏极相连。

需要说明的是，第二电阻R2能够对经过第二晶体管M2的电流进行限流。

第一晶体管M1的栅极和自身的源极相连，第一晶体管M1的源极与第二晶体管M2的源极相连。

第二晶体管M2的栅极和自身的源极相连。

第一晶体管M1的源极和第二晶体管M2的源极分别与二极管D1的负极相连，二极管D1的正极接地，用于对第一晶体管M1的源极和第二晶体管M2的源极进行箝位。

第一晶体管M1的源极和第二晶体管M2的源极分别与电荷泵Charge pump的输入端相连，电荷泵Charge pump的输出端作为箝位模块200的第三端，分别与高压隔离模块300的第一栅极端和第二栅极端相连，用于对第一晶体管M1的源极和第二晶体管M2的源极进行箝位，将箝位后的箝位输出电压VG提供给高压隔离模块300。

需要说明的是，箝位输出电压VG的具体大小可由技术人员根据实际情况进行设置，本发明实施例不做限定。

可选的，电荷泵Charge pump为电容式电荷泵。

需要说明的是，第一晶体管M1的源极和第二晶体管M2的源极相连的公共端的电压VC，作为电荷泵Charge pump的起步电压。基于第一晶体管M1和第二晶体管M2实现第一电压VIN1和第二电压VIN2之间的隔离，故而电压VC由第一电压VIN1和第二电压VIN2共同供电。也就是说，电荷泵Charge pump对第一电压VIN1和第二电压VIN2共同供电的电压进行升压，在具体实现中，就是对电压VC进行升压。

振荡器OSC的一端与电荷泵Charge pump相连，另一端作为所述箝位模块200的第四端，与电位选择模块400的输出端相连。

第一晶体管M1的源极和第二晶体管M2的源极分别与第三晶体管M3的漏极相连，第三晶体管M3的栅极和自身的源极相连，电荷泵Charge pump的输出端、分别高压隔离模块300的第一栅极端和第二栅极端分别与第三晶体管M3的源极相连。

可选的，第一晶体管M1、第二晶体管M2和第三晶体管M3均为体电位端口与源极相连的PMOS管。其中，第一晶体管M1自身的体二极管和第二晶体管M2自身的体二极管通过背靠背的方式相连。

高压隔离模块300包括：第五晶体管M5和第六晶体管M6。

第五晶体管M5的漏极作为高压隔离模块300的第一漏极端，与第一电源101相连，栅极作为高压隔离模块300的第一栅极端，与箝位模块200的第三端相连，源极作为高压隔离模块300的第一源极端，与电位选择模块400的第一输入端相连。在本发明实施例中，第五晶体管M5的栅极与电荷泵Charge pump的输出端相连，源极与电位选择模块400中比较器comp的同相输入端相连。

第六晶体管M6的漏极作为高压隔离模块300的第二漏极端，与第二电源102相连，栅极作为高压隔离模块300的第二栅极端，与箝位模块200的第三端相连，源极作为高压隔离模块300的第二源极端，与电位选择模块400的第二输入端相连。在本发明实施例中，第六晶体管M6的栅极与电荷泵Charge pump的输出端相连，源极与电位选择模块400中比较器comp的反相输入端相连。

需要说明的是，第五晶体管M5和第六晶体管M6均为高压隔离管。

第五晶体管M5的源极电压作为高压隔离后的第一隔离电压VIN1_ISO，第六晶体管M6的源极电压作为高压隔离后的第二隔离电压VIN2_ISO。

第五晶体管M5的栅极电压和第六晶体管M6的栅极电压均为电荷泵Charge pump的输出端向高压隔离模块300提供的箝位输出电压VG。

第五晶体管M5和第六晶体管M6根据箝位输出电压VG得到参考电压，比较参考电压和第一电压VIN1、第二电压VIN2之间的大小关系，对第一电压VIN1和第二电压VIN2进行高压隔离，并输出第一隔离电压VIN1_ISO和第二隔离电压VIN2_ISO。

具体的，在第一电压VIN1或第二电压VIN2高于参考电压时，第一隔离电压VIN1_ISO或第二隔离电压VIN2_ISO被箝位至参考电压，在第一电压VIN1或第二电压VIN2低于参考电压时，第一隔离电压VIN1_ISO等于第一电压VIN1，或者第二隔离电压VIN2_ISO等于第二电压VIN2。

需要强调的是，在供电模块100启动过程中，由于第五晶体管M5的栅极电压和第六晶体管M6的栅极电压初始状态均为零，所以电位选择模块400的输出端的输出电压VOUT也为零。因此，以输出电压VOUT为电源的振荡器OSC不会启动，从而导致电荷泵Charge pump无法工作。在本发明实施例中，基于第一晶体管M1和第三晶体管M3构成的供电路径，或者，第二晶体管M2和第三晶体管M3构成的供电路径，能够确保第五晶体管M5和第六晶体管M6均能正常开通，致使输出电压VOUT不再为零。

电位选择模块400包括：比较器comp，第七晶体管M7，第八晶体管M8和反相器INV。

比较器comp的同相输入端作为电位选择模块400的第一输入端，与高压隔离模块300的第一源极端相连，反相输入端作为电位选择模块400的第二输入端，与高压隔离模块300的第二源极端相连，输出端与第七晶体管M7的栅极相连，并且输出端还经过反相器INV与第八晶体管M8的栅极相连。在本发明实施例中，比较器comp的同相输入端与第五晶体管M5的源极相连，反相输入端与第六晶体管M6的源极相连。

比较器comp的同相输入端、以及高压隔离模块300的第一源极端分别与第七晶体管M7的漏极相连，在本发明实施例中，比较器comp的同相输入端、以及第五晶体管M5的源极分别与第七晶体管M7的漏极相连。第七晶体管M7的源极与第八晶体管M8的源极相连，第七晶体管M7的源极与第八晶体管M8的源极相连的公共端作为电位选择模块400的输出端。

比较器comp的反相输入端、以及高压隔离模块300的第二源极端分别与第八晶体管M8的漏极相连，在本发明实施例中，比较器comp的反相输入端、以及第六晶体管M6的源极分别与第八晶体管M8的漏极相连。

需要说明的是，当第一电压VIN1低于第五晶体管M5临界饱和时的源极电压时，第七晶体管M7工作在线性区。当第二电压VIN2低于第六晶体管M6临界饱和时的源极电压时，第八晶体管M8工作在线性区。

反相器INV的输入端与第七晶体管M7的栅极相连，输出端与第八晶体管M8的栅极相连。

可选的，第七晶体管M7和第八晶体管M8均为体电位端口与源极相连的PMOS管。其中，第七晶体管M7自身的体二极管和第八晶体管M8自身的体二极管通过背靠背的方式相连。

需要说明的是，比较器comp将第一隔离电压VIN1_ISO和第二隔离电压VIN2_ISO进行比较，第七晶体管M7和第八晶体管M8的开关状态由比较器comp的输出信号所控制。

在本发明实施例中，第七晶体管M7和第八晶体管M8作为开关管，当第一隔离电压VIN1_ISO大于第二隔离电压VIN2_ISO时，比较器comp输出高电位，第八晶体管M8关断。经过反相器INV反相输出低电位，比较器comp输出低电位，第七晶体管M7开通，将第一隔离电压VIN1_ISO作为电位选择模块400的输出端的输出电压VOUT。

当第一隔离电压VIN1_ISO小于第二隔离电压VIN2_ISO时，比较器comp输出低电位，第八晶体管M8开通。经过反相器INV反相输出高电位，第七晶体管M7关断，将第二隔离电压VIN2_ISO作为电位选择模块400的输出端的输出电压VOUT。

需要说明的是，比较器comp和反相器INV的具体型号可由技术人员根据实际情况进行设置，本发明实施例不做限定。

在本发明实施例中，供电输入箝位电路包括：供电模块，箝位模块，高压隔离模块和电位选择模块。其中，供电模块包括第一电源和第二电源。箝位模块的第一端与第一电源相连，第二端与和第二电源相连，第三端与高压隔离模块相连，第四端与电位选择模块的输出端相连，箝位模块分别对第一电源提供的第一电压和第二电源提供的第二电压进行箝位，将箝位后的箝位输出电压提供给高压隔离模块。高压隔离模块的第一漏极端与第一电源相连、第二漏极端与第二电源相连，第一栅极端和第二栅极端相连接，且均与箝位模块的第三端相连，第一源极端与电位选择模块的第一输入端相连，第二源极端与电位选择模块的第二输入端相连。电位选择模块，将高压隔离后的第一隔离电压和第二隔离电压进行比较，确定输出端的输出电压。

基于本发明，对多路供电源进行箝位输出，并对多路电源的电压进行高压隔离，减少电路中接触高压的电子器件，从而能够防止低压线路电子元件被高压电源影响，提高电子元件使用寿命。并且，相较于现有技术，无需额外增加防倒灌装置来避免高电压电源与低电压电源之间的串通，有效减少整个供电电路的成本。

可选的，图3示出了本发明实施例提供的又一种供电输入箝位电路，该供电输入箝位电路包括：

供电模块100，箝位模块200，高压隔离模块300和电位选择模块400。

其中，供电模块100包括第一电源101和第二电源102。

箝位模块200的第一端与第一电源101相连，第二端和第二电源102相连，第三端与高压隔离模块300相连，第四端与电位选择模块400的输出端相连。

高压隔离模块300的第一漏极端与第一电源101相连，第二漏极端与第二电源102相连，第一栅极端和第二栅极端相连接，且均与箝位模块200的第三端相连，第一源极端与电位选择模块400的第一输入端相连，第二源极端与电位选择模块400的第二输入端相连。

具体地，箝位模块200包括：第一电阻R1，第二电阻R2，第一晶体管M1，第二晶体管M2，二极管D1，电荷泵Charge pump，振荡器OSC，第三晶体管M3和第四晶体管M4。

第一电阻R1的一端作为箝位模块200的第一端，与第一电源101相连，另一端与第一晶体管M1的漏极相连。

第二电阻R2的一端作为箝位模块200的第二端，与第二电源102相连，另一端与第二晶体管M2的漏极相连。

第一晶体管M1的栅极和自身的源极相连，第一晶体管M1的源极与第二晶体管M2的源极相连。

第二晶体管M2的栅极和自身的源极相连。

第一晶体管M1的源极和第二晶体管M2的源极分别与二极管D1的负极相连，二极管D1的正极接地，用于对第一晶体管M1的源极和第二晶体管M2的源极进行箝位。

第一晶体管M1的源极和第二晶体管M2的源极分别与电荷泵Charge pump的输入端相连，电荷泵Charge pump的输出端作为箝位模块200的第三端，分别与高压隔离模块300的第一栅极端和第二栅极端相连，用于分别对第一电压VIN1和第二电压VIN2进行箝位，将箝位后的箝位输出电压VG提供给高压隔离模块300。

振荡器OSC的一端与电荷泵Charge pump相连，另一端与电位选择模块400的输出端相连。

第一电阻R1和第一晶体管M1的漏极分别与第三晶体管M3的漏极相连，第三晶体管M3的栅极与自身的源极相连。

第二电阻R2和第二晶体管M2的漏极分别与第四晶体管M4的漏极相连，第四晶体管M4的栅极和自身的源极相连，第四晶体管M4的源极、第三晶体管M3的源极、电荷泵Chargepump的输出端、以及高压隔离模块300的第一栅极端和第二栅极端相连。

在本发明实施例中，第三晶体管M3的源极、第四晶体管M4的源极、电荷泵Chargepump的输出端、以及高压隔离模块300中第五晶体管M5的栅极和第六晶体管M6的栅极相连。

可选的，第一晶体管M1、第二晶体管M2、第三晶体管M3和第四晶体管M4均为体电位端口与源极相连的PMOS管。其中，第一晶体管M1自身的体二极管和第二晶体管M2自身的体二极管通过背靠背的方式相连，第三晶体管M3自身的体二极管和第四晶体管M4自身的体二极管通过背靠背的方式相连。

在本发明实施例中，当第一电压VIN1处于低压供电状态，基于第三晶体管M3的供电路径，致使第一电压VIN1和箝位模块200第三端输出的箝位输出电压VG之间的压差不超过第三晶体管M3的体二极管的正向压降。综上所述，第一电源101在低压启动过程中，第一电压VIN1和电位选择电路400的输出端的输出电压VOUT之间压差能够减小，使得第一电压VIN1的供电有效范围进一步扩大，从而促使第五晶体管M5能够尽早开通。

当第二电压VIN2处于低压供电状态，基于第四晶体管M4的供电路径，致使第二电压VIN2和箝位模块200第三端输出的箝位输出电压VG之间的压差不超过第四晶体管M4的体二极管的正向压降。综上所述，第二电源102在低压启动过程中，第二电压VIN2和电位选择电路400的输出端的输出电压VOUT之间压差能够减小，使得第二电压VIN2的供电有效范围进一步扩大，从而促使第六晶体管M6能够尽早开通。

高压隔离模块300包括：第五晶体管M5和第六晶体管M6。

第五晶体管M5的漏极作为高压隔离模块300的第一漏极端，与第一电源101相连，栅极作为高压隔离模块300的第一栅极端，与箝位模块200中电荷泵Charge pump的输出端相连，源极作为高压隔离模块300的第一源极端，与电位选择模块400中比较器comp的同相输入端相连。

第六晶体管M6的漏极作为高压隔离模块300的第二漏极端，与第二电源102相连，栅极作为高压隔离模块300的第二栅极端，与箝位模块200中电荷泵Charge pump的输出端相连，源极作为高压隔离模块300的第二源极端，与电位选择模块400中比较器comp的反相输入端相连。

电位选择模块400包括：比较器comp，第七晶体管M7，第八晶体管M8和反相器INV。

比较器comp的同相输入端与第五晶体管M5的源极相连，反相输入端与第六晶体管M6的源极相连，输出端与第七晶体管M7的栅极相连，并且输出端还经过反相器INV与第八晶体管M8的栅极相连。

比较器comp的同相输入端、以及第五晶体管M5的源极分别与第七晶体管M7的漏极相连。第七晶体管M7的源极与第八晶体管M8的源极相连，第七晶体管M7的源极与第八晶体管M8的源极相连的公共端作为电位选择模块400的输出端。

比较器comp的反相输入端、以及第六晶体管M6的源极分别与第八晶体管M8的漏极相连。

第七晶体管M7和第八晶体管M8均为体电位端口与源极相连的PMOS管。其中，第七晶体管M7自身的体二极管和第八晶体管M8自身的体二极管通过背靠背的方式相连。

反相器INV的输入端与第七晶体管M7的栅极相连，输出端与第八晶体管M8的栅极相连。

本发明实施例还公开了一种芯片，该芯片中包括上述本发明实施例公开的供电输入箝位电路。

该供电输入箝位电路包括：供电模块，箝位模块，高压隔离模块和电位选择模块。其中，箝位模块的第一端与第一电源相连，第二端和第二电源相连，第三端与高压隔离模块相连，第四端与电位选择模块的输出端相连，箝位模块分别对第一电源提供的第一电压和第二电源提供的第二电压进行箝位，将箝位后的箝位输出电压提供给高压隔离模块。高压隔离模块的第一端与第一电源相连，第二端与第二电源相连，第三端和第四端分别与箝位模块相连，第五端和第六端分别与电位选择模块的输入端相连，高压隔离模块基于箝位输出电压，对第一电压和第二电压进行高压隔离。电位选择模块，将高压隔离后的第一隔离电压和第二隔离电压进行比较，确定输出端的输出电压。

基于本发明实施例公开的供电输入箝位电路及芯片，对多路供电源进行箝位输出，从多路供电源中筛选出一路电流源，并对多路电源的电压进行高压隔离，减少电路中接触高压的电子器件，从而能够防止低压线路电子元件被高压电源影响，提高电子元件使用寿命。并且，相较于现有技术，无需额外增加防倒灌装置来避免高电压电源与低电压电源之间的串通，有效减少整个供电电路的成本。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。以上所描述的电路及电路实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (11)

1.一种供电输入箝位电路，其特征在于，包括：

供电模块，箝位模块，高压隔离模块和电位选择模块；

所述供电模块包括第一电源和第二电源；

所述箝位模块的第一端与所述第一电源相连，第二端与所述第二电源相连，第三端与所述高压隔离模块相连，第四端与所述电位选择模块的输出端相连，所述箝位模块分别对所述第一电源提供的第一电压和所述第二电源提供的第二电压进行箝位，将箝位后的箝位输出电压提供给所述高压隔离模块；

所述高压隔离模块的第一端与所述第一电源相连，第二端与所述第二电源相连，第三端和第四端分别与所述箝位模块的第三端相连，第五端与所述电位选择模块的第一输入端相连，第六端与所述电位选择模块的第二输入端相连，所述高压隔离模块基于所述箝位输出电压，对所述第一电压和所述第二电压进行高压隔离；

所述电位选择模块，将高压隔离后的第一隔离电压和第二隔离电压进行比较，确定输出端的输出电压。

2.根据权利要求1所述的电路，其特征在于，所述箝位模块包括：

第一电阻，第二电阻，第一晶体管，第二晶体管，二极管，电荷泵，振荡器和第三晶体管；

所述第一电阻的一端作为所述箝位模块的第一端，与所述第一电源相连，另一端与所述第一晶体管的漏极相连；

所述第二电阻的一端作为所述箝位模块的第二端，与所述第二电源相连，另一端与所述第二晶体管的漏极相连；

所述第一晶体管的栅极和自身的源极相连，所述第一晶体管的源极与所述第二晶体管的源极相连；

所述第二晶体管的栅极和自身的源极相连；

所述第一晶体管的源极和所述第二晶体管的源极分别与所述二极管的负极相连，所述二极管的正极接地，用于对所述第一晶体管的源极和所述第二晶体管的源极进行箝位；

所述第一晶体管的源极和所述第二晶体管的源极分别与所述电荷泵的输入端相连，所述电荷泵的输出端作为所述箝位模块的第三端，分别与所述高压隔离模块的第三端和第四端相连，用于分别对所述第一电压和所述第二电压进行箝位，将箝位后的箝位输出电压提供给所述高压隔离模块；

所述振荡器的一端与所述电荷泵相连，另一端作为所述箝位模块的第四端，与所述电位选择模块的输出端相连；

所述第一晶体管的源极和所述第二晶体管的源极分别与所述第三晶体管的漏极相连，所述第三晶体管的栅极和自身的源极相连，所述电荷泵的输出端、以及所述高压隔离模块的第三端和第四端分别与所述第三晶体管的源极相连。

3.根据权利要求2所述的电路，其特征在于，所述箝位模块还包括：

第四晶体管；

所述第二电阻和所述第二晶体管的漏极分别与所述第四晶体管的漏极相连，所述第四晶体管的栅极和自身的源极相连，所述第四晶体管的源极、所述第三晶体管的源极、所述电荷泵的输出端、以及所述高压隔离模块的第三端和第四端相连；

相应的，所述第一电阻和所述第一晶体管的漏极分别与所述第三晶体管的漏极相连，所述第三晶体管的栅极与自身的源极相连。

4.根据权利要求3所述的电路，其特征在于，所述电荷泵为电容式电荷泵。

5.根据权利要求4所述的电路，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为体电位端口与源极相连的PMOS管；其中，所述第一晶体管自身的体二极管和所述第二晶体管自身的体二极管通过背靠背的方式相连，所述第三晶体管自身的体二极管和所述第四晶体管自身的体二极管通过背靠背的方式相连。

6.根据权利要求1所述的电路，其特征在于，所述高压隔离模块包括：

第五晶体管和第六晶体管；

所述第五晶体管的漏极作为所述高压隔离模块的第一端，与所述第一电源相连，栅极作为所述高压隔离模块的第三端，与所述箝位模块的第三端相连，源极作为所述高压隔离模块的第五端，与所述电位选择模块的第一输入端相连；

所述第六晶体管的漏极作为所述高压隔离模块的第二端，与所述第二电源相连，栅极作为所述高压隔离模块的第四端，与所述箝位模块的第三端相连，源极作为所述高压隔离模块的第六端，与所述电位选择模块的第二输入端相连。

7.根据权利要求1所述的电路，其特征在于，所述电位选择模块包括：

比较器，第七晶体管，第八晶体管和反相器；

所述比较器的同相输入端作为所述电位选择模块的第一输入端，与所述高压隔离模块的第五端相连，反相输入端作为所述电位选择模块的第二输入端，与所述高压隔离模块的第四端相连，输出端与所述第七晶体管的栅极相连，并且所述输出端还经过所述反相器与所述第八晶体管的栅极相连；

所述比较器的同相输入端、以及所述高压隔离模块的第五端分别与所述第七晶体管的漏极相连，所述第七晶体管的源极与所述第八晶体管的源极相连，所述第七晶体管的源极与所述第八晶体管的源极相连的公共端作为所述电位选择模块的输出端；

所述比较器的反相输入端、以及所述高压隔离模块的第六端分别与所述第八晶体管的漏极相连；

所述反相器的输入端与所述第七晶体管的栅极相连，输出端与所述第八晶体管的栅极相连。

8.根据权利要求7所述的电路，其特征在于，所述第七晶体管和所述第八晶体管均为体电位端口与源极相连的PMOS管；其中，所述第七晶体管自身的体二极管和所述第八晶体管自身的体二极管通过背靠背的方式相连。

9.根据权利要求1所述的电路，其特征在于，所述电位选择模块，将高压隔离后的第一隔离电压和第二隔离电压进行比较，若所述第一隔离电压大于所述第二隔离电压，确定所述第一隔离电压为输出端的输出电压。

10.根据权利要求1所述的电路，其特征在于，所述电位选择模块，将高压隔离后的第一隔离电压和第二隔离电压进行比较，若所述第一隔离电压小于所述第二隔离电压，确定所述第二隔离电压为输出端的输出电压。

11.一种芯片，包含根据权利要求1至10中任一项所述的供电输入箝位电路。

Images