CN110838313A - 半导体存储器装置及其操作方法 - Google Patents

半导体存储器装置及其操作方法 Download PDF

Info

Publication number
CN110838313A
CN110838313A CN201910342701.6A CN201910342701A CN110838313A CN 110838313 A CN110838313 A CN 110838313A CN 201910342701 A CN201910342701 A CN 201910342701A CN 110838313 A CN110838313 A CN 110838313A
Authority
CN
China
Prior art keywords
busy
ready
memory device
semiconductor memory
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910342701.6A
Other languages
English (en)
Inventor
金荣均
李显雨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110838313A publication Critical patent/CN110838313A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Read Only Memory (AREA)

Abstract

本公开提供了半导体存储器装置及其操作方法。半导体存储器装置包括存储器单元阵列、外围电路、控制逻辑和温度传感器。存储器单元阵列包括多个存储器单元。外围电路对存储器单元阵列执行操作。控制逻辑控制外围电路的操作，并且生成表示外围电路的操作是否完成的就绪‑忙碌信号。温度传感器测量半导体存储器装置的温度。控制逻辑基于温度来生成就绪‑忙碌信号。

Description

半导体存储器装置及其操作方法
相关申请的交叉引用
本申请要求于2018年8月16日提交的韩国专利申请号10-2018-0095752的优先权，其公开内容通过引用整体并入本文。
技术领域
本公开一般地涉及电子装置。特别地，本公开涉及半导体存储器装置及其操作方法。
背景技术
存储器装置可以以二维结构形成，其中串关于半导体衬底水平排列；或者以三维结构形成，其中串关于半导体衬底垂直排列。三维半导体器件是被形成为克服二维半导体器件的集成度限制的存储器装置，并且可以包括垂直堆叠在半导体衬底上的多个存储器单元。
发明内容
实施例提供了具有改善的可靠性的半导体存储器装置及其操作方法。
根据本公开的一方面，提供了一种半导体存储器装置，包括：存储器单元阵列，其包括多个存储器单元；外围电路，其被配置为对所述存储器单元阵列执行操作；控制逻辑，其被配置为控制所述外围电路的操作，并且生成表示所述外围电路的操作是否完成的就绪-忙碌信号；以及温度传感器，其被配置为测量所述半导体存储器装置的温度，其中所述控制逻辑基于所述温度来生成所述就绪-忙碌信号。
当所述温度高于预定参考温度时，所述控制逻辑可以提供虚拟忙碌时间来生成所述就绪-忙碌信号。
在所述外围电路的操作完成之后，在所述虚拟忙碌时间期间所述控制逻辑可以维持所述就绪-忙碌信号的忙碌状态。
所述控制逻辑可以包括就绪-忙碌信号发生器。所述就绪-忙碌信号发生器可以具有：参考温度存储部，其被配置为存储所述参考温度；虚拟忙碌确定器，其被配置为通过比较所述温度和所述参考温度来生成虚拟忙碌激活信号；以及信号发生器，其被配置为基于所述虚拟忙碌激活信号来生成所述就绪-忙碌信号。
所述虚拟忙碌确定器可以在所述温度高于所述参考温度时启用所述虚拟忙碌激活信号，并且在所述温度等于或低于所述参考温度时禁用所述虚拟忙碌激活信号。
当所述虚拟忙碌激活信号被启用时，在所述信号发生器从所述外围电路的操作完成的时间起待机所述虚拟忙碌时间之后，所述信号发生器可以将所述就绪-忙碌信号的状态改变为就绪状态。
当所述虚拟忙碌激活信号被禁用时，在所述外围电路的操作完成的时间处，所述信号发生器可以将所述就绪-忙碌信号的状态改变为就绪状态。
所述控制逻辑可以包括就绪-忙碌信号发生器。所述就绪-忙碌信号发生器可以包括：参考温度存储部，其被配置为存储包括多个参考温度范围和分别对应的虚拟忙碌时间的虚拟忙碌表；虚拟忙碌确定器，其被配置为通过将所述温度与所述虚拟忙碌表进行比较来生成虚拟忙碌激活信号；以及信号发生器，其被配置为基于所述虚拟忙碌激活信号来生成所述就绪-忙碌信号。
根据本公开的另一方面，提供了一种用于操作半导体存储器装置的方法，所述方法包括：从控制器接收操作命令；执行与接收到的操作命令相对应的操作；以及根据所述半导体存储器装置的温度来控制从所述半导体存储器装置输出到所述控制器的就绪-忙碌信号。
所述就绪-忙碌信号可以在所述操作期间维持忙碌状态。
控制所述就绪-忙碌信号可以包括：检查所述半导体存储器装置的温度；将所述温度与预定的参考温度进行比较；以及基于比较结果来控制所述就绪-忙碌信号。
基于所述比较结果来控制所述就绪-忙碌信号可以包括：当所述温度高于所述参考温度时，待机预定的虚拟忙碌时间；以及在所述预定的虚拟忙碌时间之后，将所述就绪-忙碌信号的状态从忙碌状态改变为就绪状态。
基于所述比较结果来控制所述就绪-忙碌信号可以包括：当所述温度等于或低于所述参考温度时，将所述就绪-忙碌信号的状态从忙碌状态改变为就绪状态。
控制所述就绪-忙碌信号可以包括：检查所述半导体存储器装置的温度；将所述温度与预定的虚拟忙碌表进行比较；以及基于比较结果来控制所述就绪-忙碌信号。
所述虚拟忙碌表可以包括多个参考温度范围和分别对应的虚拟忙碌时间。
基于所述比较结果来控制所述就绪-忙碌信号可以包括：在与所述半导体存储器装置的所述温度所属的参考温度部分相对应的虚拟忙碌时间之后，将所述就绪-忙碌信号的状态从忙碌状态改变为就绪状态。
所述操作命令可以是编程命令。
所述操作命令可以是擦除命令。
根据本公开的另一方面，提供了一种用于响应于来自控制器的命令而执行数据操作的存储器装置，所述存储器装置包括：传感器，其被配置为在所述数据操作期间测量所述存储器装置的温度；以及控制逻辑，其被配置为在所述数据操作期间向所述控制器提供忙碌信号，并且在所述数据操作的完成时向所述控制器提供就绪信号，其中当所述温度高于阈值时，所述控制逻辑即使在所述完成之后针对预定时间内向所述控制器提供所述忙碌信号而不是所述就绪信号。
附图说明
现在将在下文中参考附图更全面地描述本发明的各种示例性实施例；然而，它们可以以不同的形式体现并且不应被解释为限于这里阐述的实施例。相反，提供这些实施例是为了使本公开彻底和完整，并且将示例性实施例的范围完全传达给本领域技术人员。
在附图中，为了清楚起见，可以夸大附图的尺度。应当理解，当元件被称为在两个元件“之间”时，它可以是所述两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。相同的附图标记始终指代相同的元件。
图1是示出包括半导体存储器装置和控制器的存储器系统的框图。
图2是示出图1的半导体存储器装置的结构的框图。
图3是示出图2的存储器单元阵列的实施例的图。
图4是示出图2的存储器单元阵列的实施例的图。
图5是示出图2的存储器单元阵列的实施例的图。
图6是示出半导体存储器装置的引脚配置的图。
图7是示出图2的就绪-忙碌信号发生器的示例性实施例的框图。
图8A和图8B是示出根据本公开的实施例的半导体存储器装置的操作的时序图。
图9是示出根据本公开的另一实施例的半导体存储器装置的操作方法的流程图。
图10是示出图9的步骤的实施例的流程图。
图11是示出图9的步骤的实施例的流程图。
图12是示出虚拟忙碌表的示例性实施例的图。
图13是示出包括图2的半导体存储器装置的存储器系统的框图。
图14是示出图13的存储器系统的应用示例的框图。
图15是示出包括参考图14描述的存储器系统的计算系统的框图。
具体实施方式
在本公开中，在结合附图阅读以下示例性实施例之后，用于实现它们的优点、特征和方法将变得更加明显。然而，本公开可以以不同的形式实施，并且不应该被解释为限于这里阐述的实施例。相反，提供这些实施例是为了详细描述本公开，使得本公开所属领域的技术人员可以容易地实施本公开的技术构思。注意，对“实施例”的引用不一定意味着仅一个实施例，并且对“实施例”的不同引用不一定是指同一实施例。
应当理解，尽管这里可以使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可以被称为第二元件或第三元件。
如本文所使用，除非上下文另有明确说明，否则单数形式也可包括复数形式，反之亦然。
将进一步理解，当在本说明书中使用术语“包括”、“包括……的”、“包含”和“包含……的”时，指定所述元件的存在并且不排除存在或添加一个或多个其他元件。如本文所使用，术语“和/或”包括一个或多个相关所列项目的任何组合和所有组合。
在整个说明书中，当一个元件被称为“连接”或“耦合”到另一个元件时，它可以直接连接或耦合到另一个元件，或者通过插入其间的一个或多个中间元件来间接连接或耦合到另一个元件。另外，当元件被称为“包括”部件时，除非存在不同的公开内容，否则表示该元件可以进一步包括另一部件而不是排除另一部件。
在下文中，将参考附图详细描述本公开的示例性实施例。相同的附图标记用于表示与其他附图中所示的元件相同的元件。在以下描述中，可以仅描述理解根据示例性实施例的操作所需的部分，并且可以省略其他部分的描述，以免模糊实施例的重要构思。
图1是示出包括半导体存储器装置100和控制器200的存储器系统1000的框图。
参考图1，存储器系统1000包括半导体存储器装置100和控制器200。
半导体存储器装置100在控制器200的控制下操作。半导体存储器装置100包括具有多个存储器块的存储器单元阵列。在一个实施例中，半导体存储器装置100可以是闪存装置。
半导体存储器装置100通过信道CH从控制器200接收命令和地址，并且访问存储器单元阵列中的由地址选择的区域。也就是说，半导体存储器装置100对由地址选择的区域执行与命令相对应的内部操作。
例如，半导体存储器装置100可以执行编程操作、读取操作和擦除操作。在编程操作中，半导体存储器装置100可以在由地址选择的区域中编程数据。在读取操作中，半导体存储器装置100可以从由地址选择的区域读取数据。在擦除操作中，半导体存储器装置100可以擦除存储在由地址选择的区域中的数据。
半导体存储器装置100包括就绪-忙碌(RB)信号发生器101。就绪-忙碌信号发生器101输出表示半导体存储器装置100是对应于就绪状态还是忙碌状态的就绪-忙碌信号。
当半导体存储器装置100处于就绪状态时，这可以意味着半导体存储器装置100已完成内部操作并且待机。例如，当半导体存储器装置100处于就绪状态时，这可能意味着半导体存储器装置100已经完成了与当前命令相对应的编程、读取或擦除操作，并且准备好服务要向其提供的下一个命令。在就绪状态中，就绪-忙碌信号变为就绪状态。
当半导体存储器装置100处于忙碌状态时，这可能意味着半导体存储器装置100仍在执行内部操作。例如，当半导体存储器装置100处于忙碌状态时，这可能意味着半导体存储器装置100仍在执行与当前命令相对应的编程、读取或擦除操作，并且尚未准备好服务要向其提供的下一个命令。在忙碌状态中，就绪-忙碌信号变为“忙碌状态”。
根据本公开实施例的半导体存储器装置100的就绪-忙碌信号发生器101，无论半导体存储器装置100的实际状态如何，都根据半导体存储器装置100的内部温度来控制就绪-忙碌信号的状态从忙碌状态改变到就绪状态的时间。因此，当半导体存储器装置100的温度升高时，可以执行操作以应对升高的温度而无需控制器200的控制。
图2是示出图1的半导体存储器装置100的结构的框图。
参考图2，半导体存储器装置100可以包括存储器单元阵列110、外围电路120、控制逻辑130、接口140和温度传感器150。
存储器单元阵列110可以通过源极选择线SSL、字线WL和漏极选择线DSL耦合到地址解码器121，并且通过位线BL耦合到读/写电路123。
存储器单元阵列110包括多个存储器块BLK1至BLKz。多个存储器块BLK1至BLKz通过行线RL耦合到地址解码器121。多个存储器块BLK1至BLKz通过位线BL1至BLm耦合到读/写电路123。多个存储器块BLK1至BLKz中的每一个包括多个存储器单元。在一个实施例中，多个存储器单元可以是非易失性存储器单元。在多个存储器单元中，耦合到相同字线的存储器单元可以被定义为一个页。也就是说，存储器单元阵列110可以包括多个页。
半导体存储器装置100的每个存储器单元可以是用于存储一个数据位的单级单元(SLC)、用于存储两个数据位的多级单元(MLC)、用于存储三个数据位的三级单元(TLC)或用于存储四个数据位的四级单元(QLC)。
图3是示出图2的存储器单元阵列110的实施例的图。图3的存储器单元阵列110_1表示图2的存储器单元阵列110的实施例。
参考图3，包括在存储器单元阵列110_1中的第一存储器块BLK1至第z存储器块BLKz共同耦合至第一位线BL1至第m位线BLm。在图3中，为了便于描述，示出了包括在多个存储器块BLK1至BLKz中的第一存储器块BLK1中的部件，并且省略了包括在其他存储器块BLK2至BLKz中的每一个中的部件。应当理解，其他存储器块BLK2至BLKz中的每一个被配置为与第一存储器块BLK1相同。
存储器块BLK1包括多个单元串CS1_1至CS1_m。第一单元串CS1_1至第m单元串CS1_m分别耦合至第一位线BL1至第m位线BLm。
第一单元串CS1_1至第m单元串CS1_m中的每一个包括漏极选择晶体管DST、串联耦合的多个存储器单元MC1至MCn以及源极选择晶体管SST。漏极选择晶体管DST耦合到漏极选择线DSL1。第一存储器单元MC1至第n存储器单元MCn分别耦合到第一字线WL1至第n字线WLn。源极选择晶体管SST耦合到源极选择线SSL1。漏极选择晶体管DST的漏极侧耦合到对应的位线。第一单元串CS1_1至第m单元串CS1_m的漏极选择晶体管分别耦合到第一位线BL1至第m位线BLm。源极选择晶体管SST的源极侧耦合到公共源极线CSL。在一个实施例中，公共源极线CSL可以共同耦合到第一存储器块BLK1至第z存储器块BLKz。
漏极选择线DSL1、第一字线WL1至第n字线WLn以及源极选择线SSL1被包括在图2的行线RL中。漏极选择线DSL1、第一字线WL1至第n字线WLn以及源极选择线SSL1由地址解码器121控制。公共源极线CSL由控制逻辑130控制。第一位线BL1至第m位线BLm由读/写电路123控制。
再次参考图2，外围电路120可以包括地址解码器121、电压发生器122，读/写电路123和数据输入/输出电路124。
外围电路120驱动存储器单元阵列110。例如，外围电路120可以驱动存储器单元阵列110以执行编程操作、读取操作和擦除操作。
地址解码器121通过行线RL耦合到存储器单元阵列110。地址解码器121在控制逻辑130的控制下操作。地址解码器121通过设置在半导体存储器装置100中的输入/输出缓冲器(未示出)从控制逻辑130接收地址ADDR。
地址解码器121可以解码接收的地址ADDR中的块地址。地址解码器121根据解码的块地址来选择存储器块BLK1至BLKz中的至少一个存储器块。地址解码器121可以解码接收的地址ADDR中的行地址。地址解码器121可以根据解码的行地址通过将从电压发生器122提供的电压施加到字线WL来选择所选择的存储器块的至少一个字线WL。
在编程操作中，地址解码器121可以将编程电压施加到所选择的字线，并且将具有比编程电压的水平低的水平的通过电压施加到未选择的字线。在编程验证操作中，地址解码器121可以将验证电压施加到所选择的字线，并且将高于验证电压的验证通过电压施加到未选择的字线。
在读取操作中，地址解码器121可以将读取电压施加到所选择的字线，并且将高于读取电压的通过电压施加到未选择的字线。
在一个实施例中，以存储器块为单位执行半导体存储器装置100的擦除操作。在擦除操作中，输入到半导体存储器装置100的地址ADDR包括块地址。地址解码器121可以对块地址进行解码，并且根据解码的块地址选择一个存储器块。在擦除操作中，地址解码器121可以将接地电压施加到与所选择的存储器块耦合的字线。
在一个实施例中，地址解码器121可以对传送到其中的地址ADDR中的列地址进行解码。解码的列地址(DCA)可以传送到读/写电路123。在示例中，地址解码器121可以包括诸如行解码器、列解码器和地址缓冲器的部件。
电压发生器122可以通过使用提供给半导体存储器装置100的外部电源电压来生成多个电压。电压发生器122在控制逻辑130的控制下操作。
在一个实施例中，电压发生器122可以通过调节外部电源电压来生成内部电源电压。由电压发生器122生成的内部电源电压被用作半导体存储器装置100的操作电压。
根据本公开的一个实施例，电压发生器122可以通过使用外部电源电压或内部电源电压来生成多个电压。电压发生器122可以被配置为生成半导体存储器装置100所需要的各种电压。例如，电压发生器122可以生成多个编程电压、多个通过电压、多个选择读取电压和多个未选择读取电压。
例如，电压发生器122可以包括用于接收内部电源电压的多个泵电容器，并且通过在控制逻辑130的控制下选择性地激活多个泵电容器来生成多个电压。
多个生成的电压可以通过地址解码器121来被提供给存储器单元阵列110。
读和写(读/写)电路123包括第一页缓冲器PB1至第m页缓冲器PBm。第一页缓冲器PB1至第m页缓冲器PBm通过相应的第一位线BL1至第m位线BLm来耦合到存储器单元阵列110。第一页缓冲器PB1至第m页缓冲器PBm在控制逻辑130的控制下操作。
第一页缓冲器PB1至第m页缓冲器PBm与数据输入/输出电路124通信数据。在编程操作中，第一页缓冲器PB1至第m页缓冲器PBm通过数据输入/输出电路124和数据线DL来接收要存储的数据DATA。
在编程操作中，当编程脉冲被施加到所选择的字线时，第一页缓冲器PB1至第m页缓冲器PBm可以通过位线BL1至BLm来将通过数据输入/输出电路124接收的数据DATA传送到所选择的存储器单元。所选择的页的存储器单元根据传送的数据DATA来被编程。与被施加编程允许电压(例如，接地电压)的位线耦合的存储器单元可以具有提高的阈值电压。与被施加编程禁止电压(例如，电源电压)的位线耦合的存储器单元的阈值电压可以被维持。在编程验证操作中，第一页缓冲器PB1至第m页缓冲器PBm通过位线BL1至BLm来从所选择的存储器单元读取页数据。
在读取操作中，读/写电路123通过位线BL来从所选择的页的存储器单元读取数据DATA，并且将读取的数据DATA输出到数据输入/输出电路124。
在擦除操作中，读/写电路123可以浮置位线BL。在一个实施例中，读/写电路123可以包括列选择电路。
数据输入/输出电路124通过数据线DL来耦合到第一页缓冲器PB1至第m页缓冲器PBm。数据输入/输出电路124在控制逻辑130的控制下操作。在编程操作中，数据输入/输出电路124可以从外部控制器(未示出)接收要存储的数据DATA。在读取操作中，数据输入/输出电路124将从第一页缓冲器PB1至第m页缓冲器PBm传送来的被包括在读/写电路123中的数据输出到外部控制器。
温度传感器150可以嵌入在半导体存储器装置100中，以测量半导体存储器装置100的温度。同时，温度传感器150可以将测量结果作为温度信息Tmp传送到控制逻辑130。
控制逻辑130可以耦合到地址解码器121、电压发生器122、读/写电路123和数据输入/输出电路124。控制逻辑130可以被配置为控制半导体存储器装置100的整体操作。控制逻辑130可以响应于从外部装置传送来的命令CMD而操作。
控制逻辑130可以进一步包括就绪-忙碌信号发生器101。就绪-忙碌信号发生器101可以基于从温度传感器150接收的温度信息Tmp来生成就绪-忙碌信号。更具体地，当由温度传感器150测量的半导体存储器装置100的温度高于某个参考温度时，即使在引起忙碌状态的特定操作完成之后，就绪-忙碌信号发生器101也可以针对虚拟忙碌信号时间内保持就绪-忙碌信号的忙碌状态。就绪-忙碌信号发生器101的示例性配置及其操作将在后面参考图7至图12进行描述。
接口140可以与半导体存储器装置100和外部装置之间的数据通信进行对接。根据半导体存储器装置100的种类，接口140可以包括NAND接口或NOR接口。
接口140可以从包括在控制逻辑130中的就绪-忙碌信号发生器101接收就绪-忙碌信号，以将就绪-忙碌信号输出到控制器。就绪-忙碌信号被禁用为逻辑值“高”可以意味着半导体存储器装置100对应于就绪状态，并且就绪-忙碌信号被启用为逻辑值“低”可以意味着半导体存储器装置100对应于忙碌状态。在另一个实施例中，就绪-忙碌信号的输出端具有高阻抗可以意味着半导体存储器装置100对应于就绪状态，并且就绪-忙碌信号的输出端具有低阻抗可以意味着半导体存储器装置100对应于忙碌状态。虽然图2示出了就绪-忙碌信号发生器101被包括在控制逻辑130中，但在一些实施例中，半导体存储器装置100可以包括与半导体存储器装置100分开定位的就绪-忙碌信号发生器101。
图4是示出图2的存储器单元阵列110的实施例的图。
参考图4，存储器单元阵列110_2包括多个存储器块BLK1至BLKz。在图4中，为了便于描述，示出了第一存储器块BLK1的内部配置，并且省略了其他存储器块BLK2至BLKz的内部配置。应当理解，第二存储器块BLK2至第z存储器块BLKz也被配置为与第一存储器块BLK1相同。
第一存储器块BLK1包括多个单元串CS11至CS1m和CS21至CS2m。在一个实施例中，多个单元串CS11至CS1m和CS21至CS2m中的每一个可以以“U”形来形成。在第一存储器块BLK1中，m个单元串在行方向(即，+X方向)上排列。图4示出了两个单元串在列方向(即，+Y方向)上排列。然而，这是为了便于描述，并且应当理解，三个或更多个单元串可以在列方向上排列。
多个单元串CS11至CS1m和CS21至CS2m中的每一个包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn、管道晶体管PT和至少一个漏极选择晶体管DST。
选择晶体管SST和DST以及存储器单元MC1至MCn可以具有彼此类似的结构。在一个实施例中，选择晶体管SST和DST以及存储器单元MC1至MCn中的每一个可以包括沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层。在一个实施例中，用于提供沟道层的柱可以设置在每个单元串中。在一个实施例中，用于提供沟道层、隧道绝缘层、电荷存储层和阻挡绝缘层中的至少一个的柱可以设置在每个单元串中。
每个单元串的源极选择晶体管SST耦合在公共源极线CSL与存储器单元MC1至MCp之间。
在一个实施例中，布置在同一行上的单元串的源极选择晶体管耦合到在行方向上延伸的源极选择线，并且布置在不同行上的单元串的源极选择晶体管耦合到不同的源极选择线。在图4中，第一行上的单元串CS11至CS1m的源极选择晶体管耦合到第一源极选择线SSL1。第二行上的单元串CS21至CS2m的源极选择晶体管耦合到第二源极选择线SSL2。
在另一实施例中，单元串CS11至CS1m和CS21至CS2m的源极选择晶体管可以共同耦合到一个源极选择线。
每个单元串的第一存储器单元MC1至第n存储器单元MCn耦合在源极选择晶体管SST与漏极选择晶体管DST之间。
第一存储器单元MC1至第n存储器单元MCn可以被划分为第一存储器单元MC1至第p存储器单元MCp以及第(p+1)存储器单元MCp+1至第n存储器单元MCn。第一存储器单元MC1至第p存储器单元MCp在+Z方向的相反方向上顺序布置，并且串联耦合在源极选择晶体管SST与管道晶体管PT之间。第(p+1)存储器单元MCp+1至第n存储器单元MCn在+Z方向上顺序布置，并且串联耦合在管道晶体管PT与漏极选择晶体管DST之间。第一存储器单元MC1至第p存储器单元MCp和第(p+1)存储器单元MCp+1至第n存储器单元MCn通过管道晶体管PT耦合。每个单元串的第一存储器单元MC1至第n存储器单元MCn的栅极电极分别耦合至第一字线WL1至第n字线WLn。
在一个实施例中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可以用作虚拟存储器单元。当提供虚拟存储器单元时，相应单元串的电压或电流被稳定地控制。因此，可以提高存储在存储器块BLK1中的数据的可靠性。
每个单元串的管道晶体管PT的栅极耦合到管线PL。
每个单元串的漏极选择晶体管DST耦合在相应的位线与存储器单元MCp+1至MCn之间。在行方向上排列的单元串耦合到在行方向上延伸的漏极选择线。第一行上的单元串CS11至CS1m的漏极选择晶体管耦合到第一漏极选择线DSL1。第二行上的单元串CS21至CS2m的漏极选择晶体管耦合到第二漏极选择线DSL2。
在列方向上排列的单元串耦合到在列方向上延伸的位线。在图4中，第一列上的单元串CS11和CS21耦合到第一位线BL1。第m列上的单元串CS1m和CS2m耦合到第m位线BLm。
在行方向上排列的单元串中的耦合到同一字线的存储器单元构成一个页。例如，在第一行上的单元串CS11至CS1m中的耦合到第一字线WL1的存储器单元构成一个页。在第二行上的单元串CS21至CS2m中的耦合到第一字线WL1的存储器单元构成另一个页。当选择漏极选择线DSL1和DSL2中的任何一个时，可以选择在一个行方向上排列的单元串。当选择字线WL1至WLn中的任何一个时，可以在所选择的单元串中选择一个页。
图5是示出图2的存储器单元阵列100的实施例的图。
参考图5，存储器单元阵列110_3包括多个存储器块BLK1'至BLKz'。在图5中，为了便于描述，示出了第一存储器块BLK1'的内部配置，并且省略了其他存储器块BLK2'至BLKz'的内部配置。应当理解，第二存储器块BLK2'至第z存储器块BLKz'也被配置为与第一存储器块BLK1'相同。
第一存储器块BLK1'包括多个单元串CS11'至CS1m'和CS21'至CS2m'。多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个沿+Z方向延伸。在第一存储器块BLK1'中，m个单元串在+X方向上排列。图5示出了两个单元串在+Y方向上排列。然而，这是为了便于描述，并且应当理解，三个或更多个单元串可以在列方向上排列。
多个单元串CS11'至CS1m'和CS21'至CS2m'中的每一个包括至少一个源极选择晶体管SST、第一存储器单元MC1至第n存储器单元MCn以及至少一个漏极选择晶体管DST。
每个单元串的源极选择晶体管SST耦合在公共源极线CSL与存储器单元MC1至MCn之间。布置在同一行上的单元串的源极选择晶体管耦合到同一源极选择线。布置在第一行上的单元串CS11'至CS1m'的源极选择晶体管耦合到第一源极选择线SSL1。布置在第二行上的单元串CS21'至CS2m'的源极选择晶体管耦合到第二源极选择线SSL2。在另一个实施例中，单元串CS11'至CS1m'和CS21'至CS2m'的源极选择晶体管可以共同耦合到一个源极选择线。
每个单元串的第一存储器单元MC1至第n存储器单元MCn串联耦合在源极选择晶体管SST与漏极选择晶体管DST之间。第一存储器单元MC1至第n存储器单元MCn的栅极电极分别耦合至第一字线WL1至第n字线WLn。
在一个实施例中，第一存储器单元MC1至第n存储器单元MCn中的至少一个可以用作虚拟存储器单元。当提供虚拟存储器单元时，相应单元串的电压或电流被稳定地控制。因此，可以提高存储在存储器块BLK1'中的数据的可靠性。
每个单元串的漏极选择晶体管DST耦合在相应的位线与存储器单元MC1至MCn之间。在行方向上排列的单元串的漏极选择晶体管耦合到在行方向上延伸的漏极选择线。第一行上的单元串CS11'至CS1m'的漏极选择晶体管耦合到第一漏极选择线DSL1。第二行上的单元串CS21'至CS2m'的漏极选择晶体管耦合到第二漏极选择线DSL2。
结果，图5的存储器块BLK1'具有类似于图4的存储器块BLK1的电路，除了管道晶体管PT从每个单元串中被排除之外。
图6是示出半导体存储器装置的引脚配置的图。
参考图6，半导体存储器装置100通过多个线来与外部控制器(未示出)通信。
半导体存储器装置100通过芯片使能线CE#、命令锁存使能线CLE、地址锁存使能线ALE、写使能线WE#、读使能线RE#、就绪-忙碌线RB#和数据输入/输出线DQ0至DQ7来与控制器通信。
芯片使能线CE#表示指示半导体存储器装置100可操作的信号。芯片使能线CE#的信号可以选择性地施加到与同一信道耦合的存储装置。芯片使能线CE#的信号表示在芯片使能线CE#的信号下降到低时在相应芯片中的所有操作都是可能的。当芯片使能线CE#的信号变高时，相应的芯片可以处于待机状态。
当在芯片中执行操作时就绪-忙碌线RB#的信号下降到低，以允许芯片不与外部交换任何信号。当就绪-忙碌线RB#的信号变高时，就绪-忙碌线RB#的信号表示芯片处于就绪状态。
在命令CMD被输入到所选择的存储装置时，命令锁存使能线CLE的信号变为高。在地址ADD被输入到存储装置时，地址锁存使能线ALE的信号变为高。
当写使能信号WE#的信号电平从高改变到低时，命令CMD和地址ADD被输入到存储装置。
当命令和地址被加载到存储装置中时，写使能信号WE#的信号被切换，并且当数据被加载到控制器中时，读使能信号RE#的信号被切换。
数据输入/输出线DQ0至DQ7将命令、地址和数据输入到半导体存储器装置100，或者将数据输出到控制器。由于数据配置为具有8位，数据输入/输出线DQ0至DQ7的数目也是8。但是，数据输入/输出线的数目不限于8。在各种实施例中，数据输入/输出线的数目可以扩展到16或32。
根据本公开的实施例，无论半导体存储器装置100的实际状态如何，输出到就绪-忙碌线RB#的就绪-忙碌信号被控制，使得就绪-忙碌信号的状态从忙碌状态改变到就绪状态的时间根据半导体存储器装置100的温度来被调节。因此，当半导体存储器装置100的温度升高时，可以在没有控制器200的控制的情况下执行节流。
通常，当传统半导体存储器装置的温度升高时，在控制器的控制下执行节流操作。例如，控制器可以接收半导体存储器装置的温度信息。当半导体存储器装置的温度升高到特定参考值或更大时，控制器可以将传送到半导体存储器装置的命令延迟或推迟一定时间。因此，通过连续操作来防止半导体存储器装置的温度过度升高。这被称为“节流操作”。
然而，当控制器控制和管理根据温度升高而执行的节流操作时，控制器的配置难度的水平可能增加。特别地，在包括多个半导体存储器装置(即，多个存储器芯片)的存储器系统中，允许控制器控制和管理根据温度升高而执行的节流操作所需的成本可能增加。
根据本公开的半导体存储器装置100及其操作方法，当半导体存储器装置100的温度升高时，忙碌时间被有意地设置用于长持续时间。因此，可以在没有控制器200控制的情况下执行根据半导体存储器装置100的温度升高的节流操作。特别地，在包括多个半导体存储器装置100的存储器系统1000中，每个半导体存储器装置100可以根据温度升高来单独地执行节流操作。因此，在没有由控制器200执行的任何单独的节流操作的情况下，可以提高根据存储器系统的温度的操作的可靠性。
图7是示出图2的就绪-忙碌信号发生器101的示例性实施例的框图。
参考图7，就绪-忙碌信号发生器101可以包括参考温度存储部310、虚拟忙碌确定器330和信号发生器350。
参考温度存储部310可以存储用于确定是否要应用虚拟忙碌时间的参考温度Tref。如果需要，可以不同地确定参考温度Tref。在示例中，参考温度存储部310可以被配置为寄存器。在另一示例中，参考温度存储部310可以被配置为只读存储器(ROM)。
虚拟忙碌确定器330可以从图2中所示的温度传感器150接收温度信息Tmp。此外，虚拟忙碌确定器330可以从参考温度存储部310接收参考温度Tref。虚拟忙碌确定器330可以通过比较由温度信息Tmp指示的值和参考温度Tref来生成虚忙碌激活信号DBE。根据通过比较由温度信息Tmp指示的值和参考温度Tref获得的结果，虚拟忙碌激活信号DBE可以具有不同的值。
在示例中，当由温度信息Tmp指示的值高于由参考温度Tref指示的值时，虚拟忙碌激活信号DBE可以被启用为“低”状态。当由温度信息Tmp指示的值等于或低于由参考温度Tref指示的值时，虚拟忙碌激活信号DBE可以被禁用为“高”状态。
在另一示例中，当由温度信息Tmp指示的值高于参考温度Tref时，虚拟忙碌激活信号DBE可以被启用为“高”状态。当由温度信息Tmp指示的值等于或低于参考温度Tref时，虚拟忙碌激活信号DBE可以被禁用为“低”状态。
信号发生器350可以基于虚拟忙碌激活信号DBE来生成就绪-忙碌信号RB#。
当虚拟忙碌激活信号DBE被启用时，这意味着由温度传感器150测量的温度高于参考温度Tref。因此，信号发生器350可以针对虚拟忙碌时间内保持提供表示忙碌状态的就绪-忙碌信号。即，即使在半导体存储器装置100的内部操作完成之后，就绪-忙碌信号的状态也可以在虚拟忙碌时间期间被保持为忙碌状态。当虚拟忙碌时间过去时，就绪-忙碌信号的状态改变为就绪状态。
当虚拟忙碌激活信号DBE被禁用时，这意味着由温度传感器150测量的温度等于或低于参考温度Tref。因此，信号发生器350可以生成表示就绪状态的就绪-忙碌信号。也就是说，在半导体存储器装置100的内部操作完成之后，就绪-忙碌信号的状态可以从忙碌状态改变为就绪状态。
图8A和图8B是示出根据本公开的实施例的半导体存储器装置的操作的时序图。在图8A和图8B中，示出了用于描述本公开的特征的基本信号，并且为了便于说明省略了其他信号。
参考图8A和图8B，示出了根据本公开的实施例的半导体存储器装置的编程操作。特别地，示出了数据输入/输出线DQ的信号、芯片使能线CE#的信号、虚拟忙碌激活信号DBE和就绪-忙碌信号RB#。图8A和图8B的数据输入/输出线DQ是图6中所示的数据输入/输出线DQ0到DQ7的简化表示。
在时间t0，控制器200可以通过数据输入/输出线DQ将编程开始命令CMDPGM、第一地址ADDR1、第一数据DATA1和确认命令CMDCFR顺序地传送到半导体存储器装置100。当编程开始命令CMDPGM被传送到半导体存储器装置100时，半导体存储器装置100准备接收编程地址和数据。随后，第一地址ADDR1和第一数据DATA1被传送到半导体存储器装置100。第一地址ADDR1可以被传送到控制逻辑130。第一数据DATA1可以存储在读/写电路123的第一页缓冲器PB1至第m页缓冲器PBm中。
在时段t0至t1期间，芯片使能线CE#被启用(即，激活)，并且就绪-忙碌信号RB#保持就绪状态。同时，虚拟忙碌激活信号DBE被禁用(即，未激活)为“高”状态。
当确认命令CMDCFR被传送到半导体存储器装置100时，半导体存储器装置100的内部编程操作从时间t1开始。当开始半导体存储器装置100的内部编程操作时，芯片使能线CE#被禁用，并且就绪-忙碌信号RB#的状态被改变为忙碌状态。针对编程时间tPROG内执行半导体存储器装置100的内部编程操作。在时间t2，内部编程操作完成。同时，由于虚拟忙碌激活信号DBE保持“高状态”，即，在时间t2处的非激活状态，图7的信号发生器350将就绪-忙碌信号RB#的状态从忙碌状态改变到就绪状态而没有应用虚拟忙碌时间。因此，在时间t2完成第一编程操作。
同时，当编程操作完成时，可以从时间t2开始第二编程操作。在时间t2，控制器200可以通过数据输入/输出线DQ来将编程开始命令CMDPGM、第二地址ADDR2、第二数据DATA2和确认命令CMDCFR顺序地传送到半导体存储器装置100。当编程开始命令CMDPGM被传送到半导体存储器装置100时，半导体存储器装置100准备接收编程地址和数据。随后，第二地址ADDR2和第二数据DATA2被传送到半导体存储器装置100。第二地址ADDR2可以被传送到控制逻辑130。第二数据DATA2可以存储在读/写电路123的第一页缓冲器PB1至第m页缓冲器PBm中。
在t2至t3的时段期间，芯片使能线CE#被启用，并且就绪-忙碌信号RB#保持就绪状态。同时，虚拟忙碌激活信号DBE保持“高状态”。
当确认命令CMDCFR被传送到半导体存储器装置100时，半导体存储器装置100的内部编程操作从时间t3开始。当开始半导体存储器装置100的内部编程操作时，芯片使能线CE#被禁用，并且就绪-忙碌信号RB#的状态被改变为忙碌状态。针对编程时间tPROG内执行半导体存储器装置100的内部编程操作。在时间t4，内部编程操作完成。
同时，在执行内部编程操作时(即，在时间tPROG期间)，半导体存储器装置100的温度升高，并且虚拟忙碌激活信号DBE的状态可以改变为“低状态”，即，启用状态。由于在作为完成内部编程的时间的时间t4，虚拟忙碌激活信号DBE处于启用状态，信号发生器350可以通过应用虚拟忙碌时间tDMBS来生成就绪-忙碌信号RB#。因此，就绪-忙碌信号RB#的忙碌状态从时间t4维持虚拟忙碌时间tDMBS。随后，在虚拟忙碌时间tDMBS期满的时间t5，就绪-忙碌信号RB#的状态改变为就绪状态。
参考图8B，示出了从图8A的时间t5(A)开始的操作。在时间t5，执行第三编程操作。因此，半导体存储器装置100接收编程开始命令CMDPGM、第三地址ADDR3、第三数据DATA3和确认命令CMDCFR。
当半导体存储器装置100保持高温时，虚拟忙碌激活信号DBE可以保持启用状态。因此，在从时间t6开始的编程时间tPROG期间执行内部编程操作之后，可以在从时间t7开始的虚拟忙碌时间tDMBS期间保持就绪-忙碌信号RB#的忙碌状态。随后，在虚拟忙碌时间tDMBS期满的时间t8，就绪-忙碌信号RB#的状态改变为就绪状态。
随后，在时间t8，执行第四编程操作。因此，半导体存储器装置100接收编程开始命令CMDPGM、第四地址ADDR4、第四数据DATA4和确认命令CMDCFR。
当应用虚拟忙碌时间时，半导体存储器装置100的温度可以低于参考温度。因此，在半导体存储器装置100的温度变得低于参考温度的时间t8和t9之间的时间期间，虚拟忙碌激活信号DBE的状态可以改变为禁用状态。
当在时间t9开始半导体存储器装置100的第四编程操作时，芯片使能线CE#被禁用，并且就绪-忙碌信号RB#的状态被改变为忙碌状态。在从时间t9开始的编程时间tPROG期间执行内部编程操作之后，在时间t10，就绪-忙碌信号RB#的状态可以从忙碌状态改变为就绪状态。
如上所述，根据本公开的半导体存储器装置及其操作方法，虚拟忙碌时间根据半导体存储器装置的温度而被选择性地应用。因此，可以在没有控制器的控制的情况下执行根据半导体存储器装置的温度升高的节流操作。
尽管在图8A和图8B中示例性地描述了编程操作，但是根据本公开的半导体存储器装置及其操作方法不限于此。例如，显而易见的是，在擦除操作或读取操作中，可以根据半导体存储器装置的温度来以上述方式选择性地应用虚拟忙碌时间。
图9是示出根据本公开的另一实施例的半导体存储器装置的操作方法的流程图。
参考图9，半导体存储器装置100在步骤S110从控制器接收操作命令，在步骤S130开始与接收到的命令相对应的操作，并且在步骤S150当操作完成时根据半导体存储器装置100的温度来控制就绪-忙碌信号。
在步骤S110中，接收的操作命令可以是编程命令。在另一示例中，操作命令可以是读取命令或擦除命令。
在步骤S130中，开始与接收到的命令对应的内部操作。参考图8A和图8B的示例，在步骤S130可以开始内部编程操作。
随后，在步骤S150中，可以基于虚拟忙碌激活信号DBE来控制就绪-忙碌信号。稍后将参考图10和图11更详细地描述步骤S150的示例性实施例。
图10是示出图9的步骤S150的实施例的流程图。
参考图10，可以通过在步骤S210检查对应于接收到的命令的操作是否已经完成，来开始半导体存储器装置100根据半导体存储器装置100的温度来控制就绪-忙碌信号的图9的步骤S150。作为通过在步骤S220中确定操作是否已经完成而获得的结果，当操作未完成时(即，步骤S220中的“否”)，操作方法返回到步骤S210。
作为通过在步骤S220中确定操作是否已经完成而获得的结果，当操作完成时(即，步骤S220中的“是”)，在步骤S230中检查半导体存储器装置100的温度。在一个实施例中，在步骤S230中，图2中所示的温度传感器150可以测量半导体存储器装置100的温度，并且将测得的温度作为温度信息Tmp传送到虚拟忙碌确定器330。虚拟忙碌确定器330可以检查接收的温度信息Tmp。
在另一个实施例中，温度传感器150可以在步骤S230之前的任意时间测量半导体存储器装置100的温度，并且将测得的温度作为温度信息Tmp传送到虚拟忙碌确定器330。虚拟忙碌确定器330可以存储接收的温度信息Tmp。例如，温度传感器150可以根据预定时段来周期性地传送温度信息Tmp。虚拟忙碌确定器330可以包括存储装置，例如，用于存储接收到的温度信息Tmp的寄存器。随后，在步骤S230中，虚拟忙碌确定器330可以检查所存储的温度信息Tmp。
随后在步骤S240中，将半导体存储器装置100的温度与参考温度进行比较。作为比较结果，当半导体存储器装置100的温度比参考温度更高时(即，步骤S240处的“是”)，半导体存储器装置100在步骤S250中待机预定的虚拟忙碌时间。步骤S250可以通过针对虚拟忙碌时间tDMBS内将就绪-忙碌信号的状态保持为忙碌状态来被执行。当虚拟忙碌时间tDMBS过去时，在步骤S260中将就绪-忙碌信号的状态设置为就绪状态。
同时，作为通过将半导体存储器装置100的温度与参考温度进行比较而获得的结果，当半导体存储器装置100的温度等于或低于参考温度时(即，步骤S240处的“否”)，在步骤S260中将就绪-忙碌信号的状态从忙碌状态改变为就绪状态。
图11是示出图9的步骤S150的实施例的流程图。
参考图11，可以通过在步骤S305检查半导体存储器装置100的温度，来开始半导体存储器装置100根据半导体存储器装置100的温度来控制就绪-忙碌信号的图9的步骤S150。在一个实施例中，在步骤S305中，温度传感器150可以测量半导体存储器装置100的温度，并且将测量的温度作为温度信息Tmp传送到虚拟忙碌确定器330。虚拟忙碌确定器330可以检查接收的温度信息Tmp。在另一实施例中，温度传感器150可以在步骤S305之前的任意时间测量半导体存储器装置100的温度，并且将测量的温度作为温度信息Tmp传送到虚拟忙碌确定器330。虚拟忙碌确定器330可以存储接收的温度信息Tmp。例如，温度传感器150可以根据预定时段来周期性地将温度信息Tmp传送到虚拟忙碌确定器330。随后，在步骤S305中，虚拟忙碌确定器330可以检查存储的温度信息Tmp。
随后，在步骤S310中检查对应于所接收的命令的操作是否已经完成。作为通过在步骤S320中确定操作是否已经完成而获得的结果，当操作未完成时(即，步骤S320处的“否”)，操作方法返回到步骤S310。
作为通过在步骤S320中确定操作是否已经完成而获得的结果，当操作已完成时(即，步骤S320处的“是”)，在步骤S340中将半导体存储器装置100的温度与参考温度进行比较。作为比较结果，当半导体存储器装置100的温度高于参考温度时(即，步骤S340处的“是”)，半导体存储器装置100在步骤S350中待机预定的虚拟忙碌时间。步骤S350可以通过针对虚拟忙碌时间tDMBS内将就绪-忙碌信号的状态保持为忙碌状态来被执行。当虚拟忙碌时间tDMBS过去时，在步骤S360中将就绪-忙碌信号的状态设置为就绪状态。
同时，作为通过将半导体存储器装置的温度与参考温度进行比较而获得的结果，当半导体存储器装置100的温度等于或低于参考温度时(即，步骤S340处的“否”)，在步骤S360中将就绪-忙碌信号的状态从忙碌状态改变为就绪状态。
在图10的实施例中，首先在步骤S210中检查对应于接收到的命令的操作是否已经完成，然后在步骤S230中检查半导体存储器装置100的温度。另一方面，在图11的实施例中，首先在步骤S305中检查半导体存储器装置100的温度，然后在步骤S310中检查对应于接收到的命令的操作是否已经完成。如图10和图11的实施例中所示，可以不同地确定检查半导体存储器装置100的温度的时间。
图12是示出虚拟忙碌表的示例性实施例的图。
参考图12，可以被存储在参考温度存储部310中的虚拟忙碌表包括对应于多个温度范围T1至T2、T2至T3、T3至T4和T4至T5的虚拟忙碌时间tD1、tD2、tD3和tD4。在根据本公开的实施例的半导体存储器装置100中，可以根据从温度传感器150接收的温度信息Tmp的值来应用多个虚拟忙碌时间tD1、tD2、tD3和tD4。为此，参考温度存储部310可以存储多个参考温度。例如，参考温度存储部310可以存储温度T1、T2、T3、T4和T5以用于与参考温度Tref进行比较。
虚拟忙碌确定器330可以通过比较从温度传感器150接收的温度信息Tmp所指示的值和作为参考温度Tref而提供的温度T1、T2、T3、T4和T5来确定在虚拟忙碌时间tD1、tD2、tD3和tD4之中要应用的虚拟忙碌时间。在一个实施例中，当由温度信息指示的值增加时，虚拟忙碌时间可以被确定为具有长持续时间。例如，当温度T2高于温度T1、温度T3高于温度T2、温度T4高于温度T3并且温度T5高于温度T4时，虚拟忙碌时间tD2可以长于虚拟忙碌时间tD1，虚拟忙碌时间tD3可以长于虚拟忙碌时间tD2，虚拟忙碌时间tD4可以长于虚拟忙碌时间tD3，并且虚拟忙碌时间tD5可以长于虚拟忙碌时间tD4。
图13是示出包括图2的半导体存储器装置的存储器系统1000的框图。
参考图13，存储器系统1000包括半导体存储器装置1300和控制器1200。
半导体存储器装置1300可以与参考图2描述的半导体存储器装置100相同地配置和操作。在下文中，将省略重复的描述。
控制器1200耦合到主机Host和半导体存储器装置1300。控制器1200被配置为响应于来自主机Host的请求而访问半导体存储器装置1300。例如，控制器1200被配置为控制半导体存储器装置1300的读取、编程、擦除和后台操作。控制器1200被配置为提供半导体存储器装置1300与主机Host之间的接口。控制器1200被配置为驱动用于控制半导体存储器装置1300的固件。
控制器1200包括随机存取存储器(RAM)1210、处理器1220、主机接口1230、存储器接口1240和纠错块1250。
RAM 1210用作处理器1220的工作存储器、半导体存储器装置1300与主机Host之间的高速缓冲存储器以及半导体存储器装置1300与主机Host之间的缓冲存储器中的任何一个。
处理器1220控制控制器1200的整体操作。处理器1220控制半导体存储器装置300的读取、编程、擦除和后台操作。处理器1220驱动用于控制半导体存储器装置1300的固件。处理器1220可以执行闪存转译层(FTL)的功能。处理器1220可以通过FTL将由主机Host提供的逻辑块地址(LBA)转译为物理块地址(PBA)。FTL可以使用映射表来接收LBA以转译为PBA。FTL的几种地址映射方法根据映射单元而存在。代表性地址映射方法包括页映射方法、块映射方法和混合映射方法。
处理器1010被配置为随机化从主机Host接收的数据。例如，处理器1010可以使用随机化种子来随机化从主机Host接收的数据。随机化的数据作为要存储的数据而被提供到存储器装置，以被编程在存储器单元阵列中。
在读取操作中，处理器1220被配置为对从存储器装置接收的数据进行去随机化。例如，处理器1220可以使用去随机化种子来对从存储器装置接收的数据进行去随机化。去随机化的数据可以被输出到主机Host。
在一个实施例中，处理器1220可以通过驱动软件或固件来执行随机化和去随机化。
主机接口1230包括用于在主机Host和控制器1200之间交换数据的协议。在示例性实施例中，控制器1200被配置为通过各种接口协议中的至少一种来与主机Host通信，例如通用串行总线(USB)协议、多媒体卡(MMC)协议、外围部件互连(PCI)协议、PCI-Express(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小磁盘接口(ESDI)协议、集成驱动电子器件(IDE)协议和私有协议。
存储器接口1240与半导体存储器装置1300对接。例如，存储器接口1240可以包括NAND接口或NOR接口。
纠错块1250被配置为通过使用纠错码(ECC)来检测和纠正从半导体存储器装置1300接收的数据的错误。纠错块1250可以使用ECC来纠正读取页数据的错误。纠错块1250可以使用包括以下的编码调制来纠正错误：低密度奇偶校验(LDPC)码、Bose、Chaudhuri和Hocquenghem(BCH)码、turbo码、Reed-Solomon码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、块编码调制(BCM)、汉明码等。
在读取操作中，纠错块1250可以纠正读取页数据的错误。当读取页数据中包括其数目超过可纠错位数的错误位时，解码可能失败。当读取页数据中包括其数目等于或小于可纠错位数的错误位时，解码可以成功。解码的成功表示相应的读取命令已经通过。解码的失败表示相应的命令失败。当解码成功时，控制器1200将已经纠错的页数据输出到主机Host。
控制器1200和半导体存储器装置1300可以被集成到一个半导体装置中。在示例性实施例中，控制器1200和半导体存储器装置1300可以被集成到一个半导体装置中以构成存储器卡。例如，控制器1200和半导体存储器装置1300可以被集成到一个半导体装置中以构成存储器卡，诸如PC卡(个人计算机存储器卡国际协会(PCMCIA))、紧凑型闪存(CF)卡、智能媒体卡(SM或SMC)、存储器棒、多媒体卡(MMC、RS-MMC或MMCmicro)、SD卡(SD、miniSD、microSD或SDHC)或通用闪存(UFS)。
控制器1200和半导体存储器装置1300可以被集成到一个半导体装置中以构成半导体驱动器(固态驱动器(SSD))。半导体驱动器SSD包括被配置为将数据存储在半导体存储器中的存储装置。如果存储器系统1000用作半导体驱动器SSD，则可以显着改善耦合到存储器系统1000的主机Host的操作速度。
作为另一示例，存储器系统1000可以被提供为电子装置的各种部件之一，该电子装置例如计算机、超移动PC(UMPC)、工作站、网络书、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能手机、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航系统、黑匣子、数码相机、三维电视、数字音频记录器、数字音频播放器、数字图像记录器、数字图像播放器、数字视频记录器、数字视频播放器、能够在无线环境中发送/接收信息的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、RFID器件或构成计算系统的各种部件之一。
在示例性实施例中，半导体存储器装置1300或存储器系统1000可以以各种形式封装。例如，半导体存储器装置100或存储器系统1000可以通过以下方式封装，诸如层叠封装(PoP)、球栅阵列(BGA)、芯片级封装(CSP)、塑料引线芯片载体(PLCC)、塑料双列直插式封装(PDIP)、Waffle管芯封装、晶片形式管芯封装、板上芯片(COB)、陶瓷双列直插式封装(CERDIP)、塑料四方扁平封装(MQFP)、薄型四方扁平封装(TQFP)、小外形集成电路(SOIC)、收缩小外形封装(SSOP)、薄型小外形封装(TSOP)、薄型四方扁平封装(TQFP)、系统级封装(SIP)、多芯片封装(MCP)、晶片级制造封装(WFP)或晶片级处理层叠封装(WSP)。
图14是示出图13的存储器系统的应用示例2000的框图。
参考图14，存储器系统2000包括半导体存储器装置2100和控制器2200。半导体存储器装置2100包括多个半导体存储器芯片。多个半导体存储器芯片被分成多个组。
图14示出了通过第一信道CH1至第k信道CHk与控制器2200通信的多个组。每个半导体存储器芯片可以与参考图13描述的半导体存储器装置1300相同地配置和操作。
每个组被配置为通过一个公共信道与控制器2200通信。控制器2200与参考图13描述的控制器1200相同地配置。控制器2200被配置为通过多个信道CH1至CHk来控制半导体存储器装置2100的多个存储器芯片。
在图14中，描述了多个半导体存储器芯片耦合到一个信道的情况。然而，应该理解，可以修改存储器系统2000，使得一个半导体存储器芯片耦合到一个信道。
图15是示出包括参考图14描述的存储器系统的计算系统的框图。
参考图15，计算系统3000包括中央处理单元3100、RAM 3200、用户接口3300、电源3400、系统总线3500和存储器系统2000。
存储器系统2000通过系统总线3500电耦合到中央处理单元3100、RAM 3200、用户接口3300和电源3400。通过用户接口3300提供的数据或由中央处理单元3100处理的数据存储在存储器系统2000中。
图15示出了半导体存储器装置2100通过控制器2200耦合到系统总线3500。然而，半导体存储器装置2100可以直接耦合到系统总线3500。控制器2200的功能可以由中央处理单元3100和RAM 3200执行。
图15示出了参考图14描述的存储器系统2000。然而，存储器系统2000可以被参考图13描述的存储器系统1000代替。在一个实施例中，计算系统3000可以被配置为包括参考图13和图14描述的存储器系统1000和2000两者。
根据本公开，可以提供具有改善的可靠性的半导体存储器装置及其操作方法。
虽然已经参考本公开的某些示例性实施例示出并描述了本公开，但是本领域技术人员将理解，在不脱离由所附权利要求及其等同物限定的本公开的精神和范围的情况下，可以在其中进行形式和细节上的各种改变。因此，本公开的范围不应限于上述示例性实施例，而是应当不仅由所附权利要求确定而且还应由权利要求的等同物确定。
在上述实施例中，可以选择性地执行所有步骤或者可以省略步骤的一部分。在每个实施例中，步骤不一定按照所描述的顺序执行，并且可以重新排列。本说明书和附图中公开的实施例仅是便于理解本公开的示例，并且本公开不限于此。也就是说，对于本领域技术人员显而易见的是，可以基于本公开的技术范围进行各种修改。
同时，已经在附图和说明书中描述了本公开的示例性实施例。尽管这里使用了特定术语，但这些术语仅用于解释本公开的实施例。因此，本公开不限于上述实施例，并且在本公开的精神和范围内可以进行许多变化。对于本领域技术人员显而易见的是，除了本文公开的实施例之外，还可以基于本公开的技术范围进行各种修改。

Claims (19)

1.一种半导体存储器装置，包括：
存储器单元阵列，包括多个存储器单元；
外围电路，被配置为对所述存储器单元阵列执行操作；
控制逻辑，被配置为控制所述外围电路的操作，并且生成表示所述外围电路的操作是否完成的就绪-忙碌信号；以及
温度传感器，被配置为测量所述半导体存储器装置的温度，
其中所述控制逻辑基于所述温度来生成所述就绪-忙碌信号。
2.根据权利要求1所述的半导体存储器装置，其中当所述温度高于预定参考温度时，所述控制逻辑提供虚拟忙碌时间来生成所述就绪-忙碌信号。
3.根据权利要求2所述的半导体存储器装置，其中所述控制逻辑在所述外围电路的操作完成之后在所述虚拟忙碌时间期间维持所述就绪-忙碌信号的忙碌状态。
4.根据权利要求3所述的半导体存储器装置，其中所述控制逻辑包括就绪-忙碌信号发生器，所述就绪-忙碌信号发生器具有：
参考温度存储部，被配置为存储所述参考温度；
虚拟忙碌确定器，被配置为通过比较所述温度和所述参考温度来生成虚拟忙碌激活信号；以及
信号发生器，被配置为基于所述虚拟忙碌激活信号来生成所述就绪-忙碌信号。
5.根据权利要求4所述的半导体存储器装置，其中所述虚拟忙碌确定器：
在所述温度高于所述参考温度时启用所述虚拟忙碌激活信号；以及
在所述温度等于或低于所述参考温度时禁用所述虚拟忙碌激活信号。
6.根据权利要求5所述的半导体存储器装置，其中当所述虚拟忙碌激活信号被启用时，在所述信号发生器从所述外围电路的操作完成的时间起待机所述虚拟忙碌时间之后，所述信号发生器将所述就绪-忙碌信号的状态改变为就绪状态。
7.根据权利要求5所述的半导体存储器装置，其中当所述虚拟忙碌激活信号被禁用时，在所述外围电路的操作完成的时间处，所述信号发生器将所述就绪-忙碌信号的状态改变为就绪状态。
8.根据权利要求3所述的半导体存储器装置，其中所述控制逻辑包括就绪-忙碌信号发生器，所述就绪-忙碌信号发生器具有：
参考温度存储部，被配置为存储包括多个参考温度范围和分别对应的虚拟忙碌时间的虚拟忙碌表；
虚拟忙碌确定器，被配置为通过将所述温度与所述虚拟忙碌表进行比较来生成虚拟忙碌激活信号；以及
信号发生器，被配置为基于所述虚拟忙碌激活信号来生成所述就绪-忙碌信号。
9.一种用于操作半导体存储器装置的方法，所述方法包括：
从控制器接收操作命令；
执行与接收到的所述操作命令相对应的操作；以及
根据所述半导体存储器装置的温度来控制从所述半导体存储器装置输出到所述控制器的就绪-忙碌信号。
10.根据权利要求9所述的方法，其中所述就绪-忙碌信号在所述操作期间维持忙碌状态。
11.根据权利要求10所述的方法，其中控制所述就绪-忙碌信号包括：
检查所述半导体存储器装置的温度；
将所述温度与预定的参考温度进行比较；以及
基于比较结果来控制所述就绪-忙碌信号。
12.根据权利要求11所述的方法，其中基于所述比较结果来控制所述就绪-忙碌信号包括：
当所述温度高于所述参考温度时，待机预定的虚拟忙碌时间；以及
在所述预定的虚拟忙碌时间之后，将所述就绪-忙碌信号的状态从忙碌状态改变为就绪状态。
13.根据权利要求11所述的方法，其中基于所述比较结果来控制所述就绪-忙碌信号包括：
当所述温度等于或低于所述参考温度时，将所述就绪-忙碌信号的状态从忙碌状态改变为就绪状态。
14.根据权利要求10所述的方法，其中控制所述就绪-忙碌信号包括：
检查所述半导体存储器装置的温度；
将所述温度与预定的虚拟忙碌表进行比较；以及
基于比较结果来控制所述就绪-忙碌信号。
15.根据权利要求14所述的方法，其中所述虚拟忙碌表包括多个参考温度范围和分别对应的虚拟忙碌时间。
16.根据权利要求15所述的方法，其中基于所述比较结果来控制所述就绪-忙碌信号包括：在与所述半导体存储器装置的所述温度所属的参考温度部分相对应的虚拟忙碌时间之后，将所述就绪-忙碌信号的状态从忙碌状态改变为就绪状态。
17.根据权利要求9所述的方法，其中所述操作命令是编程命令。
18.根据权利要求9所述的方法，其中所述操作命令是擦除命令。
19.一种存储器装置，用于响应于来自控制器的命令而执行数据操作，所述存储器装置包括：
传感器，被配置为在所述数据操作期间测量所述存储器装置的温度；以及
控制逻辑，被配置为在所述数据操作期间向所述控制器提供忙碌信号，并且在所述数据操作的完成时向所述控制器提供就绪信号，
其中当所述温度高于阈值时，所述控制逻辑即使在所述完成之后针对预定时间内向所述控制器提供所述忙碌信号而不是所述就绪信号。
CN201910342701.6A 2018-08-16 2019-04-26 半导体存储器装置及其操作方法 Withdrawn CN110838313A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180095752A KR20200020269A (ko) 2018-08-16 2018-08-16 반도체 메모리 장치 및 그 동작 방법
KR10-2018-0095752 2018-08-16

Publications (1)

Publication Number Publication Date
CN110838313A true CN110838313A (zh) 2020-02-25

Family

ID=69524045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910342701.6A Withdrawn CN110838313A (zh) 2018-08-16 2019-04-26 半导体存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US20200057580A1 (zh)
KR (1) KR20200020269A (zh)
CN (1) CN110838313A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7055084B2 (ja) * 2018-09-20 2022-04-15 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の制御方法
TWI681278B (zh) * 2019-04-11 2020-01-01 群聯電子股份有限公司 溫度控制電路、記憶體儲存裝置及溫度控制方法
JP2022187220A (ja) * 2021-06-07 2022-12-19 キオクシア株式会社 メモリシステム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101578614A (zh) * 2007-01-30 2009-11-11 松下电器产业株式会社 非易失性存储装置、非易失性存储系统及存取装置
US20100023678A1 (en) * 2007-01-30 2010-01-28 Masahiro Nakanishi Nonvolatile memory device, nonvolatile memory system, and access device
US20100254726A1 (en) * 2009-04-06 2010-10-07 Kabushiki Kaisha Toshiba Power supply unit for image forming apparatus and image forming apparatus
US20130080680A1 (en) * 2011-09-22 2013-03-28 Phison Electronics Corp. Memory storage device, memory controller, and temperature management method
US20140281156A1 (en) * 2013-03-15 2014-09-18 Atmel Corporation Managing wait states for memory access
CN105469824A (zh) * 2014-09-30 2016-04-06 三星电子株式会社 控制存储器装置的方法
US9424901B1 (en) * 2015-09-30 2016-08-23 SK Hynix Inc. Semiconductor memory device outputting status signal and operating method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101578614A (zh) * 2007-01-30 2009-11-11 松下电器产业株式会社 非易失性存储装置、非易失性存储系统及存取装置
US20100023678A1 (en) * 2007-01-30 2010-01-28 Masahiro Nakanishi Nonvolatile memory device, nonvolatile memory system, and access device
US20100254726A1 (en) * 2009-04-06 2010-10-07 Kabushiki Kaisha Toshiba Power supply unit for image forming apparatus and image forming apparatus
US20130080680A1 (en) * 2011-09-22 2013-03-28 Phison Electronics Corp. Memory storage device, memory controller, and temperature management method
US20140281156A1 (en) * 2013-03-15 2014-09-18 Atmel Corporation Managing wait states for memory access
CN105469824A (zh) * 2014-09-30 2016-04-06 三星电子株式会社 控制存储器装置的方法
US9424901B1 (en) * 2015-09-30 2016-08-23 SK Hynix Inc. Semiconductor memory device outputting status signal and operating method thereof

Also Published As

Publication number Publication date
KR20200020269A (ko) 2020-02-26
US20200057580A1 (en) 2020-02-20

Similar Documents

Publication Publication Date Title
US10726932B2 (en) Storage device and method of operating the same
CN107025923B (zh) 半导体存储器装置及其操作方法
CN109427400B (zh) 存储器装置及其操作方法
CN108694977B (zh) 储存装置及其操作方法
KR20170070921A (ko) 스토리지 장치 및 스토리지 장치의 동작 방법
CN111258919B (zh) 储存设备及其操作方法
KR102643658B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN106653083B (zh) 半导体存储器件及其操作方法
KR102603243B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
US11269551B2 (en) Semiconductor memory device and method of operating the same
US10672434B2 (en) Storage device and method of operating the same
US11061757B2 (en) Storage device and method of operating the same
CN109697995B (zh) 半导体存储器装置及其操作方法
CN112908370B (zh) 存储器装置和操作该存储器装置的方法
CN110838313A (zh) 半导体存储器装置及其操作方法
CN108461099B (zh) 半导体存储装置
CN111324300B (zh) 控制器以及控制器的操作方法
CN111381772B (zh) 半导体存储器装置的控制器及其操作方法
CN109308923B (zh) 存储器装置及其操作方法
KR102665270B1 (ko) 반도체 메모리 장치 및 그것의 동작 방법
CN112084119A (zh) 存储装置、主机装置以及操作存储装置和主机装置的方法
CN112037827B (zh) 半导体存储器装置、其操作方法及存储器系统
CN114267387A (zh) 控制器及半导体存储装置的操作方法以及存储系统
CN113253913A (zh) 控制器以及操作该控制器的方法
CN112346651A (zh) 用于半导体存储器器件的控制器及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200225