CN110798209B - 一种基于延时信号消去算子的单相锁频环及其实现方法 - Google Patents

一种基于延时信号消去算子的单相锁频环及其实现方法 Download PDF

Info

Publication number
CN110798209B
CN110798209B CN201911116049.2A CN201911116049A CN110798209B CN 110798209 B CN110798209 B CN 110798209B CN 201911116049 A CN201911116049 A CN 201911116049A CN 110798209 B CN110798209 B CN 110798209B
Authority
CN
China
Prior art keywords
frequency
phase
signal
operator
αβdsc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911116049.2A
Other languages
English (en)
Other versions
CN110798209A (zh
Inventor
于晶荣
石文帅
陈壮深
粟梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Central South University
Original Assignee
Central South University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Central South University filed Critical Central South University
Priority to CN201911116049.2A priority Critical patent/CN110798209B/zh
Publication of CN110798209A publication Critical patent/CN110798209A/zh
Application granted granted Critical
Publication of CN110798209B publication Critical patent/CN110798209B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种基于延时信号消去算子的单相锁频环及其实现方法，步骤1：让v(k)通过αβDSC算子得到两相信号vα(k)，vβ(k)；步骤2：通过迭代对输出频率进行估算，得到角频率估算值
Figure DDA0004112371750000011
(1)定义误差F(k)为：
Figure DDA0004112371750000012
(2)采用下式进行迭代，输出最终的角频率估算值
Figure DDA0004112371750000013
Figure DDA0004112371750000014
该基于延时信号消去算子的单相锁频环及其实现方法易于实施，计算量低，无多个反馈环路，全局收敛性分析容易。

Description

一种基于延时信号消去算子的单相锁频环及其实现方法
技术领域
本发明涉及一种基于延时信号消去算子的单相锁频环及其实现方法。
背景技术
随着光伏、风电和储能等可再生能源发电相关技术的推广和应用，并网逆变器作为连接分布式电源和电网的纽带，成为可再生能源发电相关技术的研究热点。随着分布式发电和非线性负载的大量应用，电网环境变得越来越复杂，这些复杂情况通常包括单相电压含有谐波、发生频率偏移、相角和幅值的突变以及直流偏置。如何在这些复杂电网环境下保证并网逆变器的稳定可靠运行，是当前研究的重点。
电网同步技术是并网变换器控制的关键环节之一。对于单相并网逆变器，最受欢迎的方法是单相锁相环和单相锁频环。其中应用最为广泛的是单相锁相环，单相锁相环主要分为功率型和基于正交信号发生器型。基于功率型的单相锁相环主要受到二倍频脉动的影响而使得其应用受到了限制。基于正交信号发生器型的单相锁相环是目前最为广泛应用的，它们主要有双二阶广义积分器SOGI,微分器，派克变换器，滑动平均滤波器，延时信号消去算子和对称旋转坐标系下的锁相环(SRF-PLL)相结合的单相锁相环。对于前置正交信号发生器的单相锁相环，它们的改进方法通常分为两种思路，一种是让前值滤波器自适应频率的变化，如SOGI-PLL和Park-PLL。另一种则是固定频率的滤波器而利用锁相环的频率信息补偿非正交量，如MAF-PLL，DSC-PLL，FFSOGI-PLL，DE-PLL等。尽管它们能有效应对频率偏移时二倍频脉动的情况，然而存在多个反馈环路使得结构仍然复杂，不利于稳定性分析。
不同于单相锁相环结构，单相锁频环将较为稳定的频率信息作为反馈控制量而避免控制波动较为频繁的相位量，其也是近年来最为广泛研究的一种获取单相电压参数方法。它主要分为基于广义积分器型锁频环和非广义积分器型。最为广泛研究的则是基于广义积分器的锁频环，它将广义积分器当成一个频率自适应估计器，而无需额外的锁相环结构，使得结构更加简洁，避免了三角函数的运算。然而，它和EPLL一样，基于GI的单相锁频环缺乏直流抑制能力和相对较差的谐波抑制能力，为了改进这些缺点，将多个并联的SOGI进行谐波自适应抑制是最为经典的一种做法，但这一做法使得结构及其复杂，增加了实现的困难和计算负担。另外将多个SOGI并联看成了附加一个梳状滤波器的效果，利用自适应梳状滤波器来达到高谐波抑制能力也是近年来较为流行的一种做法，然而这种做法引入了分数阶延时，同时要求较高的存储空间，限制了其在工程中的应用。因此，为了保证SOGI-FLL在不同电网环境下的应用，SOGI-FLL的畸变抑制能力，动态响应速度和稳定性必须要求达到很好的折衷设计。
不同于基于广义积分器的锁频环，一些学者提出了非广义积分器型的单相锁频环。如基于极限环的单相锁频环，基于离散谐振原则的锁频环，然而这两种方法缺乏幅值归一化环节，对幅值波动较为敏感，同时其畸变抑制能力较差。
一些最新发展的锁频环方法与基于广义积分器的锁频环的优缺点对比在最新的研究文献中提到，同时它们指出了在目前的锁频环中，对比了实现复杂性，动态响应，检测精度和参数设计的困难性，基于广义积分器的锁频环仍然是最合适的一种方法。尽管如此，由于SOGI-FLL是以广义积分器这样的低阶滤波器作为核心，需要自适应频率变化来生成两相正交信号，因此结构中多个状态变量的存在使得结构高度非线性，因此其稳定性分析复杂。因此，有必要设计一种基于延时信号消去算子的单相锁频环及其实现方法。
发明内容
本发明所要解决的技术问题是提供一种基于延时信号消去算子的单相锁频环及其实现方法，该基于延时信号消去算子的单相锁频环及其实现方法易于实施，计算量低，无多个反馈环路。
发明的技术解决方案如下：
一种基于延时信号消去算子的单相锁频环的实现方法，包括以下步骤：
步骤1：让v(k)通过αβDSC算子得到两相信号vα(k)，vβ(k)；
其中v(k)为单相电网情况下的电压信号；
步骤2：通过迭代对输出频率进行估算，得到角频率估算值
Figure GDA0004112371740000021
(1)定义误差F(k)为：
Figure GDA0004112371740000022
其中，系数
Figure GDA0004112371740000023
v1(k)为对信号vβ(k)延时N/32个周期点数得到信号；
(2)采用下式进行迭代，输出最终的角频率估算值
Figure GDA0004112371740000024
Figure GDA0004112371740000025
其中，γ为LMS法则的步长因子。[为了保证算法的收敛性，同时实现动态性能和抗噪声能力的折中，γ一般取为0.01～0.04。]
频率估计值为
Figure GDA0004112371740000026
kN为一个周期内电压信号的采样点数(计算公式为/>
Figure GDA0004112371740000027
即采样频率与额定电网频率之比)ΔT为采样周期。
估计的相位为
Figure GDA0004112371740000028
估计的幅值为/>
Figure GDA0004112371740000029
(1)
Figure GDA00041123717400000210
其中，/>
Figure GDA00041123717400000211
为频率偏移量，ωN为额定角频率；
(2)
Figure GDA00041123717400000212
其中ν是常数，其值为ν＝cos(2π/32)。
αβDSC算子是指级联一组αβDSC2,αβDSC4,αβDSC8,αβDSC16,αβDSC32,αβDSC32算子，离散化表达式为：
Figure GDA0004112371740000031
一种单相锁频环，包括基于DSC的正交信号发生器和锁频模块；
所述的正交信号发生器以单相电网情况下的电压信号v(k)为输入信息；所述的正交信号发生器输出两相信号vα(k)，vβ(k)；
锁频模块的输出为角频率估算值
Figure GDA0004112371740000032
锁频模块的输入为k-1时刻的角频率估算值
Figure GDA0004112371740000033
两相信号vα(k-1)vβ(k-1)和v1(k-1)，v1(k)为对信号vβ(k)延时N/32个周期点数得到信号；
锁频模块的输入输出关系为：
Figure GDA0004112371740000034
其中，γ为LMS法则的步长因子；
F(k)为误差，有：
Figure GDA0004112371740000035
系数/>
Figure GDA0004112371740000036
基于DSC的正交信号发生器由αβDSC2,αβDSC4,αβDSC8,αβDSC16,αβDSC32,αβDSC32算子级联而成，离散化表达式为：
Figure GDA0004112371740000041
有益效果：
本发明结合DSC算子结构简单的特点，从借助级联DSC算子可以生成正交信号的角度出发，提出了一种新的频率估计数学模型，在此模型基础上构建了一种基于级联DSC算子的新型锁频环结构。
本发明主要贡献点如下：
1)提出一种以级联αβDSC算子作为正交信号发生器的一维线性回归模型，参见公式
Figure GDA0004112371740000042
该线性回归模型直接利用两相信号的代数关系进行频率估计，而不是传统单相锁相环着力于构造两相正交信号进行锁相的思路，避免了正交信号发生器和锁相环之间的反馈环路，简化了方法的实现。
2)提出了一种新的快速平滑的锁频环结构。该结构将一维线性回归模型的参数估计问题转化为在线优化问题，针对单相系统对锁频环动态性能和实现简单，计算量低的要求，提出了利用经典的LMS算法求解该优化问题。
本发明针对单相并网逆变器对电压参数获取的动态性能和低实现复杂度的要求，提出了一种基于级联延时信号消去算子的单相锁频环及其实现方法。该方法利用级联αβDSC算子生成了相位恒正交,幅值不相等的两相信号，并在此基础上构建了频率估计的一维线性回归模型；通过将一维线性回归模型的参数估计问题转化为利用经典LMS法则求解在线优化的问题，提出了一种新型锁频环结构。本发明所提的单相DSC-FLL实现简单，计算量低，无多个反馈环路，全局收敛性分析容易。实验结果表明了和传统的单相DSC(延时信号消除delayed signal cancellation)锁相环和广泛应用的SOGI锁频环相比，所提方法拥有更加快速/平滑的动态性能，同时能有效抑制直流和谐波分量对锁频环的影响。
附图说明
图1为基于DSC算子的正交信号发生器的结构图；
图2为基于DSC算子的单相锁频环的总体结构示意图；
图3为四种结构在test1下的频率波形图；
图4为四种结构在test1下的相位偏差波形图；
图5为四种结构在test2下的频率波形图；
图6为四种结构在test2下的相位偏差波形图；
图7为四种结构在test1下的频率波形图；
图8为四种结构在test1下的相位偏差波形图；
图9为四种结构在test1下的频率波形图；
图10为四种结构在test1下的相位偏差波形图；
图11为四种结构在test1下的频率波形图；
图12为四种结构在test1下的相位偏差波形图。
具体实施方式
以下将结合附图和具体实施例对本发明做进一步详细说明：
实施例1：
αβDSC算子作为正交信号发生器的介绍
首先定义在单相电网情况下的电压信号离散时域表达式为：
Figure GDA0004112371740000051
这里A，Ah分别是基频电压幅值和谐波电压幅值，Vdc是直流偏置分量，k是当前采样点，Ts为采样时间，φ是基频信号的初相，ω为电压信号的角频率，h为谐波次数，在单相系统中主要为奇次谐波。
对于上述带谐波分量和直流分量的单相信号，通过前置αβDSC算子不仅能够生成两相正交信号，同时也能有效抑制谐波和直流分量。其基于级联αβDSC算子的正交信号发生器通常可以由图1的结构图所示(图中的cycle delay是指周期延迟)。
在单相系统中通常级联一组αβDSC2,αβDSC4,αβDSC8,αβDSC16,αβDSC32,αβDSC32算子可以达到有效抑制各次谐波和直流分量的效果。其中R(θr)为旋转矩阵，其表达式为：
Figure GDA0004112371740000052
其中θr＝2π/n，这里n为延时比例因子，Nn为一个基频周期的采样点数，计算如下：
Figure GDA0004112371740000053
这里N为信号在一个基频周期内的采样点数，fs为采样频率，f为基频，通常为50Hz。
级联一组αβDSC2,αβDSC4,αβDSC8,αβDSC16,αβDSC32,αβDSC32算子的离散化后实现公式如下：
Figure GDA0004112371740000061
公式中等号即为赋值。式(4)已经标出每一个αβDSCn的离散化实现，这里αβDSC2,αβDSC4中的实现形式是已经经过简化的R(θr)(见式(2)(3))的离散化形式。
基于αβDSC算子的一维线性回归模型
定义通过αβDSC算子得到的两相信号分别为vα(k)，vβ(k)，其表达如下：
Figure GDA0004112371740000062
对于(5)，A1和A2分别是vα(k)，vβ(k)的幅值，其关系满足
A2＝A1sin(2π/32)/sin(Tω/32) (6)
这样的关系是由前面的级联DSC生成的两相正交信号得来的，φ1是初相，注意到此时的幅值差量恰好反映了实际的频率偏差量。为了充分利用这个幅值关系，本专利从一个新的角度来利用这一幅值关系进行频率估计。通常，以往的研究者将关注点放在如何在频率发生偏移时生成两相幅值相等和相位正交的信号，这一做法通常需要附加一个锁相环来估计频率，通过锁相环检测到的频率进行反馈以此来补偿两相信号在频率发生偏移时的幅值差异，本专利退而求其次，不将关注点放在如何生成两相幅值相等和相位正交的信号，而是利用幅值不相等这一看似不利的信息来估计频率。因此为了有效利用这一幅值关系和相位恒正交的特性，对信号vβ(k)延时N/32个周期点数得到信号v1(k)
Figure GDA0004112371740000063
将式(5),(6)代入式(7)，推出
Figure GDA0004112371740000064
对于(8)，令
Figure GDA0004112371740000065
则有：
Figure GDA0004112371740000066
通过式(9)可以看出，通过引入信号v1(k)，便构造出了关于频率信息的线性回归模型，这一模型从而为后面的锁频环结构提供了构造的思路。可以看出(9)(即
Figure GDA0004112371740000071
)是一个一维线性回归模型的参数估计问题，目标主要就是从观测值vα(k)，vβ(k)，v1(k)中估计信号vβ(k)的系数w。通过估计参数w，便可以得到需要的频率信息，因为w是关于的频率的三角函数，即/>
Figure GDA0004112371740000072
同时相位和幅值由于在发生频率偏移时DSC算子会使得原来的基频信号的相位和幅值存在一定的偏差，这一偏差是由频率信息决定的。因此，当参数w被正确地估计，其相位和幅值也能有效估计。
基于LMS法则的锁频环结构
首先作如下定义误差F(k)为
Figure GDA0004112371740000073
这里定义
Figure GDA0004112371740000074
通过(10)可以看到对频率的估计转化成了一个线性滤波问题，因此由很多方法可以估计参数
Figure GDA0004112371740000075
考虑到所提锁频环在单相并网逆变器的应用环境，其原则应该是实现简单，计算量低和鲁棒性好，因此考虑经典的LMS法则，其表述如下：
Figure GDA0004112371740000076
这里γ定义为LMS法则的步长因子。LMS是指最小均方(Leastmean square)权值更新法则。
同时为了有效抑制幅值波动对锁频环动态性能的影响，引入幅值归一化环节，因此得到修正的LMS法则
Figure GDA0004112371740000077
于是，根据前述分析，可以得出所提单相DSC锁频环结构如图2所示。
通过所提锁频环结构即可估计出参数
Figure GDA0004112371740000078
也就是通过不断迭代，便可以找到一个正确的参数/>
Figure GDA0004112371740000079
使得式(10)的误差F(k)为0。而这一迭代法的构造则是根据自适应滤波器教材介绍的最经典的LMS法则来应用到本发明所提出的模型，同时根据自适应滤波教材中对LMS算法的分析可知，其保证算法收敛的条件是只需要γ小于信号/>
Figure GDA00041123717400000710
的最大值即可。这里注意到/>
Figure GDA00041123717400000711
也就是说，当参数/>
Figure GDA00041123717400000712
能正确地估计出，那么角频率/>
Figure GDA00041123717400000713
便可以正确估计出来。从而由下式可以得到需要的频率/>
Figure GDA00041123717400000714
相位/>
Figure GDA00041123717400000715
和幅值/>
Figure GDA00041123717400000716
的信息。通常对于一个锁频环结构来说，频率估计是我们的关注点，因此频率得到后即关于锁频环自身的任务已经完成。而在并网逆变器中，除了频率信息是我们需要得到的，相位和幅值也需要用到逆变器的控制策略中，因此为了保证所提锁频环结构功能的全面，其相位和幅值仍然可以有效的估计出来，因此其相位和幅值的表达式分别如下：
Figure GDA0004112371740000081
Figure GDA0004112371740000082
Figure GDA0004112371740000083
Figure GDA0004112371740000084
这里ν＝cos(2π/32),在公式(15)和(16)中，
Figure GDA0004112371740000085
为频率偏移量，ωN为额定角频率,kθ和kA为相位和幅值的补偿系数，其具体的公式根据αβDSCn算子的传递函数得到，这里为了节省空间，其详细的推导过程已经省去。其用作补偿αβDSCn算子在频率发生偏移时造成的相位和幅值偏移。
实验结果分析
将本发明提出的DSC-FLL与1φ-CDSC-PLL1(CDSC-PLL)和广泛应用的StandardSOGI-FLL(SOGI-FLL)，SOGI-FLL-WPF进行比较。它的参数选择和离散化方式见下表
表一
四种结构的参数和离散化方法
Figure GDA0004112371740000086
测试1(Test case 1)：电压相角跳变pi/3
图3-4分别表示了发生相角跳变时四种结构的频率动态过程和相位动态过程，可以看出提出的CDSC-FLL从频率和相位上均拥有更加平滑的暂态过程，其最大频率偏移值在2.5Hz左右，同时其调节时间快于SOGI-FLL和SOGI-FLL-WPF。图中Frequency表示频率，单位Hz，time表示时间，单位秒，phase error表示相位误差，单位为度，下同。
测试2(Test case 2)：电压幅值跌落70％
图5-6分别表示了发生电压跌落时候四种结构的频率动态过程和相位偏差的动态过程，可以看出CDSC-FLL的暂态过程非常平滑快速，其相位和频率的最大偏移值很小，其动态调节时间大约为25ms,而SOGI-FLL和SOGI-FLL-WPF则表现为较慢的动态响应.
测试3(Test case 3)：电压频率偏移-2Hz
图7-8分别表示了在发生频率偏移时四种结构的频率和相位误差的动态响应图，可以看出所提CDSC-FLL仍然拥有较快的动态响应和更加平滑的暂态过程，其动态调节时间大约为30ms.而CDSC-PLL调节时间大约为40ms,SOGI-FLL和SOGI-FLL-WPF则需要70ms才能达到稳态.
测试4(Test case 4)：电压在某一时刻混入直流偏置,3,5,7,9,11,13次谐波，其含量分别为0.1,0.07,0.05,0.06,0.05,0.035,0.03。
图9-10分别表示了电网电压混入直流分量和谐波情况时候的四种结构的动态过程，可以看出所提CDSC-FLL和CDSC-PLL均能有效抑制直流分量和各次谐波，其稳态误差很小，同时其调节时间也快于SOGI-FLL和SOGI-FLL-WPF，然而SOGI-FLL由于缺乏直流偏置能力使得精度较差，SOGI-FLL-WPF尽管改善了其直流偏置抑制能力，然而其谐波抑制能力仍然较弱。
测试5(Test case 5)：电压在某一时刻混入上述含量谐波，同时频率偏移+1Hz
图11-12分别表示了在发生频率偏移的同时电压混入了谐波含量，可以看出四种结构均无法达到稳态无误差跟踪频率和相位，这主要是因为它们简单的结构而没有考虑应用自适应DSC或级联多组DSC算子和并联SOGI的思路，可以看出所提CDSC-FLL的检测精度仍然高于SOGI-FLL和SOGI-FLL-WPF.像这样的应用场合如果为达到更高的精度同时保证结构的简单和动态响应,可以再附加非自适应FIR滤波器来有效抑制低次谐波含量。
3.3计算负担统计
表2
四种结构的计算损失对比
Figure GDA0004112371740000091
表2对比了四种结构的计算损失，可以看出CDSC-FLL仅有一个状态变量，意味着仅有一个反馈环，因此其收敛性分析极其容易。另外，可以看出SOGI-FLL仍然是计算最为简单的一种结构。而CDSC-FLL和CDSC-PLL的计算损失相差不大，它们较SOGI-FLL最大的缺点是要求相对较高的存储空间，尽管如此，它们在单相同步结构中也是一种计算量相对适中的一种方法
结论
本专利提出了一种适用于单相并网逆变器的新的单相锁频环，它利用了CDSC作为一种简单的正交信号发生器，建立了一维线性回归模型并基于该模型提出了一种新的锁频环结构，该结构主要有以下优点：
1.它的实现和结构都非常简单，仅有一个状态变量,没有多个反馈环路，不需要考虑离散化方法。
2.它在频率偏移一定的范围内有快速和平滑的动态性能,特别是对于严重的相位跳变和电压跌落有很好的抗干扰能力，并且具有良好的直流和谐波抑制能力。

Claims (4)

1.一种基于延时信号消去算子的单相锁频环的实现方法，其特征在于：
步骤1：让v(k)通过αβDSC算子得到两相信号vα(k)，vβ(k)；
其中v(k)为单相电网情况下的电压信号；
Figure FDA0004198976050000011
Ts为采样时间；
A1和A2分别是vα(k)，vβ(k)的幅值，其关系满足
A2＝A1 sin(2π/32)/sin(Tω/32)；
φ1是初相；
αβDSC算子是指级联一组αβDSC2,αβDSC4,αβDSC8,αβDSC16,αβDSC32,αβDSC32算子，离散化表达式为：
Figure FDA0004198976050000012
步骤2：通过迭代对输出频率进行估算，得到角频率估算值
Figure FDA0004198976050000013
(1)定义误差F(k)为：
Figure FDA0004198976050000014
其中，系数
Figure FDA0004198976050000015
v1(k)为对信号vβ(k)延时N/32个周期点数得到信号；
(2)采用下式进行迭代，输出最终的角频率估算值
Figure FDA0004198976050000016
Figure FDA0004198976050000017
其中，γ为LMS法则的步长因子，γ取为0.01～0.04。
2.根据权利要求1所述的基于延时信号消去算子的单相锁频环的实现方法，其特征在于：
频率估计值为
Figure FDA0004198976050000021
，kN为一个周期内电压信号的采样点数ΔT为采样周期，
Figure FDA0004198976050000022
即采样频率与额定电网频率之比。
3.根据权利要求1所述的基于延时信号消去算子的单相锁频环的实现方法，其特征在于：估计的相位为
Figure FDA0004198976050000023
估计的幅值为/>
Figure FDA0004198976050000024
(1)
Figure FDA0004198976050000025
其中，/>
Figure FDA0004198976050000026
Figure FDA0004198976050000027
为频率偏移量，ωN为额定角频率；
(2)
Figure FDA0004198976050000028
其中ν是常数，其值为ν＝cos(2π/32)。
4.一种单相锁频环，其特征在于，包括基于DSC的正交信号发生器和锁频模块；
所述的正交信号发生器以单相电网情况下的电压信号v(k)为输入信息；所述的正交信号发生器输出两相信号vα(k)，vβ(k)；
锁频模块的输出为角频率估算值
Figure FDA0004198976050000029
锁频模块的输入为k-1时刻的角频率估算值
Figure FDA00041989760500000210
两相信号vα(k-1)vβ(k-1)和v1(k-1)，v1(k)为对信号vβ(k)延时N/32个周期点数得到信号；
锁频模块的输入输出关系为：
Figure FDA00041989760500000211
其中，γ为LMS法则的步长因子；
F(k)为误差，有：
Figure FDA00041989760500000212
系数/>
Figure FDA00041989760500000213
单相锁频环采用权利要求1-3任一项所述的基于延时信号消去算子的单相锁频环的实现方法实现。
CN201911116049.2A 2019-11-14 2019-11-14 一种基于延时信号消去算子的单相锁频环及其实现方法 Active CN110798209B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911116049.2A CN110798209B (zh) 2019-11-14 2019-11-14 一种基于延时信号消去算子的单相锁频环及其实现方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911116049.2A CN110798209B (zh) 2019-11-14 2019-11-14 一种基于延时信号消去算子的单相锁频环及其实现方法

Publications (2)

Publication Number Publication Date
CN110798209A CN110798209A (zh) 2020-02-14
CN110798209B true CN110798209B (zh) 2023-06-13

Family

ID=69444606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911116049.2A Active CN110798209B (zh) 2019-11-14 2019-11-14 一种基于延时信号消去算子的单相锁频环及其实现方法

Country Status (1)

Country Link
CN (1) CN110798209B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113567734B (zh) * 2020-04-29 2024-06-11 深圳市费思泰克科技有限公司 一种电网电压信号参数的检测方法
CN111900755B (zh) * 2020-08-07 2023-03-07 哈尔滨工业大学 双向ac/dc变换器的功率控制与电流谐波补偿方法
CN112260310B (zh) * 2020-09-30 2022-06-17 哈尔滨工业大学 一种不平衡电网下基于能量算子的三相逆变器同步控制方法
CN113690910B (zh) * 2021-07-30 2023-09-15 华南理工大学 基于分数阶pid控制的三相电网锁相环及其锁相方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007007434A (ja) * 2006-08-21 2007-01-18 Toshiba Corp 超音波診断装置
CN105449718A (zh) * 2015-11-05 2016-03-30 山东大学 基于改进型串联信号延迟对消算法的并网同步锁相方法
US9685964B1 (en) * 2015-09-25 2017-06-20 Second Sound Llc Fast-locking frequency synthesizer
CN110289852A (zh) * 2019-07-12 2019-09-27 中南大学 一种基于l-m算法的三相锁频环及其实现方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007007434A (ja) * 2006-08-21 2007-01-18 Toshiba Corp 超音波診断装置
US9685964B1 (en) * 2015-09-25 2017-06-20 Second Sound Llc Fast-locking frequency synthesizer
CN105449718A (zh) * 2015-11-05 2016-03-30 山东大学 基于改进型串联信号延迟对消算法的并网同步锁相方法
CN110289852A (zh) * 2019-07-12 2019-09-27 中南大学 一种基于l-m算法的三相锁频环及其实现方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jaedo Lee.Analysis in DSC-PLL grid synchronization method under grid frequency variation.《2014 17th International Conference on Electrical Machines and Systems (ICEMS)》.2014,949-953. *
程雷.基于最大似然估计的锁频环改进算法.《电光与控制》.2019,45-48. *

Also Published As

Publication number Publication date
CN110798209A (zh) 2020-02-14

Similar Documents

Publication Publication Date Title
CN110798209B (zh) 一种基于延时信号消去算子的单相锁频环及其实现方法
Guo et al. Generalized integrator-extended state observer with applications to grid-connected converters in the presence of disturbances
Han et al. Comparative performance evaluation of orthogonal-signal-generators-based single-phase PLL algorithms—A survey
Wang et al. A novel phase-locked loop based on frequency detector and initial phase angle detector
Escobar et al. Fixed-reference-frame phase-locked loop for grid synchronization under unbalanced operation
Kulkarni et al. Analysis of bandwidth–unit-vector-distortion tradeoff in PLL during abnormal grid conditions
CN105790758B (zh) 一种基于混合坐标系下延时滤波器的改进锁相环算法
CN110165706B (zh) 一种自适应三相并网变换器锁相环及其锁相控制方法
Dai et al. Adaptive estimation of three-phase grid voltage parameters under unbalanced faults and harmonic disturbances
Ahmed et al. On the enhancement of generalized integrator-based adaptive filter dynamic tuning range
Althobaiti et al. Current control of three-phase grid-connected PV inverters using adaptive PR controller
Agrawal et al. A modernistic PLL based on feed forward frequency estimator with selective harmonic pre filter for grid imperfection
Pan et al. An enhanced phase-locked loop for non-ideal grids combining linear active disturbance controller with moving average filter
CN113014250B (zh) 一种可消除直流偏移电压的锁相环及其锁相控制方法
CN109193793A (zh) 一种变流器免电压检测的并网控制系统和方法
Safayet et al. Grid harmonics and voltage unbalance effect elimination for three-phase PLL grid synchronization algorithm
Chemidi et al. Performance improvement of shunt active power filter based on indirect control with a new robust phase-locked loop
Shi et al. A novel PLL system based on adaptive resonant filter
Sridharan et al. An improved grid synchronization method of grid-interactive power converter system during distorted grid conditions
Tian et al. Robust estimation of voltage parameters via a sliding mode observer
Wang et al. Single-phase phase-locked loop based on tracking differentiator
da Fonseca et al. Three-phase phase-locked loop algorithms for the detection of positive-sequence and negative-sequence components
Xu et al. Three-phase PLL based on vector DFT under distorted and unbalanced grid
Huang et al. A harmonic control strategy for three-phase grid-connected inverter with LCL filter under distorted grid conditions
Brahmbhatt et al. Tuning and experimental assessment of second-order generalized integrator–frequency locked loop grid synchronization for single-phase grid assisted system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant