CN110289852A - 一种基于l-m算法的三相锁频环及其实现方法 - Google Patents

Abstract

本发明公开了一种基于L‑M算法的三相锁频环及其实现方法，实现方法的步骤如下：步骤1：对输入的三相电压信号进行Clark变换，得到两相正交信号；步骤2：基于DSC算子的前置滤波；步骤3：幅值归一化处理；步骤4：计算步长d_k；步骤5：计算频率、相角和幅值的估计值；步骤6：偏差补偿步骤。本发明方法超调量小，响应速度快，且计算量小，易于实施。

Description

一种基于L-M算法的三相锁频环及其实现方法

技术领域

本发明涉及一种基于L-M算法的三相锁频环及其实现方法。

背景技术

随着光伏、风电和储能等可再生能源发电相关技术的推广和应用，并网逆变器作为连接分布式电源和电网的纽带，成为可再生能源发电相关技术的研究热点。随着分布式发电和非线性负载的大量应用，电网环境变得越来越复杂，这些复杂情况通常包括三相电压的不平衡，谐波、频率偏移、相角和幅值的突变以及直流偏置。如何在这些复杂电网环境下保证并网逆变器的稳定可靠运行，是当前研究的重点。

电网同步技术是并网变换器控制的关键环节之一。为了有效应对这些复杂的电网环境，锁相环技术是最为广泛应用的技术，在过去的研究中，大量的锁相环已经得以提出，锁相环的结构通常分为两类，基于同步参考旋转坐标系下的SRF-PLL和基于瞬时功率理论的pq-PLL。如果跟踪的是理想信号，它们均能短时间锁相且无误差。然而，当电网电压发生不平衡和谐波污染的情况，锁相环的输出则会有稳态误差。虽然降低锁相环的带宽可以有效抑制这些干扰，但是会大大降低系统的动态响应。因此，很多改进的锁相环得到广泛研究。改进的类型通常分为两类：一类是添加滤波算子在锁相环控制器的内部，诸如dq-MAF-PLL，Adative-Notch-PLL，Type-1-PLL等，这些锁相环虽然能够有效抑制不平衡和谐波，但是在控制系统内部添加滤波算子会造成很大的相位滞后，使得它们的动态响应效果变差。因此，另一类通过在控制系统外前置滤波算子的做法更受欢迎，为了有效应对不平衡，谐波和直流偏置等问题，大量的前置滤波算子已经提出，它们主要分为IIR型滤波器和FIR型滤波器，IIR型滤波器如二阶广义积分算子SOGI和复系数算子CCF，它们在以往的文献中进行了不同程度的改进，虽然它们能有效地分离正负序分量，然而在高度畸变电网环境下对直流偏置和各次谐波的衰减增益不足。FIR型滤波器最典型的代表就是延时信号消去算子DSC，它是一种简单高效，能灵活应对不同电网环境下的滤波算子，然而不足就是在频率发生偏移时抑制效果变差，而这种缺陷可以通过级联相同DSC算子得到改善。尽管前述研究的锁相环已经在各种复杂的电网环境下表现出良好的检测性能，然而动态性能仍然较慢，并且参数整定复杂，特别是依赖于小信号模型的准确建立。

为了改善传统锁相环的动态响应速度，同时保证在高度畸变的电网环境下具有良好的检测精度。基于延时固定点数建立线性回归模型，利用梯度下降的思想检测频率、相位和幅值的同步结构在动态响应速度上具有良好的性能。本发明针对复杂电网环境下并网逆变器对锁相环动态性能的要求，提出了一种基于Levenberg-Marquardt算法的锁频环方法。

因此，针对以上问题，有必要设计一种新的三相锁频环及其实现方法。

发明内容

本发明所要解决的技术问题是提供一种实用的、高度畸变电网环境下可用的基于L-M算法的三相锁频环及其实现方法，该基于L-M算法的三相锁频环的实现方法超调量小，响应速度快。

发明的技术解决方案如下：

一种基于L-M算法的三相锁频环的实现方法，包括以下步骤：

步骤1：对输入的三相电压信号进行Clark变换，得到两相正交信号；

计算公式为：

输入量为三相电压信号v_a(k)，v_b(k)和v_c(k)，输出为两相正交信号v_α1(k)和v_β1(k)；步骤2：前置滤波

采用延时信号消去DSC算子(又称前置滤波算子)对两相正交信号进行处理；计算公式如下：

其中v_α0(k)和v_β0(k)为经过前置滤波后的两相正交信号；

步骤3：幅值归一化处理；

对前置滤波后的信号v_α0(k)和v_β0(k)进行幅值归一化处理，公式如下；

其中，←为赋值符号；

步骤4：计算步长d_k；

其迭代形式由下式给出，令为真值λ₁、λ₂的迭代估计值，其初值为0，开始进行迭代，

其中参数μ_k取1以保证收敛性，相关计算公式如下，为简化表述，公式中省略了第k次采样信号的序号k；

步骤5：计算频率、相角和幅值的估计值；

根据估计值计算频率估计值计算幅值估计值和基于两相信号通过反三角计算相角估计值计算公式如下：

步骤6：偏差补偿步骤

为补偿由于DSC算子造成的幅值和相位偏差量，根据频率的估计值计算补偿系数：

即有：

T为工频周期，取值为0.02s，角频率偏差量Δω_g＝ω_g-ω_n，其中ω_g为输入信号的角频率，ω_n为基波角频率，取值为100*pi，pi为圆周率；

根据补偿系数对幅值和相位进行补偿：

其中→为赋值符号；

输出量分别为补偿后的幅值和补偿后的相角。

步骤2的前置滤波步骤中，Nn为延时点数，n为延时比例因子，具体实现如下：若采样频率为12.8kHZ，电网电压频率为50Hz，则一个工频周期为256个采样点数，即αβDSC₄的实现方式中其参数设置为Nn＝64，n＝4，αβDSC₁₂为Nn＝21，n＝12，αβDSC₂₄为Nn＝10，n＝24；

级联2组αβDSC_4，12，24算子，即对公式多次带入v_α0,v_β0并重新对v_α0,v_β0赋值，其实现如下：

一种锁相环，锁相环为采用前述的基于L-M算法的三相锁频环的实现方法形成的锁相环。

有益效果：

本发明针对三相并网变换器对同步环节动态性能的要求，提出了一种新型的基于Levenberg-Marquardt算法的锁频环结构。本发明利用三相三线电网电压信号在αβ坐标系下的固有正交特性，建立了基于两相正交信号的非线性方程组模型，将并网变换器的相位跟踪问题，转化为非线性方程组的求解问题，并采用L-M方法建立了新颖的锁频环结构；针对该结构在复杂电网环境的应用，引入αβ-Delay-Signal-Cancel算子，构造了基于四分之一工频周期延时的线性回归模型，以抑制谐波和负序电压对锁频精度的影响。本发明提出的锁频环结构，不同于传统的同步旋转坐标系下的锁相环结构，其不含PI控制器，参数整定简单，能有效适应频率偏移时电网谐波和负序电压的对检测精度的影响，同时比改进的αβ-DSC-PLL拥有更快的动态响应速度。

本发明的方案，有别于传统的基于PI控制的锁相环(是一种线性的模型)，是一种全新的解决方案，采用非线性模型，具体独特的优势。

本发明所提基于L-M算法的锁频环结构动态响应速度快，超调小，在高度畸变电网环境与其他改进的锁相环检测精度相当，参数整定简单，不依赖于前置滤波算子的改变而调整参数，而传统的基于PI控制的锁相环参数整定复杂，依赖于锁相环小信号模型的准确建立，和前置滤波算子有很大的关系，并且响应速度不够快，超调较大。仿真结果验证了所提锁频环结构的有效性。

附图说明

图1为L-M锁频环的整体结构图；

图2为Case1频率检测对比图；

图3为Case1相位偏差对比图；

图4为Case2频率检测对比图；

图5为Case2相位偏差对比图；

图6为Case3频率检测对比图；

图7为Case3相位偏差对比图；

图8为Case4频率检测对比图；

图9为Case4相位偏差对比图；

图10为Case5频率检测对比图；

图11为Case5相位偏差对比图。

具体实施方式

以下将结合附图和具体实施例对本发明做进一步详细说明：

实施例1：

1.锁频环的数学模型建立：

首先无谐波电网情况下的三相电压可以表示为下式：

v_a(k)＝V_a(k)cos(ωkΔT+φ)

v_b(k)＝V_b(k)cos(ωkΔT+φ-2π/3)

v_c(k)＝V_c(k)cos(ωkΔT+φ+2π/3)

V_a(k)、V_b(k)、V_c(k)是三相电压峰值，ΔT为采样间隔周期，Ф是基频信号的初相，ω＝2πf为电压信号的角频率，f是电压信号的频率。

其通过Clark变换为两相正交信号：

利用Clark变换可得水平和垂直轴分量v_α1(k)和v_β1(k)，对于平衡的三相系统，V_a(k)＝V_b(k)＝V_c(k)＝A,同时有v_α1(k)和v_β1(k)满足下列关系：

其中A为常数，v_α(k)，v_β(k)为两正交信号。

对两相正交信号中的一相v_α(k)信号延时k’个采样点数得到信号v₁(k)，则有下式成立：

v₁(k)＝Acos(ωkΔT+φ-ωk'ΔT)＝Acos(ωkΔT+φ)cos(ωk'ΔT)+Asin(ωkΔT+φ)sin(ωk'ΔT)代入v_α1(k)和v_β1(k)则满足下式：

v₁(k)＝v_α1(k)cos(ωk'ΔT)+v_β1(k)sin(ωk'ΔT)

若令cos(ωk’ΔT)＝λ₁,sin(ωk’ΔT)＝λ₂,因此可以建立如下式的非线性方程组模型，为表述方便，v_α(k)等均省略下标k。

因此为了有效估计出参数λ₁、λ_2,，非线性方程组的目标函数如下：

其中分别为估计值。

对于该非线性方程组的求解我们可转化为利用Levenberg-Marquardt算法进行优化的思路。图1给出所提L-M锁频环的整体结构图。

接下来对上图中的每一个模块详细说明，其中Clark变换在前面已经介绍，虚线框中为本发明所提出的结构。

1.前置滤波算子：为了保证两相正交信号在复杂电网环境下的两相正交性质，引入延时信号消去αβDSC_n算子，其离散化表达式为：

Nn为延时点数，n为延时比例因子，由于在三相系统中-1，-5，7，-11，13次分量是主要分量，因此可知应用上αβDSC₄、αβDSC₁₂、αβDSC₂₄算子，即分别令n＝4、12、24。由于频率偏移情况下单个DSC算子的抑制能力会变弱，因此为了保证频率检测的精度，本结构级联了2组αβDSC_4，12，24算子。

通过前置级联的DSC算子我们可以保证在高度畸变的电网环境下的两相正交信号。接下来需要对这两相正交信号进行频率、幅值和相位的检测。

首先我们给出所提锁频环的整体结构，然后对结构中的每一部分作详细说明，其中Clark变换和DSC算子前面我们已经说明，

下面首先说明幅值归一化环节为：

其中，←为赋值符号；

1.3计算步长d_k：

其迭代形式由下式给出，令为真值λ₁、λ₂的估计值，其初值为0，开始进行迭代，

其中参数μ_k取1保证算法收敛性，J_k、gk、dk计算方法如下，为简化表述，公式中省略了第k次采样信号的序号k。

其中v₁为信号v_α进行延时固定k’采样点数后所得信号，k’取值会影响检测的精度和动态性能，折衷后我们通常取值为工频周期点数的四分之一。

1.5频率，相角和幅值的计算：经过上述算法迭代得到满足条件的解可以求出频率，相角和幅值，如下所示：

其中其中v_α0和v_β0为幅值归一化前的两相信号。

1.6幅值相位补偿器：由于频率偏移时DSC算子对幅值和相位的偏差，因此添加了幅值相位补偿器，其补偿系数实现方式如下：

其中Δω_g为角频率偏差量，为锁频环检测的角频率与工频100π的差值，因此根据补偿系数可以求出补偿后的幅值和相位：

其中→为赋值符号；

2.仿真验证和实验结果分析

将本文提出的LMαβCDSC-FLL与ConventionalαβDSC-FLL、AdaptiveαβCDSC-PLL、HybridαβCDSC-PLL作比较。为了保证性能对比的公正，该FLL共添加DSC₂、CDSC₄、CDSC₁₂、CDSC₂₄、仿真结果通过matlab/simulink得出。这里给定的PI参数严格按照参考文献中整定的最优参数，其前置算子也添加了参考文献要求的算子数,仿真环境为采样频率12.8kHZ，三相电压信号频率为50Hz，本文所提LMαβCDSC-FLL的参数μ_k取1，延时点数k’为64个采样点。

为了更加清晰地对比出所提同步结构和三种αβCDSC-PLL在各种不同的电网情况下的性能对比，共做了5组测试：

Case1、2、3为单一的电网畸变和故障情况；

Case4、5为复杂、严重的电网情况；

Case 1：A相电压相角突变pi/6，B相电压幅值跌落50％；

从图2-3可以看出，LMαβCDSC-FLL、ConventionalαβCDSC-FLL、AdaptiveαβCDSC-PLL、HybridαβCDSC-PLL均能有效应对三相不平衡的情况，稳态误差均为0。这归因于算子DSC₄的添加，从频率响应上看，LMαβCDSC-FLL超调量最低，且达到稳态的时间为28ms，明显快于其余三种αβDSC-PLL。从相位误差上看，它们的超调量相差无几，而动态响应时间则是LMαβCDSC-FLL最快。

Case 2：频率偏移+2Hz；

从图4和5可以看出，当电网频率偏移2Hz时，LMαβCDSC-FLL在检测频率表现出极好的性能，系统没有超调量，HybridαβCDSC-PLL且动态调节时间在28ms左右。而从相位误差上看，LM-αβCDSC-FLL的超调量大于ConventionalαβCDSC-FLL和HybridαβCDSC-PLL，小于AdaptiveαβCDSC-PLL，这一原因主要归因于相位调节的迅速。

Case3：电网A相电压含有直流偏置0.1pu

当电网电压含有直流偏置时，从图6和7可以看出四种参与比较的结构均能有效抑制直流分量，这主要归因于DSC₂算子的加入，在频率检测上LMαβCDSC-FLL表现出超调量小且动态响应时间在28ms左右，然而相位跟踪上，LMαβCDSC-FLL虽然能很快跟踪上相角，但超调量和ConventionalαβCDSC-FLL表现一致。Case 4：三相电网电压含谐波分量，每一相电压均添加-5、+7、-11、+13次，其幅值分别为0.06、0.05、0.035、0.03.符合IEC标准的最大允许幅值。同时电网频率偏移+1Hz

从图8,9可以看出，在电网电压含有谐波且频率发生偏移下，LMαβCDSC-FLL在30ms左右达到了稳定，同时它的稳态误差在0.01Hz范围内波动，而ConventionalαβCDSC-FLL，HybridαβCDSC-PLL均有较明显的稳态误差，而AdaptiveαβCDSC-PLL的稳态误差非常小，这主要归因于它自身的自适应结构，但是其动态响应时间较慢，超调量也较大。

Case5：电网A相电压含有直流偏置0.1pu，三相电压均含-1次幅值0.05pu，A相7次幅值0.05pu，B相-5次谐波0.06，C相添加+2谐波0.02，A相相角跳变pi/8，且频率偏移-2Hz

从图10和11可以看出，当电网发生恶劣的情况时，频率的突变伴随着非对称谐波分量和偶次谐波的加入以及相位跳变会使得ConventionalαβCDSC-FLL和HybridαβCDSC-PLL在检测频率和相位时都有较大的误差，而LMαβCDSC-FLL在检测频率依然表现出了良好的性能，稳态误差较小，且动态响应时间明显优于AdaptiveαβCDSC-PLL。而相位检测精度上不及AdaptiveαβCDSC-PLL。根据上述实验结果，我们总结出了4类不同的锁频/锁相环的性能比较结果。如下表所示：

性能比较结果表：

4.结论：

本发明提出了一种基于Levenberg-Marquardt算法的三相锁频环，通过对αβ两相信号中的一相信号延时一次固定点数，建立了非线性方程组模型，通过L-M算法构造了频率的闭环系统，这种算法在面对频率频繁波动时具有良好的抗干扰性。为了有效解决锁频环对谐波和负序分量的敏感性，应用了频率非自适应的DSC算子，减少了计算负担，在频率偏移允许的范围内达到了良好的检测精度，同时将LM-DSC-FLL与ConventionalαβCDSC-PLL、最新提出的HybridαβCDSC-PLL、AdaptiveαβCDSC-PLL进行了仿真和实验对比，仿真和实验结果表明，LM-DSC-PLL在保证较小的误差范围内其动态响应时间更快，稳定时间在1.5个周期左右。

本发明的创新点如下：

提出了一种简单的锁频环结构。不同于传统的基于PI控制的锁相环结构，本发明通过延时一相信号的一次固定长度建立非线性方程模型，并对该非线性模型的参数进行估计，提出了利用Levenberg-Marquardt算法的优化迭代算法，其参数设置简单，动态响应速度快，超调低，能有效提高并网同步的质量。

Claims (3)

1.一种基于L-M算法的三相锁频环的实现方法，其特征在于，包括以下步骤：

步骤1：对输入的三相电压信号进行Clark变换，得到两相正交信号；

计算公式为：

输入量为三相电压信号v_a(k)，v_b(k)和v_c(k)，输出为两相正交信号v_α1(k)和v_β1(k)；

步骤2：前置滤波

采用延时信号消去DSC算子对两相正交信号进行处理；计算公式如下：

其中v_α0(k)和v_β0(k)为经过前置滤波后的两相正交信号；

步骤3：幅值归一化处理；

对前置滤波后的信号v_α0(k)和v_β0(k)进行幅值归一化处理，公式如下；

其中，←为赋值符号；

步骤4：计算步长d_k；

其迭代形式由下式给出，令为真值λ₁、λ₂的迭代估计值，其初值为0，开始进行迭代，

其中参数μ_k取1以保证收敛性，相关计算公式如下，为简化表述，公式中省略了第k次采样信号的序号k；

步骤5：计算频率、相角和幅值的估计值；

根据估计值计算频率估计值计算幅值估计值和基于两相信号通过反三角计算相角估计值计算公式如下：

步骤6：偏差补偿步骤

为补偿由于DSC算子造成的幅值和相位偏差量，根据频率的估计值计算补偿系数：

T为工频周期，取值为0.02s，角频率偏差量Δω_g＝ω_g-ω_n，其中ω_g为输入信号的角频率，

ω_n为基波角频率，取值为100*pi，pi为圆周率；

根据补偿系数对幅值和相位进行补偿：

其中→为赋值符号；

输出量分别为补偿后的幅值和补偿后的相角。

2.根据权利要求1所述的基于L-M算法的三相锁频环的实现方法，其特征在于，步骤2的前置滤波步骤中，Nn为延时点数，n为延时比例因子，具体实现如下：

若采样频率为12.8kHZ，电网电压频率为50Hz，则一个工频周期为256个采样点数，即αβDSC₄的实现方式中其参数设置为Nn＝64，n＝4，αβDSC₁₂为Nn＝21，n＝12，αβDSC₂₄为Nn＝10，n＝24；

级联2组αβDSC_4，12，24算子，即对公式多次带入v_α0,v_β0并重新对v_α0,v_β0赋值，其实现如下：

3.一种锁相环，其特征在于，锁相环为采用权利要求1或2的基于L-M算法的三相锁频环的实现方法形成的锁相环。