CN110780801A - 存储器系统、存储器控制器及其操作方法 - Google Patents

存储器系统、存储器控制器及其操作方法 Download PDF

Info

Publication number
CN110780801A
CN110780801A CN201910282892.1A CN201910282892A CN110780801A CN 110780801 A CN110780801 A CN 110780801A CN 201910282892 A CN201910282892 A CN 201910282892A CN 110780801 A CN110780801 A CN 110780801A
Authority
CN
China
Prior art keywords
read
memory
read data
data
unit information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201910282892.1A
Other languages
English (en)
Inventor
李显雨
金荣均
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN110780801A publication Critical patent/CN110780801A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0631—Configuration or reconfiguration of storage systems by allocating resources to storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5671—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge trapping in an insulator
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5644—Multilevel memory comprising counting devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

本发明提供了一种存储器系统，该存储器系统包括存储器装置和存储器控制器。存储器装置包括多个存储器单元。存储器控制器控制存储器装置对多个存储器单元之中的、包括在被选择物理页面中的存储器单元执行多个读取操作。存储器控制器基于从存储器装置接收的多个读取数据来计算表示不同位值的反转位的数量作为反转位数量。存储器控制器基于反转位数量对被选择物理页面执行读取回收操作。

Description

存储器系统、存储器控制器及其操作方法
相关申请的交叉引用
本申请要求于2018年7月31日提交的申请号为10-2018-0089615的韩国专利申请的优先权，其通过引用整体并入本文。
技术领域
本公开总体涉及一种电子装置，并且更特别地，涉及一种存储器系统、存储器控制器及其操作方法。
背景技术
存储器系统可以包括存储装置和存储器控制器。
存储装置可以包括多个存储器装置，并且存储器装置可以存储数据或输出所存储的数据。任何这样的存储器装置可以被配置为当电力的供应被中断时不保留所存储的数据的易失性存储器装置，或者被配置为即使当电力的供应被中断时也保留所存储的数据的非易失性存储器装置。
存储器控制器可以控制主机和存储装置之间的数据通信。
主机可以通过使用诸如高速外围组件互连(PCI-E)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或者串列SCSI(SAS)的接口协议通过存储器控制器来与存储器装置通信。还可以使用用于主机和存储器系统之间的通信的其它接口。这些接口包括通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和电子集成驱动器(IDE)。
发明内容
实施例提供一种用于高效地执行读取回收的存储器系统、存储器系统的存储器控制器及其操作方法。
根据本公开的一方面，提供一种存储器系统，包括：存储器装置，包括多个存储器单元；以及存储器控制器，被配置成控制存储器装置对多个存储器单元之中的、被选择物理页面中的存储器单元执行多个读取操作，基于从存储器装置接收的多个读取数据来计算表示不同位值的反转位的数量作为反转位数量，并且基于反转位数量来对被选择物理页面执行读取回收操作。
存储器控制器可以包括：命令发生器，被配置成生成用于读取被选择物理页面的数据的第一读取命令和第二读取命令；反转单元信息发生器，被配置成基于分别与第一读取命令和第二读取命令对应的第一读取数据和第二读取数据来生成反转单元信息；以及读取回收控制器，被配置成基于反转单元信息来确定是否将对被选择物理页面执行读取回收操作。
反转单元信息发生器包括：第一读取数据存储装置(storage)，被配置成存储第一读取数据；第二读取数据存储装置，被配置成存储第二读取数据；以及异或(XOR)运算器，被配置成通过对第一读取数据和第二读取数据执行XOR运算来生成反转单元信息。
读取回收控制器可以包括：反转位计数器，被配置成通过对反转单元信息中的反转位的数量进行计数来计算反转位数量；阈值存储装置，被配置成存储阈值；比较器，被配置成将反转位数量与阈值进行比较；以及读取回收确定器，被配置成基于比较器的比较结果来确定是否将对被选择物理页面执行读取回收操作。
当根据比较器的比较结果，反转位数量大于或等于阈值时，读取回收确定器可以确定将对被选择物理页面执行读取回收操作。
当读取回收确定器确定将对被选择物理页面执行读取回收操作时，存储器控制器可以将被选择物理页面中存储的数据存储在另一物理页面中。
存储器控制器可以进一步包括内部存储器，被配置成存储包括逻辑地址和物理地址之间的映射关系的地址映射表。当读取回收确定器确定将对被选择物理页面执行读取回收操作时，存储器控制器可以更新内部存储器中存储的地址映射表。
存储器控制器可以对第一读取数据和第二读取数据中的至少一个执行错误校正，并且将经错误校正的数据传送至主机。
根据本公开的另一方面，提供一种存储器控制器，该存储器控制器在主机的控制下控制存储器装置，该存储器控制器包括：命令发生器，被配置成响应于来自主机的读取请求来生成用于控制存储器装置对物理页面重复地执行读取操作的第一读取命令和第二读取命令；反转单元信息发生器，被配置成基于分别与第一读取命令和第二读取命令对应、从存储器装置接收的第一读取数据和第二读取数据来生成反转单元信息；以及读取回收控制器，被配置成基于包括在反转单元信息中的反转位数量来生成用于对物理页面执行读取回收操作的控制信号。
反转单元信息发生器可以包括：第一读取数据存储装置，被配置成存储第一读取数据；第二读取数据存储装置，被配置成存储第二读取数据；以及XOR运算器，被配置成通过对第一读取数据和第二读取数据执行XOR运算来生成反转单元信息。
读取回收控制器可以包括：反转位计数器，被配置成通过对反转单元信息中的反转位的数量进行计数来计算反转位数量；阈值存储装置，被配置成存储阈值；比较器，被配置成将反转位数量与阈值进行比较；以及读取回收确定器，被配置成基于比较器的比较结果来确定是否将对物理页面执行读取回收操作。
当反转位数量大于或等于阈值时，读取回收确定器可以生成控制存储器装置对物理页面执行读取回收操作的控制信号。
存储器控制器可以进一步包括内部存储器，被配置成存储地址映射表。可响应于控制信号来更新内部存储器中存储的地址映射表。
根据本公开的再一方面，提供一种操作存储器控制器的方法，该方法包括：发出用于重复地读取存储器装置的被选择页面的读取命令，并且从存储器装置接收读取数据；基于读取数据来生成反转单元信息；并且基于反转单元信息来确定是否将对被选择页面执行读取回收操作。
向存储器装置发出读取命令并且从存储器装置接收读取数据包括：发出用于读取被选择页面的第一读取命令；从存储器装置接收与第一读取命令对应的第一读取数据；发出用于重新读取被选择页面的第二个读命令；并且从存储器装置接收与第二读取命令对应的第二读取数据。
基于读取数据来生成反转单元信息可以包括通过对第一读取数据和第二读取数据执行XOR运算来生成反转单元信息。
确定是否将对被选择页面执行读取回收操作可以包括：对反转单元信息中的、为两个值之中的第一值的位的数量进行计数，以生成计数结果；将计数结果与阈值进行比较；并且基于比较结果来确定是否将对被选择页面执行读取回收操作。
确定是否将对被选择页面执行读取回收操作可以包括：当计数结果大于或等于阈值时，确定将对被选择页面执行读取回收操作。
根据本公开的又一方面，提供一种操作包括页面的存储器系统的方法，该方法包括：分别使用读取电压从页面读取数据第一次和第二次，以生成第一数据和第二数据；将第一数据中的每个值与第二数据中的相应值进行比较，以针对每一对的被比较的值来确定该值相同还是不同；并且当确定具有不同值的对的数量大于或等于阈值时，对页面执行读取回收操作。
附图说明
现在将在下文中参照附图更全面地描述各种实施例；然而，本发明的元件和特征可以与本文所公开的不同地配置或布置。因此，本发明不限于本文阐述的实施例。相反，提供这些实施例使得本公开是彻底且完整的，并且向本领域技术人员充分传达实施例的范围。
在附图中，为了清楚说明，尺寸可能被夸大。将理解的是，当元件被称为在两个元件“之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或多个中间元件。相同的附图标记在整个附图中表示相同的元件。
图1是示出根据本公开的实施例的存储器系统的示图。
图2是示出根据随机电报噪声(RTN)当执行两次读取操作时检测反转单元的进程的示图。
图3是示出图1中所示的示例性存储器控制器的示图。
图4是示出根据本公开的实施例的存储器装置的示图。
图5是示出示例性存储块的示图。
图6是示出三维配置的存储块的实施例的示图。
图7是示出三维配置的存储块的另一实施例的示图。
图8是示出图3的反转单元信息发生器的实施例的框图。
图9是示出图3的读取回收控制器的实施例的框图。
图10是示出根据本公开的实施例的存储器控制器的操作方法的流程图。
图11是示出图10的步骤S110的实施例的流程图。
图12是示出图10的步骤S130的实施例的流程图。
图13A是示出根据本公开的实施例的读取结果数据的示图。
图13B是示出根据本公开的实施例的根据第一读取数据和第二读取数据生成的反转单元信息的示图。
图14是示出根据本公开的实施例的反转单元的数量分布和存储器单元的阈值电压分布的示图。
图15A和图15B是示出根据本公开的实施例的根据被选择物理页面的阈值电压分布状态的反转单元的数量的示图。
图16是示出图10的步骤S150的实施例的流程图。
图17是示出根据本公开的实施例的存储器装置的示图。
图18是示出包括图1和图2中所示的存储器控制器的存储器系统的另一示例的示图。
图19是示出包括图1和图2中所示的存储器控制器的存储器系统的另一示例的示图。
图20是示出包括图1和图2中所示的存储器控制器的存储器系统的另一示例的示图。
图21是示出包括图1和图2中所示的存储器控制器的存储器系统的另一示例的示图。
具体实施方式
在本公开中，在结合附图阅读以下实施例之后，本公开的优点、用于实现这些优点的特征和方法将变得更加明显。然而，如本领域技术人员根据所公开的实施例将显而易见的是，本公开的各方面可以各种方式进行修改。因此，本发明不限于本文阐述的实施例。相反，提供这些实施例以将本公开详细描述到本公开所属领域的技术人员可以容易地实施本发明的程度。
在整个说明书中，当一个元件被称为“连接”或“联接”至另一个元件时，它可以直接连接或联接至另一元件，或者利用置于其间的一个或多个中间元件间接连接或联接至另一元件。除非上下文另有说明，否则无论是直接连接/联接还是间接连接/联接，两个元件之间的通信都可以是有线的或无线的。另外，当元件被称为“包括”部件时，除非上下文另有说明，否则这表示该元件可以进一步包括一个或多个其它部件，而不是排除这些部件。
将参照附图描述本公开的各种实施例。
图1是示出根据本公开的实施例的存储器系统2000的示图。
参照图1，存储器系统2000可以包括用于存储数据的存储器装置2200和用于在主机1000的控制下控制存储器装置2200的存储器控制器2100。
主机1000可以通过使用诸如高速外围组件互连(PCI-e)、高级技术附件(ATA)、串行ATA(SATA)、并行ATA(PATA)或者串列SCSI(SAS)的接口协议与存储器系统2000通信。主机1000和存储器系统2000之间的接口协议不限于上述示例；还可以使用任何各种其它接口，诸如通用串行总线(USB)、多媒体卡(MMC)、增强型小型磁盘接口(ESDI)和电子集成驱动器(IDE)。
存储器控制器2100可以控制存储器系统2000的全部操作，并且控制主机1000和存储器装置2200之间的数据交换。例如，存储器控制器2100可以转换所接收的信息，使得可以在主机1000和存储器装置2200之间通信命令、地址和数据，并且存储和输出转换的信息。例如，在编程操作中，主机1000可以将写入请求传送至存储器控制器2100。存储器控制器2100可以响应于所接收的写入请求，将命令、地址、数据等传输至存储器装置2200。例如，在读取操作中，主机1000可以将读取请求传送至存储器控制器210。存储器控制器2100可以响应于所接收的读取请求，将命令、地址等传输至存储器装置2200。
存储器控制器2100可以对从存储器装置2200接收的码字执行错误校正解码。硬判决解码和/或软判决解码可以用作错误校正解码。例如，博斯-查德胡里-霍昆格姆(Bose，Chaudhri，Hocquenghem，BCH)码、里德-所罗门(Reed-Solomon，RS)码、里德-穆勒(Reed-Muller，RM)码和汉明码中的任何一个可以被使用在硬判决解码中。例如，低密度奇偶校验(LDPC)码和卷积码中的任何一个可以被使用在软判决解码中。在实施例中，可以当硬判决解码失败时执行软判决解码。
存储器装置2200可以被配置为当电力的供应被中断时不保留所存储的数据的易失性存储器装置，或者被配置为即使在电力的供应被中断时也保留所存储的数据的非易失性存储器装置。存储器装置2200可以在存储器控制器2100的控制下执行编程操作、读取操作、擦除操作、数据压缩操作、回拷贝(copy-back)操作等。
存储器控制器2100控制存储器装置2200，使得使用不同的读取电压执行存储器单元的读取操作，并且存储器控制器2100可以控制存储器装置2200，使得对于每个相同的读取电压来重复执行读取操作。也就是说，存储器控制器2100可以控制存储器装置2200对于一组读取电压来重复执行读取操作。
在存储器系统2000的读取操作中，存储器控制器2100可以将第一读取命令传送至存储器装置2200。存储器装置2200可以基于所接收的第一读取命令对目标物理页面执行第一读取操作。存储器装置2200可以将作为第一读取操作的结果而读取的数据的第一读取数据传送至存储器控制器2100。
存储器控制器2100可以临时存储所接收的第一读取数据。第一读取数据可以处于从存储器装置2200接收的状态，也就是说，作为未被执行错误校正和其它解码的数据。存储器控制器2100选择性地对所接收的第一读取数据执行错误校正和其它解码，并且将第一读取数据传送至主机1000。
随后，存储器控制器2100可以将针对作为第一读取操作的目标的物理页面的第二读取命令传送至存储器装置2200。基于所接收的第二读取命令，存储器装置2200可以对作为第一读取操作的目标的物理页面执行第二读取操作。存储器装置2200可以将作为第二读取操作的结果而读取的数据的第二读取数据传送至存储器控制器2100。
存储器控制器2100可以临时存储所接收的第二读取数据。存储器控制器2100可以通过将临时存储的第一读取数据和第二读取数据进行比较来确定是否将对该物理页面执行读取回收。
为了提高存储块在存储器装置2200中将被均匀地磨损的可能性，可以执行损耗均衡操作或读取回收操作。读取回收操作通过改变与特定逻辑块地址(LBA)相关的物理位置或块，来使逻辑块地址免于始终必须与相同的物理位置或块相关。改变LBA的块相关性，使得在另一块被磨损之前，特定块的磨损可以减少。另外，当针对与特定LBA相关的物理位置执行了多次读取操作时，相应物理位置的存储器单元的阈值电压分布可能由于读取干扰而劣化。当这种现象加剧时，即使通过错误校正也无法恢复数据。读取回收将存储器单元的阈值电压分布劣化的物理页面的数据移动并且存储在另一物理页面中，使得可以防止无法进行错误校正的现象。
更具体地，存储器控制器2100可以通过将第一读取数据和第二读取数据进行比较来获得指示相应物理页面的反转单元的位置的索引。而且，存储器控制器2100可以通过将第一读取数据和第二读取数据进行比较来计算包括在相应物理页面中的反转单元的数量。
在实施例中，可以通过将从存储器装置2200接收的第一读取数据和第二读取数据进行比较来确定是否存在表示不同位值的单元。根据第一读取数据和第二读取数据而具有不同的位值的每个单元被确定为反转单元，因此，可以计算反转单元的数量。
存储器控制器2100可以基于通过上述过程而计算的反转单元的数量来估计存储器单元的阈值电压分布。在每次测量中，可由于随机电报噪声(RTN)而改变阈值电压分布中的存储器单元的数量。RTN可以表示当使用相同的读取电压执行多次读取操作时而改变的阈值电压的噪声。
因此，每当执行多次读取操作时由于RTN而改变的阈值电压分布中的存储器单元的数量可以与存储器单元的阈值电压分布成比例。当具有特定阈值电压的存储器单元的数量是1000时，由于RTN而改变的存储器单元的数量可以是100。当具有特定阈值电压的存储器单元的数量是100时，由于RTN而改变的存储器单元的数量可以是10。因此，在实施例中，反转单元的计算数量可以用于估计存储器单元的阈值电压分布。
图2是示出根据RTN当执行两次读取操作时检测反转单元的进程的示图。
参照图2，示出了包括在特定编程状态PS中的存储器单元的阈值电压分布。当使用读取电压Ra来读取具有图2中所示的阈值电压分布的存储器单元时，所有存储器单元都被关断。因此，当使用读取电压Ra读取存储器单元时，即使使用读取电压Ra执行多次读取操作，也不会检测到反转单元。
当使用读取电压Rb来对具有图2中所示的阈值电压分布的存储器单元执行读取操作时，可以检测到反转单元。当使用读取电压Rb读取存储器单元时，具有位于读取电压Rb右侧的阈值电压的存储器单元被关断，并且具有位于读取电压Rb左侧的阈值电压的存储器单元被导通。当不考虑RTN时，通过使用读取电压Rb执行两次读取操作而获得的结果彼此相等。
然而，通过使用读取电压Rb执行多次读取操作而获得的结果可能根据RTN的影响而被改变。特别地，在区域A中的、具有接近读取电压Rb的阈值电压的存储器单元的情况下，每次测量中的读取结果可能由于RTN而被改变。因此，当使用读取电压Rb执行两次读取操作时，可以检测到反转单元。
此外，当使用读取电压Rc来读取具有图2中所示的阈值电压分布的存储器单元时，与当使用读取电压Rb来读取存储器单元时相比，可以检测到大量的反转单元。在图2的阈值电压分布中，区域B中的存储器单元的数量大于区域A中的存储器单元的数量。因此，当使用读取电压Rc执行两次读取操作时，与当使用读取电压Rb执行两次读取操作时相比，可以检测到大量的反转单元。
图3是示出诸如图1中所示的存储器控制器的示例性存储器控制器的示图。
参照图3，存储器控制器2100可以包括主机接口2110、中央处理单元(CPU)2120、存储器接口2130、缓冲存储器2140、错误校正电路2150和内部存储器2160。主机接口2110、存储器接口2130、缓冲存储器2140、错误校正电路2150和内部存储器2160可以由CPU 2120控制。
主机接口2110可以使用通信协议与主机1000交换数据。
CPU 2120可以执行各种计算或者生成命令和地址，以便控制存储器装置2200。例如，CPU 2120可以生成编程操作、读取操作、擦除操作、数据压缩操作、回拷贝操作等所需的各种命令。
为了控制存储器装置2200的操作，CPU 2120可以将从主机1000输入的逻辑地址转换为物理地址，并且将物理地址传送至错误校正电路2150。在一些实施例中，CPU 2120可以使用缓冲存储器2140中存储的地址映射表来将逻辑地址转换为物理地址或者将物理地址转换为逻辑地址。
CPU 2120可以包括命令发生器2120a、反转单元信息发生器2120b、反转单元索引管理器2120c和读取回收控制器2120d。
命令发生器2120a可以生成用于控制存储器装置2200以执行各种操作的命令。根据本公开的实施例，命令发生器2120a可以生成用于控制存储器装置2200对相同物理页面执行第一读取操作和第二读取操作的第一读取命令和第二读取命令。
在实施例中，命令发生器2120a可以生成重复读取命令并且将重复读取命令传送至存储器装置2200。重复读取命令可以是指示存储器装置2200对相同物理页面执行多次(例如，两次)读取操作的读取命令。当使用重复读取命令时，命令发生器2120a可以生成一个重复读取命令并且将该重复读取命令传送至存储器装置2200。存储器装置2200可以对应于所接受的重复读取命令，对相同物理页面执行多次(例如，两次)读取操作。
反转单元信息发生器2120b可基于从存储器装置2200接收的、与第一读取命和第二读取命令对应的第一读取数据和第二读取数据来计算反转单元信息。在实施例中，反转单元信息是通过对第一读取数据和第二读取数据执行逐位运算而生成的数据，并且可以是表示反转单元的位置的数据。
反转单元索引管理器2120c可以检查反转单元的索引并且存储所检查的反转单元的索引。例如，反转单元索引管理器2120c可以存储与由读取回收控制器2120d确定的最佳读取电压对应的反转单元的索引。与最佳读取电压对应的反转单元的索引可以被提供给错误校正电路2150，以执行错误校正解码。
存储器接口2130可以使用通信协议与存储器装置2200通信。
缓冲存储器2140可以在存储器控制器2100正在控制存储器装置2200时临时存储数据。例如，在编程操作完成之前，从主机1000接收的数据可以临时存储在缓冲存储器2140中。而且，在读取操作中从存储器装置2200读取的数据可以临时存储在缓冲存储器2140中。
在编程操作或读取操作中，错误校正电路2150可以执行用于错误检测的错误校正编码和错误校正解码。
内部存储器2160可以用作用于存储操作存储器控制器2100所需的各种信息的存储装置。内部存储器2160可以包括多个表。例如，内部存储器2160可以存储逻辑地址和物理地址之间的映射表。
图4是示出根据本公开的实施例的存储器装置的示图。图4中所示的存储器装置可以应用于图1和图3中所示的存储器系统。
存储器装置2200可以包括控制逻辑2210、外围电路2220和存储器单元阵列2240。外围电路2220可以包括电压生成电路2222、行解码器2224、输入/输出电路2226、列解码器2228、页面缓冲器组2232和电流感测电路2234。
控制逻辑2210可以在图3中所示的存储器控制器2100的控制下控制外围电路2220。
控制逻辑2210可以响应于通过输入/输出电路2226从存储器控制器2100接收的命令CMD和地址ADD来控制外围电路2220。例如，控制逻辑2210可以响应于命令CMD和地址ADD来输出操作信号OP_CMD、行地址RADD、页面缓冲器控制信号PBSIGNALS以及允许位VRY_BIT<#>。控制逻辑2210可以响应于从电流感测电路2234接收的通过信号PASS或失败信号FAIL来确定验证操作是通过还是失败。
当从存储器控制器2100接收到第一读取命令时，控制逻辑2210可以控制外围电路2220执行读取操作，并且将作为通过执行读取操作获得的结果的第一读取数据传送至存储器控制器2100。同时，当从存储器控制器2100接收到第二读取命令时，控制逻辑2210可以控制外围电路2220执行读取操作，并且将作为通过执行读取操作获得的结果的第二读取数据传送至存储器控制器2100。
外围电路2220可以执行用于将数据存储在存储器单元阵列2240中的编程操作、用于输出存储器单元阵列2240中存储的数据的读取操作以及用于擦除存储器单元阵列2240中存储的数据的擦除操作。
电压生成电路2222可以响应于从控制逻辑2210接收的操作信号OP_CMD而生成在编程操作、读取操作和擦除操作中使用的各种操作电压Vop。例如，电压生成电路2222可以将编程电压、验证电压、通过电压、读取电压、擦除电压、导通电压等传送至行解码器2224。
行解码器2224可以响应于从控制逻辑2210接收的行地址RADD，将操作电压Vop传送至与存储器单元阵列2240的存储块之中的被选择存储块连接的局部线LL。局部线LL可以包括局部字线、局部漏极选择线和局部源极选择线。另外，局部线LL可以包括连接至存储块的各种线，诸如源极线。
输入/输出电路2226可以将从存储器控制器2100接收的命令CMD和地址ADD通过输入/输出线IO传送至控制逻辑2210，或者与列解码器2228交换数据DATA。
列解码器2228可以响应于从控制逻辑2210接收的列地址CADD在输入/输出电路2226和页面缓冲器组2232之间传送数据。例如，列解码器2228可以通过数据线DL与页面缓冲器PB1至PBm交换数据，或者通过列线CL与输入/输出电路2226交换数据。
页面缓冲器组2232可以连接至共同与存储块BLK1至BLKi连接的位线BL1至BLm。页面缓冲器组2232可以包括连接至位线BL1至BLm的多个页面缓冲器PB1至PBm。例如，一个页面缓冲器可以连接至位线中的每个位线。页面缓冲器PB1至PBm可以响应于从控制逻辑2210接收的页面缓冲器控制信号PBSIGNALS而操作。例如，在编程操作中，页面缓冲器PB1至PBI可以临时存储从存储器控制器2100接收的编程数据，并且根据编程数据调整施加至位线BL1至BLm的电压。而且，在读取操作中，页面缓冲器PB1至PBI可以临时存储通过位线BL1至BLm接收的数据，或者感测位线BL1至BLm的电压或电流。
在读取或验证操作中，电流感测电路2234可以响应于从控制逻辑2210接收的允许位VRY_BIT<#>而生成参考电流，并且通过将从页面缓冲器组2232接收的感测电压VPB与由参考电流生成的参考电压进行比较来输出通过信号PASS或失败信号FAIL。
存储器单元阵列2240可以包括存储数据的多个存储块BLK1至BLKi。执行存储器装置2200的操作所需的用户数据和各种信息可以存储在存储块BLK1至BLKi中。存储块BLK1至BLKi可以二维结构或三维结构来实施，并且可以彼此相同地配置。
图5是示出示例性存储块BLKi的示图。
存储器单元阵列可以包括多个存储块。图5中示出的存储块BLKi表示多个存储块中的任何一个。
在存储块BLKi中，彼此平行布置的多个字线可以连接在第一选择线和第二选择线之间。第一选择线可以是源极选择线SSL，第二选择线可以是漏极选择线DSL。具体地，存储块BLKi可以包括连接在位线BL1至BLn与源极线SL之间的多个串ST。位线BL1至BLn可分别连接至串ST，并且源极线SL可以共同连接至串ST。由于串ST可以彼此相同地配置，因此将作为示例详细描述连接至第一位线BL1的串ST。
串ST可以包括彼此串联连接在源极线SL和第一位线BL1之间的源极选择晶体管SST、多个存储器单元F1至F16以及漏极选择晶体管DST。一个串ST中可以包括至少一个源极选择晶体管SST和至少一个漏极选择晶体管DST。而且，一个串ST中可以包括比附图中所示的16个存储器单元F1至F16更多的存储器单元。
源极选择晶体管SST的源极可以连接至源极线SL，并且漏极选择晶体管DST的漏极可以连接至第一位线BL1。存储器单元F1至F16可以串联地连接在源极选择晶体管SST和漏极选择晶体管DST之间。包括在不同串ST中的源极选择晶体管SST的栅极可以连接至源极选择线SSL，包括在不同串ST中的漏极选择晶体管DST的栅极可以连接至漏极选择线DSL，包括在不同串中的ST的存储器单元F1至F16的栅极可以连接至多条字线WL1至WL16。包括在不同串ST中的存储器单元之中、连接至相同字线的一组存储器单元可以是物理页面PPG。因此，存储块BLKi中可以包括数量与字线WL1至WL16的数量对应的物理页面PPG。
一个存储器单元可以存储一位数据。这被称为单层单元(SLC)。一个物理页面PPG可以存储一个逻辑页面(LPG)数据。一个LPG可以包括数量与一个物理页面PPG中包括的单元的数量对应的数据位。例如，当两位或更多位数据存储在一个存储器单元中时，一个物理页面PPG可以存储两个或更多个LPG数据。例如，在以MLC类型驱动的存储器装置中，两个LPG数据可以存储在一个物理页面PPG中。在以TLC类型驱动的存储器装置中，三个LPG数据可以存储在一个物理页面PPG中。
图6是示出三维配置的存储块的实施例的示图。
存储器单元阵列2240可以包括多个存储块BLK1至BLKi。将作为示例描述代表性的第一存储块BLK1。第一存储块BLK1可以包括多个串ST11至ST1m和ST21至ST2m。在实施例中，多个串ST11至ST1m和ST21至ST2m中的每个串可以形成为“U”形。在第一存储块BLK1中，m个串可以被布置在行方向(X方向)上。为清楚起见，图6示出了在列方向(Y方向)上布置两个串；然而，三个或更多个串可以被布置在列方向(Y方向)上。
多个串ST11至ST1m和ST21至ST2m中的每个串可以包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn、管道晶体管PT和至少一个漏极选择晶体管DST。
源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn可以具有彼此类似的结构。例如，源极选择晶体管SST和漏极选择晶体管DST以及存储器单元MC1至MCn中的每个可以包括沟道层、隧道绝缘层、电荷撷取层和阻挡绝缘层。例如，在每个串中可以设置用于提供沟道层的柱(pillar)。例如，在每个串中可以设置用于提供沟道层、隧道绝缘层、电荷撷取层和阻挡绝缘层中的至少一个的柱。
每个串的源极选择晶体管SST可以连接在源极线SL与存储器单元MC1至MCp之间。
在实施例中，布置在相同行中的串的源极选择晶体管可以连接至在行方向上延伸的源极选择线，并且布置在不同行中的串的源极选择晶体管可以连接至不同的源极选择线。在图6中，第一行中的串ST11至ST1m的源极选择晶体管可以连接至第一源极选择线SSL1。第二行中的串ST21至ST2m的源极选择晶体管可以连接至第二源极选择线SSL2。
在另一实施例中，串ST11至ST1m和ST21至ST2m的源极选择晶体管可共同连接至一个源极选择线。
每个串中的第一至第n存储器单元MC1至MCn可连接在源极选择晶体管SST和漏极选择晶体管DST之间。
第一至第n存储器单元MC1至MCn可以被划分成第一至第p存储器单元MC1至MCp和第p+1至第n存储器单元MCp+1至MCn。第一至第p存储器单元MC1至MCp可以被顺序地布置在垂直方向(例如，Z方向)上，并且可以彼此串联地连接在源极选择晶体管SST和管道晶体管PT之间。第p+1至第n存储器单元MCp+1至MCn可以被顺序地布置在垂直方向(例如，Z方向)上，并且可以彼此串联地连接在管道晶体管PT和漏极选择晶体管DST之间。第一至第p存储器单元MC1至MCp和第p+1至第n存储器单元MCp+1至MCn可以通过管道晶体管PT彼此连接。每个串的第一至第n存储器单元MC1至MCn的栅极可以分别连接至第一至第n字线WL1至WLn。
在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可以用作虚设存储器单元。当设置了虚设存储器单元时，可以稳定地控制相应串的电压或电流。每个串的管道晶体管PT的栅极可以连接至管线PL。
每个串的漏极选择晶体管DST可以连接至位线和存储器单元MCp+1至MCn。布置在行方向上的串可以连接至在行方向上延伸的漏极选择线。第一行中的串ST11至ST1m的漏极选择晶体管可以连接至第一漏极选择线DSL1。第二行中的串ST21至ST2m的漏极选择晶体管可以连接至第二漏极选择线DSL2。
布置在列方向上的串可以连接至在列方向上延伸的位线。在图6中，第一列中的串ST11和ST21可以连接至第一位线BL1。第m列中的串ST1m和ST2m可以连接至第m位线BLm。
布置在行方向上的串之中、连接至相同字线的存储器单元可以构成一个页面。例如，第一行中的串ST11至ST1m之中、连接至第一字线WL1的存储器单元可以构成一个页面。第二行中的串ST21至ST2m之中、连接至第一字线WL1的存储器单元可以构成另一页面。当漏极选择线DSL1和DSL2中的任意一个被选择时，可以选择布置在一个行方向上的串。当字线WL1至WLn中的任意一个被选择时，可以选择被选择串之中的一个页面。
图7是示出三维配置的存储块的另一实施例的示图。
存储器单元阵列2240可以包括多个存储块BLK1至BLKi。将作为示例描述代表性的第一存储块BLK1。第一存储块BLK1可以包括多个串ST11'至ST1m'和ST21'至ST2m'。多个串ST11'至ST1m'和ST21'至ST2m'中的每个串可以在垂直方向(Z方向)上延伸。在第一存储块BLK1中，m个串可以被布置在行方向(X方向)上。图7示出了在列方向(Y方向)布置两个串；然而，三个或更多个串可以被布置在列方向(Y方向)上。
多个串ST11'至ST1m'和ST21'至ST2m'中的每个串可以包括至少一个源极选择晶体管SST、第一至第n存储器单元MC1至MCn以及至少一个漏极选择晶体管DST。
每个串的源极选择晶体管SST可以连接在源极线SL和存储器单元MC1至MCn之间。布置在相同行中的串的源极选择晶体管可以连接至相同的源极选择线。布置在第一行中的串ST11'至ST1m'的源极选择晶体管可以连接至第一源极选择线SSL1。布置在第二行中的串ST21'至ST2m'的源极选择晶体管可以连接至第二源极选择线SSL2。在另一实施例中，串ST11'至ST1m'和ST21'至ST2m'的源极选择晶体管可以共同连接至一个源极选择线。
每个串的第一至第n存储器单元MC1至MCn可以彼此串联地连接在源极选择晶体管SST和漏极选择晶体管DST之间。第一至第n存储器单元MC1至MCn的栅极可以分别连接至第一至第n字线WL1至WLn。
在实施例中，第一至第n存储器单元MC1至MCn中的至少一个可以用作虚设存储器单元。当设置了虚设存储器单元时，可以稳定地控制相应串的电压或电流。因此，第一存储块BLK1中存储的数据的可靠性可以得到提高。
每个串的漏极选择晶体管DST可以连接在位线和存储器单元MC1至MCn之间。布置在行方向上的串的漏极选择晶体管DST可以连接至在行方向上延伸的漏极选择线。第一行的串ST11'至ST1m'的漏极选择晶体管DST可以连接至第一漏极选择线DSL1。第二行的串ST21'至ST2m'的漏极选择晶体管DST可以连接至第二漏极选择线DSL2。
也就是说，除了从每个串中去除了管道晶体管PT以外，图7的第一存储块BLK1可以具有与图6的第一存储块BLK1相同的电路。
图8是示出图3的反转单元信息发生器2120b的实施例的框图。
参照图8，反转单元信息发生器2120b可以包括第一读取数据存储装置2121、第二读取数据存储装置2122和XOR运算器2123。
第一读取数据存储装置2121存储从存储器装置2200接收的、与第一读取命令对应的第一读取数据RD1。第二读取数据存储装置2122存储从存储器装置2200接收的、与第二读取命令对应的第二读取数据RD2。第一读取数据存储装置2121和第二读取数据存储装置2122中的每个读取数据存储装置可以利用寄存器来实施。图3和图8示出了第一读取数据存储装置2121和第二读取数据存储装置2122被包括在CPU 2120中的布置。然而，在一些实施例中，第一读取数据存储装置2121和第二读取数据存储装置2122中的每个读取数据存储装置可以利用单独配置并且设置在CPU 2120外部的寄存器来实施。在另一实施例中，第一读取数据存储装置2121和第二读取数据存储装置2122可以包括在内部存储器2160中。
如上所述，第一读取命令和第二读取命令用于读取存储器装置2200的相同物理页面。因此，当不存在具有与在读取操作中使用的读取电压接近的阈值电压的存储器单元时，第一读取数据和第二读取数据可包括相同的位数据。当存在具有与在读取操作中使用的读取电压接近的阈值电压的存储器单元时，第一读取数据和第二读取数据可包括具有不同值的位数据。
XOR运算器2123可以通过对第一读取数据RD1和第二读取数据RD2执行异或(XOR)运算来生成反转单元信息或数据ICD。当第一读取数据RD1和第二读取数据RD2的位彼此相等时，相应反转单元数据ICD的位通过XOR运算而具有值0。另一方面，当第一读取数据RD1和第二读取数据RD2的位彼此不同时，相应反转单元数据ICD的位通过XOR运算而具有值1。
稍后将参照图13A和图13B描述第一读取数据RD1和第二读取数据RD2以及反转单元信息ICD的示例。
图9是示出图3的读取回收控制器2120d的实施例的框图。
参照图9，读取回收控制器2120d可以包括反转位计数器2125、阈值存储装置2126、比较器2127和读取回收确定器2128。
反转位计数器2125可以从反转单元信息发生器2120b接收反转单元信息ICD。反转位计数器2125通过对接收的反转单元信息ICD中的“1”的数量进行计数来生成反转位数量IBN。ICD中的每个“1”表示从一个读取操作至下一个读取操作中已经被翻转的一个位。
如上所述，当存在具有与在读取操作中使用的读取电压接近的阈值电压的存储器单元时，每当重复读取操作时，通过读取相应存储器单元而获得的结果可由于RTN而改变。也就是说，在再次执行读取操作时，针对特定存储器单元的数据可能发生位翻转。
当值已经被翻转的位的数量是0或较小值时，这表示不存在具有与读取电压接近的阈值电压的存储器单元或者这种存储器单元的数量较少。也就是说，这表示作为被执行读取操作的目标的物理页面的阈值电压分布是令人满意的。当翻转的位的数量是较大值时，这表示具有与读取电压接近的阈值电压的存储器单元的数量多。也就是说，这表示作为被执行读取操作的目标的物理页面的阈值电压分布劣化。根据本公开的实施例的存储器控制器2100通过对反转单元信息ICD中的值“1”的位的数量，即位翻转的数量进行计数来确定是否将执行读取回收。
阈值存储装置2126存储作为关于是否将执行读取回收的参考值的阈值THR。阈值存储装置2126可以利用寄存器来实施。根据图3和图9，示出了阈值存储装置2126被包括在CPU 2120中的情况。然而，在一些实施例中，阈值存储装置2126可以利用在CPU 2120外部且单独配置的寄存器来实施。在另一实施例中，阈值存储装置2126可以被包括在内部存储器2160中。
比较器2127可以通过将从反转位计数器2125接收的反转位数量IBN与从阈值存储装置2126接收的阈值THR进行比较来生成结果值RSLT。例如，当反转位数量IBN大于或等于阈值THR时，比较器2127可以生成具有值“0”的结果值RSLT。当反转位数量IBN小于阈值THR时，比较器2127可以生成具有值“1”的结果值RSLT。然而，这仅仅是说明性的，并且可以以另一种方式确定结果值RSLT的特定值。
生成的结果值RSLT被传送至读取回收确定器2128。读取回收确定器2128基于结果值RSLT，来确定是否将对作为被执行第一读取操作和第二读取操作的目标的物理页面执行读取回收。在示例中，当接收到比较器2127的比较结果为具有值“0”或者表示反转位数量IBN大于或等于阈值THR的结果RSLT时，读取回收确定器2128可以生成用于对相应物理页面开始读取回收操作的控制信号RC。另一方面，当接收到比较器2127的比较结果为具有值“1”或表示反转位数量IBN小于阈值THR的结果RSLT时，读取回收确定器2128可不执行任何操作。因此，不执行对相应物理页面的读取回收操作。
存储器控制器2100可以响应于用于开始读取回收操作的控制信号RC，控制存储器装置2200将被选择物理页面中存储的数据编程至另一物理位置。与此相关，存储器控制器2100可以更新内部存储器2160中存储的地址映射表。
存储器控制器2100可以基于第一读取数据和第二读取数据来确定是否将执行读取回收。存储器控制器2100可以对所接收的第一读取数据和第二读取数据中的至少一个执行错误校正，并将经错误校正的数据传送至主机1000。
图10是示出根据本公开的实施例的存储器控制器2100的操作方法的流程图。
参照图10，存储器控制器2100的操作方法可以包括：将使用相同的读取电压来重复读取被选择页面的读取命令传送至存储器装置2200并且从存储器装置2200接收读取数据的步骤(S110)，基于所接收的读取数据来生成反转单元信息ICD的步骤(S130)，以及基于反转单元信息ICD来确定是否将对被选择页面执行读取回收的步骤(S150)。
在步骤S110中，一般读取命令可以被传送至存储器装置2200两次或更多次，以便使用相同的读取电压重复读取被选择页面。在该进程中，可以在将第一读取命令传送至存储器装置2200之后接收第一读取数据，并且可以在将第二读取命令传送至存储器装置2200之后接收第二读取数据。稍后将参照图11更详细地描述步骤S110的实施例。
在另一实施例中，在步骤S110中，重复读取命令可以被传送至存储器装置2200。存储器装置2200可以响应于重复读取命令，使用相同的读取电压对被选择页面执行多次(例如，两次或更多次)读取操作。稍后将参照图17描述该实施例。
在步骤S130中，基于读取的数据来生成反转单元信息。稍后将参照图12给出步骤S130的更详细描述。
在步骤S150中，基于所生成的反转单元信息ICD来确定是否将对被选择页面执行读取回收。更具体地，当包括在反转单元信息中的反转位的数量较多时，可以确定将对被选择页面执行读取回收操作。当包括在反转单元信息中的反转位的数量较少时，可以确定将不执行读取回收操作。稍后将参照图16给出步骤S150的详细描述。
图11是示出图10的步骤S110的实施例的流程图。
参照图11，首先，存储器控制器2100将使用预定读取电压来读取被选择页面的第一读取命令传送至存储器装置2200(S210)。存储器装置2200可以基于第一读取命令对被选择页面执行读取操作。存储器控制器2100从存储器装置2200接收第一读取数据，该第一读取数据是通过基于第一读取命令执行读取操作而获得的结果(S230)。如图8所示，所接收的第一读取数据RD1可以被存储在第一读取数据存储装置2121中。
可选择地，在步骤S230中，所接收的第一读取数据可以被传送至主机1000。由于第一读取数据是未被执行错误校正和其它解码的数据，因此可以在对第一读取数据执行了错误校正和其它解码之后，将第一读取数据传送至主机1000。
存储器控制器2100可以将使用相同的读取电压重新读取被选择页面的第二读取命令传送至存储器装置2200(S250)。与第一读取命令对应的地址和与第二读取命令对应的地址是相同的。也就是说，将执行与第一读取命令对应的第一读取操作的页面与将执行与第二读取命令对应的第二读取操作的页面是相同的。存储器装置2200可以基于第二读取命令，使用相同的读取电压对被选择页面执行读取操作。存储器控制器2100从存储器装置2200接收第二读取数据，该第二读取数据是通过基于第二读取命令执行读取操作而获得的结果(S270)。如图8所示，所接收的读取数据RD2可以被存储在第二读取数据存储装置2122中。
可选择地，在步骤S270中，所接收的第二读取数据RD2可以被传送至主机1000。由于第二读取数据是未被执行错误校正和其它解码的数据，因此可以在对第二读取数据执行了错误校正和其它解码之后，将第二读取数据传送至主机1000。
在实施例中，当在步骤S230中将第一读取数据传送至主机1000时，在步骤S270中可以不将第二读取数据传送至主机1000。而且，当在步骤S230中没有将第一读取数据传送至主机1000时，在步骤S270中可以将第一读取数据和第二读取数据中的至少一个传送至主机1000。
稍后将参照图13A描述在步骤S230中接收的第一读取数据和在步骤S270中接收的第二读取数据的示例。
图12是示出图10的步骤S130的实施例的流程图。
参照图12，基于读取数据来生成反转单元信息的步骤(S130)包括：通过对所接收的第一读取数据和第二读取数据执行XOR运算来生成反转单元信息的步骤(S310)。稍后将参照图13A和图13B描述第一读取数据和第二读取数据以及反转单元信息的示例。
图13A是示出根据本公开的实施例的读取结果数据的示图。
在图13A中，作为示例，示出了接收到与第一读取命令对应的第一读取数据和与第二读取命令对应的第二读取数据的情况。
参照图13A，可以看出已经接收到与第一读取命令对应的第一读取数据(110110...110110)，并且已经接收到与第二读取命令对应的第二读取数据(111110...100110)。
当基于逐位的方式比较第一读取数据和第二读取数据时，可以看出与第三索引和第(n-4)索引对应的单元的位已经被反转。如图13A所示，反转单元表示第一读取数据的位值与第二读取数据的相应位值不同的存储器单元。
图13B是示出根据第一读取数据和第二读取数据而生成的反转单元数据或信息ICD的示图。
在图13B中，在一个示例中，每个反转单元被指定为“1”，并且每个非反转单元被指定为“0”。一起参照图13A的第一读取数据和第二读取数据，当存储器单元在第一读取数据和第二读取数据中具有相同位时，反转单元信息的相应索引具有位值0。另一方面，当存储器单元在第一读取数据和第二读取数据中具有不同位时，反转单元信息的相应索引具有位值1。因此，可以看出，通过对图13A所示的第一读取数据和第二读取数据执行逐位运算来生成反转单元信息ICD。更具体地，可以通过对每个位对的值执行XOR运算来生成反转单元信息ICD，其中位对即第一读取数据中的位和第二读取数据中的相应位。当位对的值相等时，作为XOR运算的结果，反转单元信息的相应位具有值0。当位对的值彼此不同时，通过XOR运算，反转单元信息的相应位具有值1。
因此，存储器控制器2100可以参考从存储器装置2200接收的第一读取数据和第二读取数据来生成反转单元信息ICD，并且另外地检查反转单元信息ICD的索引。例如，存储器控制器2100可以确定在反转单元信息ICD中的位之中，被指定为“1”的位对应于反转单元，并且确定被指定为“0”的位不对应于反转单元。存储器控制器2100可以通过对为“1”的位的数量进行计数来计算反转单元的数量。
在整个申请文件中，已经描述了通过对第一读取数据和第二读取数据执行XOR运算来生成反转单元信息ICD。但是，这只是说明性的；可以通过对第一读取数据和第二读取数据执行异或非(XNOR)运算来生成反转单元信息。存储器控制器2100可以通过对为“0”的位数量进行计数来计算反转单元的数量。
图14是示出根据本公开的实施例的反转单元的数量的分布和存储器单元的阈值电压分布的示图。
在图14中，示出了当使用各种读取电压执行读取操作时，多个存储器单元的实际阈值电压分布和根据计算的反转单元的数量估计的阈值电压分布。
参照图14，可以看出实际阈值电压和反转单元的分布几乎彼此对应。因此，可以看出当作为通过使用当前使用的读取电压执行多次读取操作而获得的结果，反转单元的数量增加时，相应物理页面的阈值电压分布劣化。因此，存储器控制器2100可以基于反转单元的数量来执行读取回收。
另外，存储器控制器2100可以基于反转单元的数量来估计阈值电压分布，并且搜索所估计的阈值电压分布的谷(valley)。而且，存储器控制器2100可以将与谷对应的电压设置为最佳读取电压。
图15A和图15B是示出根据被选择物理页面的阈值电压分布状态的反转单元的数量的示图。
参照图15A，作为示例示出了在刚刚对被选择物理页面进行编程之后的阈值电压分布。包括在物理页面中的存储器单元具有属于擦除状态E和第一至第三编程状态P1、P2和P3中的任何一个的阈值电压。根据第一至第三读取电压R1、R2和R3来对被选择物理页面执行读取操作。
图15A的阈值电压处于令人满意的状态，并且不存在具有接近第一至第三读取电压R1、R2和R3的阈值电压的存储器单元。因此，如参照图2所述，虽然通过第一至第三读取电压R1、R2和R3重复执行读取操作，但读取结果是相同的。这是因为不存在具有邻近读取电压的阈值电压的存储器单元，其中对于具有邻近读取电压的阈值电压的存储器单元可由于RTN而发生位翻转。
因此，在图15A中所示的阈值电压分布的情况下，第一读取数据和第二读取数据相同，并且反转单元信息的所有位具有值“0”。
参照图15B，作为示例示出了在对被选择物理页面进行编程并且然后重复了读取操作之后的阈值电压分布。包括在物理页面中的存储器单元具有属于擦除状态E'和第一至第三编程状态P1'、P2'和P3'中的任何一个的阈值电压。根据第一至第三读取电压R1、R2和R3来对被选择物理页面执行读取操作。
由于重复了对物理页面的读取操作，所以每个状态的阈值电压分布由于读取干扰而进一步变宽。因此，如图15B所示，相邻状态的阈值电压重叠。
由于阈值电压分布劣化，所以存在具有接近第一至第三读取电压的阈值电压的存储器单元。因此，如参照图2所述，当通过第一至第三读取电压R1、R2和R3重复执行读取操作时，由于RTN而发生位翻转。
因此，在图15B中所示的阈值电压分布的情况下，第一读取数据和第二读取数据包括不同的位，并且反转单元信息ICD的一些位具有值“1”。当阈值电压分布进一步劣化时，第一读取数据和第二读取数据中的不同位的数量可能增加，因此包括在反转单元信息ICD中的为“1”的位的数量可能增加。
因此，根据本公开的实施例的存储器系统2000、存储器控制器2100及其操作方法，通过对使用相同的读取电压对相同物理页面重复执行读取操作而获得的第一读取数据和第二读取数据进行比较、将每个具有不同值的相应位对识别为具有例如数字1，以生成反转单元信息ICD、并且对反转单元信息ICD中的1的数量进行计数，来生成反转单元信息ICD。另外，当ICD中的1的数量大于或等于可以被预定的阈值时，这指示阈值电压分布已经由于读取干扰而显著劣化，则执行读取回收操作。因此，可以更高效地对存储器装置2200的特定物理页面执行读取回收操作。
图16是示出图10的步骤S150的实施例的流程图。
参照图16，基于反转单元信息ICD来确定是否将对被选择页面执行读取回收的步骤(S150)可以包括：对反转单元信息ICD中的1的数量进行计数的步骤(S410)、将计数值与阈值进行比较的步骤(S430)以及当计数值大于或等于阈值时对被选择物理页面执行读取回收操作的步骤(S450)。
步骤S410可以由图9的反转位计数器2125执行。反转位计数器2125可以将通过对包括在反转单元信息ICD中的为1的位的数量进行计数而生成的反转位数量IBN作为计数值传送至比较器2127。
步骤S430可以由图9的比较器2127执行。比较器2127可以将反转位数量IBN和阈值存储装置2126中存储的阈值THR进行比较。
步骤S450可以由图9的读取回收确定器2128执行。当计数值，即反转位数量INB大于或等于阈值THR时，读取回收确定器2128可以生成用于确定将对被选择物理页面执行读取回收操作的控制信号RC。存储器控制器2100可以响应于控制信号RC，控制存储器装置2200对被选择物理页面执行读取回收操作。
图17是示出根据本公开的另一实施例的存储器装置2200的示图。图17中所示的存储器装置2200可以应用于图1和图3中所示的存储器系统。
存储器装置2200可以包括控制逻辑2210、外围电路2220和存储器单元阵列2240。外围电路2220可以包括电压生成电路2222、行解码器2224、输入/输出电路2226、列解码器2228、页面缓冲器组2232和电流感测电路2234。除控制逻辑2210之外的其它部件基本上与图4所示的存储器装置的部件相同。因此，此处省略其重复描述。
控制逻辑2210可以包括反转单元信息发生器2212。当存储器装置2200从存储器控制器2100接收重复读取命令时，控制逻辑2210可以控制外围电路2220使用相同的读取电压对被选择物理页面重复地执行读取操作。因此，外围电路2220可以使用相同的读取电压来对存储器单元阵列2240的被选择物理页面执行多次读取操作。例如，控制逻辑2210可以控制外围电路2220使用相同的读取电压来对被选择物理页面执行两次读取操作。反转单元信息发生器2212可以基于作为通过执行两次读取操作而获得的结果的第一读取数据和第二读取数据来生成反转单元信息ICD。反转单元信息发生器2212可以与图3和图8的反转单元信息发生器2120b基本相同地配置。
在实施例中，反转单元信息发生器2212可以将生成的反转单元信息ICD传送至存储器控制器2100。存储器控制器2100可以通过对所接收的反转单元信息ICD中的值为1的位的数量进行计数并且将计数数量与阈值THR进行比较来确定是否将执行读取回收操作。
在另一实施例中，反转单元信息发生器2212可以另外地执行对所生成的反转单元信息ICD中的值为1的位的数量进行计数的操作，并且将该反转位数量传送至存储器控制器2100。然后，存储器控制器2100可以通过将所接收的反转位数量与阈值THR进行比较来确定是否将执行读取回收操作。
图18是示出包括图1和图2中所示的存储器控制器的存储器系统的另一示例的示图。
参照图18，存储器系统30000可以被实施为蜂窝电话、智能电话、平板PC、个人数字助理(PDA)或无线通信装置。存储器系统30000可以包括存储器装置2200和能够控制存储器装置2200的操作的存储器控制器2100。
存储器控制器2100可以在处理器3100的控制下控制存储器装置2200的数据访问操作，例如编程操作、擦除操作、读取操作等。
编程在存储器装置2200中的数据可以在存储器控制器2100的控制下通过显示器3200输出。
无线电收发器3300可以通过天线ANT发送/接收无线电信号。例如，无线电收发器3300可以将通过天线ANT接收的无线电信号转换成可由处理器3100处理的信号。因此，处理器3100可以处理从无线电收发器3300输出的信号，并将处理的信号传输到存储器控制器2100或显示器3200。存储器控制器2100可以将由处理器3100处理的信号传输到存储器装置2200。而且，无线电收发器3300可以将从处理器3100输出的信号转变成无线电信号，并且通过天线ANT将转换的无线电信号输出到外部装置。输入装置3400是能够输入用于控制处理器3100的操作的控制信号或待由处理器3100处理的数据的装置，并且可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。处理器3100可以控制显示器3200的操作，使得从存储器控制器2100输出的数据、从无线电收发器3300输出的数据或从输入装置3400输出的数据可通过显示器3200输出。
在一些实施例中，能够控制存储器装置2200的操作的存储器控制器2100可被实施为处理器3100的一部分或被实施为与处理器3100分开设置的芯片。
图19是示出包括图1和图2中所示的存储器控制器的存储器系统的另一示例的示图。
参照图19，存储器系统40000可以被实施为个人电脑(PC)、平板PC、上网本、电子阅读器、个人数字助理(PDA)、便携式多媒体播放器(PMP)、MP3播放器或MP4播放器。
存储器系统40000可以包括存储器装置2200和能够控制存储器装置2200的数据处理操作的存储器控制器2100。
处理器4100可以根据通过输入装置4200输入的数据通过显示器4300输出存储器装置2200中存储的数据。例如，输入装置4200可被实施为诸如触摸板或计算机鼠标的定点装置、小键盘或键盘。
处理器4100可以控制存储器系统40000的全部操作，并且控制存储器控制器2100的操作。在一些实施例中，能够控制存储器装置2200的操作的存储器控制器2100可以被实施为处理器4100的一部分或被实施为与处理器4100分开设置的芯片。
图20是示出包括图1和图2中所示的存储器控制器的存储器系统的另一示例的示图。
参照图20，存储器系统50000可以被实施为图像处理装置，例如数码相机、附接有数码相机的移动终端、附接有数码相机的智能电话或附接有数码相机的平板PC。
存储器系统50000可以包括存储器装置2200和能够控制存储器装置2200的例如编程操作、擦除操作或读取操作的数据处理操作的存储器控制器2100。
存储器系统50000的图像传感器5200可以将光学图像转换为数字信号，并且转换的数字信号可以被传输到处理器5100或存储器控制器2100。在处理器5100的控制下，转换的数字信号可以通过显示器5300被输出，或通过存储器控制器2100而存储在存储器装置2200中。另外，存储器装置2200中存储的数据可以在处理器5100或存储器控制器2100的控制下通过显示器5300输出。
在一些实施例中，能够控制存储器装置2200的操作的存储器控制器2100可以被实施为处理器5100的一部分或被实施为与处理器5100分开设置的芯片。
图21是示出包括图1和图2中所示的存储器控制器的存储器系统的另一示例的示图。
参照图21，存储器系统70000可以被实施为存储卡或智能卡。存储器系统70000可以包括存储器装置2200、存储器控制器2100和卡接口7100。
存储器控制器2100可以控制存储器装置2200和卡接口7100之间的数据交换。在一些实施例中，卡接口7100可以是安全数字(SD)卡接口或多媒体卡(MMC)接口，但本公开不限于此。
卡接口7100可以根据主机60000的协议来接口连接主机60000和存储器控制器2100之间的数据交换。在一些实施例中，卡接口7100可以支持通用串行总线(USB)协议和芯片间(IC)-USB协议。卡接口7100可以表示能够支持主机60000使用的协议的硬件、嵌入在硬件中的软件或者信号传输方案。
当存储器系统70000连接至诸如PC、平板PC、数码相机、数字音频播放器、蜂窝电话、控制台视频游戏硬件或数字机顶盒的主机60000的主机接口6200时，主机接口6200可以在微处理器(μP)6100的控制下，通过卡接口7100和存储器控制器2100来执行与存储器装置2200的数据通信。
根据本公开的实施例，提供了一种用于高效地执行读取回收的存储器系统、存储器控制器及其操作方法。
本文已经公开了各种实施例，并且虽然采用了特定术语，但是它们将以一般性和描述性意义来被使用和解释而且不是出于限制的目的。在某些情况下，如本领域技术人员显而易见的，自提交本申请起，结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其它实施例描述的特征、特性和/或元件组合使用，除非另有明确说明。因此，本领域技术人员将理解的是，在不脱离所附权利要求中阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (18)

1.一种存储器系统，包括：
存储器装置，包括多个存储器单元；以及
存储器控制器，控制所述存储器装置对所述多个存储器单元之中的、被选择物理页面中的存储器单元执行多个读取操作，基于从所述存储器装置接收的多个读取数据来计算表示不同位值的反转位的数量作为反转位数量，并且基于所述反转位数量来对所述被选择物理页面执行读取回收操作。
2.根据权利要求1所述的存储器系统，其中所述存储器控制器包括：
命令发生器，生成用于读取所述被选择物理页面的数据的第一读取命令和第二读取命令；
反转单元信息发生器，基于分别与所述第一读取命令和所述第二读取命令对应的第一读取数据和第二读取数据来生成反转单元信息；以及
读取回收控制器，基于所述反转单元信息来确定是否将对所述被选择物理页面执行所述读取回收操作。
3.根据权利要求2所述的存储器系统，其中所述反转单元信息发生器包括：
第一读取数据存储装置，存储所述第一读取数据；
第二读取数据存储装置，存储所述第二读取数据；以及
异或运算器，即XOR运算器，通过对所述第一读取数据和所述第二读取数据执行XOR运算来生成所述反转单元信息。
4.根据权利要求2所述的存储器系统，其中所述读取回收控制器包括：
反转位计数器，通过对所述反转单元信息中的反转位的数量进行计数来计算所述反转位数量；
阈值存储装置，存储阈值；
比较器，将所述反转位数量与所述阈值进行比较；以及
读取回收确定器，基于所述比较器的比较结果来确定是否将对所述被选择物理页面执行所述读取回收操作。
5.根据权利要求4所述的存储器系统，其中当根据所述比较器的比较结果，所述反转位数量大于或等于所述阈值时，所述读取回收确定器确定将对所述被选择物理页面执行所述读取回收操作。
6.根据权利要求5所述的存储器系统，其中当所述读取回收确定器确定将对所述被选择物理页面执行所述读取回收操作时，所述存储器控制器将所述被选择物理页面中存储的数据存储在另一物理页面中。
7.根据权利要求6所述的存储器系统，进一步包括：
内部存储器，存储包括逻辑地址和物理地址之间的映射关系的地址映射表，
其中当所述读取回收确定器确定将对所述被选择物理页面执行所述读取回收操作时，所述存储器控制器更新所述内部存储器中存储的所述地址映射表。
8.根据权利要求2所述的存储器系统，其中所述存储器控制器对所述第一读取数据和所述第二读取数据中的至少一个执行错误校正，并且将经错误校正的数据传送至主机。
9.一种存储器控制器，所述存储器控制器在主机的控制下控制存储器装置，所述存储器控制器包括：
命令发生器，响应于来自所述主机的读取请求来生成用于控制所述存储器装置对物理页面重复地执行读取操作的第一读取命令和第二读取命令；
反转单元信息发生器，基于分别与所述第一读取命令和所述第二读取命对应、从所述存储器装置接收的第一读取数据和第二读取数据来生成反转单元信息；以及
读取回收控制器，基于所述反转单元信息中包括的反转位数量来生成用于对所述物理页面执行读取回收操作的控制信号。
10.根据权利要求9所述的存储器控制器，其中所述反转单元信息发生器包括：
第一读取数据存储装置，存储所述第一读取数据；
第二读取数据存储装置，存储所述第二读取数据；以及
XOR运算器，通过对所述第一读取数据和所述第二读取数据执行XOR运算来生成所述反转单元信息。
11.根据权利要求9所述的存储器控制器，其中所述读取回收控制器包括：
反转位计数器，通过对所述反转单元信息中的反转位的数量进行计数来计算所述反转位数量；
阈值存储装置，存储阈值；
比较器，将所述反转位数量与所述阈值进行比较；以及
读取回收确定器，基于所述比较器的比较结果来确定是否将对所述物理页面执行所述读取回收操作。
12.根据权利要求11所述的存储器控制器，其中当所述反转位数量大于或等于所述阈值时，所述读取回收确定器生成控制所述存储器装置对所述物理页面执行所述读取回收操作的控制信号。
13.根据权利要求12所述的存储器控制器，进一步包括：
内部存储器，存储地址映射表，
其中响应于所述控制信号来更新所述内部存储器中存储的所述地址映射表。
14.一种操作存储器控制器的方法，所述方法包括：
发出用于重复地读取存储器装置的被选择页面的读取命令，并且从所述存储器装置接收读取数据；
基于所述读取数据来生成反转单元信息；并且
基于所述反转单元信息来确定是否将对所述被选择页面执行读取回收操作。
15.根据权利要求14所述的方法，其中向所述存储器装置发出所述读取命令并且从所述存储器装置接收所述读取数据包括：
发出用于读取所述被选择页面的第一读取命令；
从所述存储器装置接收与所述第一读取命令对应的第一读取数据；
发出用于重新读取所述被选择页面的第二读取命令；并且
从所述存储器装置接收与所述第二读取命令对应的第二读取数据。
16.根据权利要求15所述的方法，其中基于所述读取数据来生成所述反转单元信息包括：
通过对所述第一读取数据和所述第二读取数据执行XOR运算来生成所述反转单元信息。
17.根据权利要求16所述的方法，其中确定是否将对所述被选择页面执行所述读取回收操作包括：
对所述反转单元信息中的、为两个值之中的第一值的位的数量进行计数，以生成计数结果；
将所述计数结果与阈值进行比较；并且
基于比较结果来确定是否将对所述被选择页面执行所述读取回收操作。
18.根据权利要求17所述的方法，其中确定是否将对所述被选择页面执行所述读取回收操作包括：
当所述计数结果大于或等于所述阈值时，确定将对所述被选择页面执行所述读取回收操作。
CN201910282892.1A 2018-07-31 2019-04-10 存储器系统、存储器控制器及其操作方法 Withdrawn CN110780801A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180089615A KR20200014135A (ko) 2018-07-31 2018-07-31 메모리 시스템, 메모리 컨트롤러 및 그 동작 방법
KR10-2018-0089615 2018-07-31

Publications (1)

Publication Number Publication Date
CN110780801A true CN110780801A (zh) 2020-02-11

Family

ID=69228672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910282892.1A Withdrawn CN110780801A (zh) 2018-07-31 2019-04-10 存储器系统、存储器控制器及其操作方法

Country Status (4)

Country Link
US (1) US20200042245A1 (zh)
KR (1) KR20200014135A (zh)
CN (1) CN110780801A (zh)
TW (1) TW202008355A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200127516A (ko) * 2019-05-02 2020-11-11 에스케이하이닉스 주식회사 메모리 컨트롤러 및 이의 동작 방법
CN111813336B (zh) * 2020-06-05 2022-08-09 浙江大华存储科技有限公司 一种固态硬盘的数据存储方法及装置
EP4318248A1 (en) * 2022-08-04 2024-02-07 Samsung Electronics Co., Ltd. Non-volatile memory device determining read reclaim, method of operating the same, and method of operating storage device including the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140063940A1 (en) * 2012-09-06 2014-03-06 Sandisk Technologies Inc. On chip dynamic read level scan and error detection for nonvolatile storage
US20180137060A1 (en) * 2016-11-11 2018-05-17 Samsung Electronics Co., Ltd. Storage device and operating method performed by the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140063940A1 (en) * 2012-09-06 2014-03-06 Sandisk Technologies Inc. On chip dynamic read level scan and error detection for nonvolatile storage
US20180137060A1 (en) * 2016-11-11 2018-05-17 Samsung Electronics Co., Ltd. Storage device and operating method performed by the same

Also Published As

Publication number Publication date
TW202008355A (zh) 2020-02-16
US20200042245A1 (en) 2020-02-06
KR20200014135A (ko) 2020-02-10

Similar Documents

Publication Publication Date Title
CN107766257B (zh) 存储器系统及其操作方法
US9412471B2 (en) Method of reading data from a nonvolatile memory device, nonvolatile memory device, and method of operating a memory system
CN110299176B (zh) 存储器控制器及具有该存储器控制器的存储器系统
CN110413535B (zh) 存储器控制器及存储器控制器的操作方法
US10985780B2 (en) Error correction circuit, and memory controller having the error correction circuit and memory system having the memory controller
CN111564173A (zh) 存储器系统及其操作方法
KR20160075174A (ko) 메모리 시스템 및 그 동작방법
KR102479483B1 (ko) 메모리 시스템 및 이의 동작 방법
KR20220006913A (ko) 저장 장치 및 그 동작 방법
CN110780801A (zh) 存储器系统、存储器控制器及其操作方法
KR20220008058A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20190051570A (ko) 메모리 시스템 및 그것의 동작 방법
US20210263852A1 (en) Host, storage device, and computing system having the same
CN111324300B (zh) 控制器以及控制器的操作方法
KR102353363B1 (ko) 메모리 시스템의 동작 방법
KR20200139044A (ko) 메모리 컨트롤러 및 이의 동작 방법
CN111381772B (zh) 半导体存储器装置的控制器及其操作方法
KR20190091041A (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
US10930356B2 (en) Memory controller and method of operating the same
CN110858501B (zh) 存储器系统以及存储器系统的操作方法
CN112346651A (zh) 用于半导体存储器器件的控制器及其操作方法
KR20190110920A (ko) 메모리 컨트롤러 및 이를 포함하는 메모리 시스템
CN111798913A (zh) 存储器系统、存储器控制器及其操作方法
US11403038B2 (en) Controller, a memory system including the controller, and method of operating the controller
KR102544144B1 (ko) 전자 장치, 이를 포함하는 메모리 시스템 및 이의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20200211