CN110777361B - 等离子体处理方法和等离子体处理装置 - Google Patents

等离子体处理方法和等离子体处理装置 Download PDF

Info

Publication number
CN110777361B
CN110777361B CN201910665735.9A CN201910665735A CN110777361B CN 110777361 B CN110777361 B CN 110777361B CN 201910665735 A CN201910665735 A CN 201910665735A CN 110777361 B CN110777361 B CN 110777361B
Authority
CN
China
Prior art keywords
film
plasma processing
processing method
processing apparatus
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910665735.9A
Other languages
English (en)
Other versions
CN110777361A (zh
Inventor
中谷理子
久松亨
石川慎也
熊仓翔
本田昌伸
木原嘉英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2019104041A external-priority patent/JP7345283B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to CN202310861258.XA priority Critical patent/CN116837349A/zh
Publication of CN110777361A publication Critical patent/CN110777361A/zh
Application granted granted Critical
Publication of CN110777361B publication Critical patent/CN110777361B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/503—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using dc or ac discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Abstract

本发明提供一种等离子体处理方法，实现形成在衬底上的图案的精密的尺寸控制。等离子体处理装置执行的等离子体处理方法包括第一步骤和第二步骤。在第一步骤中，等离子体处理装置在处理对象所具有的开口部的侧壁上，形成厚度因相对的成对侧壁彼此的间隔而不同的第一膜。在第二步骤中，等离子体处理装置在第一步骤后实施1次以上的成膜循环，形成厚度因相对的成对侧壁彼此的间隔而不同的第二膜。

Description

等离子体处理方法和等离子体处理装置
技术领域
本发明涉及等离子体处理方法和等离子体处理装置。
背景技术
作为在衬底上进行成膜的方法的一种，已知等离子体增强原子层沉积(PE-ALD：Plasma Enhanced Atomic Layer Deposition)法。包括PE-ALD法在内的各种技术可应用于半导体装置的图案形成。
例如，人们已提出一种利用了ALD以按照形成在被处理衬底上的开口部的位置来有选择地促进成膜的方法(专利文献1)。另外，还有人提出一种有选择地形成SAM(Self-assembled monolayer:自组装单分子膜)，并在之后进行气相蚀刻的方法(专利文献2)。另外，还提出了一种使用离子注入来在3D纳米结构体上有选择地进行成膜的方法(非专利文献1)。
现有技术文献
专利文献
专利文献1：美国专利申请公开第2017/0140983号说明书
专利文献2：美国专利申请公开第2017/0148642号说明书
非专利文献
非专利文献1：Woo-Hee Kim等，"A Process for Topographically SelectiveDeposition on 3D Nanostructures by Ion Implantation"，ACS Nano 2016,10,4451-4458.
发明内容
发明想要解决的技术问题
本发明提供一种能够实现形成在衬底上的图案的精密的尺寸控制的技术。
用于解决技术问题的技术方案
本发明的一个方面的由等离子体处理装置执行的等离子体处理方法包括第一步骤和第二步骤。在第一步骤中，等离子体处理装置在处理对象所具有的开口部的侧壁上，形成厚度因相对的成对侧壁(成对的侧壁)彼此的间隔而不同的第一膜。在第一步骤后的第二步骤中，等离子体处理装置实施1次以上的成膜循环，形成厚度因相对的成对侧壁彼此的间隔而不同的第二膜。
发明效果
采用本发明，能够实现形成在衬底上的图案的精密的尺寸控制。
附图说明
图1是表示一实施方式的等离子体处理装置的结构的一例的图。
图2A是用于说明ALD中的前体气体的化学吸附步骤的图。
图2B是用于说明ALD中的前体气体的吹扫步骤的图。
图2C是用于说明ALD中使用反应气体进行的活化步骤的图。
图2D是用于说明ALD中的反应气体的吹扫步骤的图。
图3A是用于说明一实施方式的等离子体处理方法中的孵化现象的图(1)。
图3B是用于说明一实施方式的等离子体处理方法中的孵化现象的图(2)。
图3C是用于说明一实施方式的等离子体处理方法中的孵化现象的图(3)。
图3D是用于说明一实施方式的等离子体处理方法中的孵化现象的图(4)。
图3E是用于说明一实施方式的等离子体处理方法中的孵化现象的图(5)。
图3F是用于说明一实施方式的等离子体处理方法中的孵化现象的图(6)。
图4A是用于说明形成在掩模上的开口部的尺寸控制的图。
图4B是用于说明形成在掩模上的开口部的一例的图。
图4C是表示使用图4B的掩模进行蚀刻的情况下形成的图案的一例的图。
图5A是用于说明X-Y图案的图。
图5B是用于说明X-Y图案的尺寸控制例1的图。
图5C是用于说明X-Y图案的尺寸控制例2的图。
图6是表示一实施方式的等离子体处理装置中的等离子体处理方法的粗略流程的一例的流程图。
图7是用于说明负载效应的一例的图。
图8A是用于说明通过一实施方式的等离子体处理方法得到的X＞Y收缩效应的图(1)。
图8B是用于说明通过一实施方式的等离子体处理方法得到的X＞Y收缩效应的图(2)。
图9是表示能够应用一实施方式的等离子体处理方法的处理对象的材料的组合例的图。
图10A是用于说明变形例2的等离子体处理方法的第一步骤的图。
图10B是用于说明变形例2的等离子体处理方法的第二步骤的图。
附图标记说明
10 等离子体处理装置
21 腔室
24 衬托器
25 静电吸盘
40 上部电极
48a～48c 气体供给源
60 控制装置
61 存储器
62 处理器
63 用户接口
73 排气装置
W 晶圆。
具体实施方式
下面基于附图对要公开的实施方式详细进行说明。但本实施方式并不用于限定本发明。各实施方式能够在处理内容不发生矛盾的范围内适当组合。
＜ALD中的孵化现象的机理＞
在说明实施方式之前，针对ALD中的孵化现象(incubation)的机理进行说明。
图2A至图2D是用于说明通常的ALD的流程的一例的图。图2A是用于说明ALD中的前体气体的化学吸附步骤的图。图2B是用于说明ALD中的前体气体的吹扫步骤的图。图2C是用于说明ALD中使用反应气体进行的活化步骤的图。图2D是用于说明ALD中的反应气体的吹扫步骤的图。如图2A至图2D所示，ALD通常包括下述4个步骤。
(1)使配置在处理室内的处理对象(例如半导体衬底)暴露在前体气体中的化学吸附步骤(参照图2A)。
(2)对残留在处理室内的前体气体进行吹扫的步骤(参照图2B)。
(3)使配置在处理室内的处理对象暴露在反应气体中的反应步骤(参照图2C)。
(4)对残留在处理室内的反应气体进行吹扫的步骤(参照图2D)。
在下面的说明中，(3)的反应步骤是使反应气体等离子体化而执行的。ALD反复执行上述步骤(1)至(4)，在处理对象上成膜。其中，吹扫步骤(2)和(4)是任意的步骤，并不必须要执行。
在ALD中，例如作为前体气体使用含硅气体，作为反应气体使用含O气体，能够在处理对象上沉积SiO2膜。该情况下，首先在步骤(1)中，使配置在处理室内的处理对象暴露在作为前体气体的含硅气体中。于是，含硅气体被化学吸附在处理对象的表面上。对于没有化学吸附在处理对象上而是残留在处理室内的前体气体，在步骤(2)中将其吹扫除去。之后，在步骤(3)中使含O气体等离子体化，氧自由基与化学吸附在处理对象上的含硅分子反应(使硅氧化)而形成1层SiO2膜。残留在处理室内的含O气体在步骤(4)中被吹扫除去。ALD基本上是1层1层地形成膜的，当处理对象上不再存在供原子化学吸附的表面时处理就会停止，因此能够自限(Self-limiting)地形成保形的膜。
但是，若处理对象表面上存在阻碍前体气体的化学吸附的因素(下面也称抑制剂(inhibitor))，步骤(1)中前体气体将不会化学吸附在处理对象上，不会进行ALD的成膜。将该阻碍因素等导致的成膜开始的延迟称作孵化现象。图3A至图3F是用于说明一实施方式的等离子体处理方法中的孵化现象的图(1)至(6)。
图3A表示通过使用了CF(碳氟化合物)的化学气相沉积(CVD：Chemical VaporDeposition)等在处理对象的表面上形成了CF膜的状态。图3A中用实心圆表示氟原子(CF：与碳原子通过共价键结合的氟原子)。处理对象(衬底)的原子由空心圆表示。
图3B表示对图3A所示的处理对象执行了1次ALD循环后的状态的一例。由于处理对象表面存在作为抑制剂的CF膜，所以前体气体(含硅气体)不会化学吸附在表面，不会进行ALD的成膜。相反地，受ALD循环中的氧等离子体所生成的氧自由基的影响，会将CF膜从处理对象表面一点一点地除去。
图3C表示对图3A所示的处理对象执行了5次ALD循环后的状态的一例。在图3C的例子中，通过5次ALD循环，CF膜已被完全除去。
图3D、图3E、图3F分别表示对图3A所示的处理对象执行了6次、8次、10次ALD循环后的状态的一例。如图3C所示，通过执行5次ALD循环，CF膜被除去，露出了CF膜下方的层。该状态的处理对象表面存在可化学吸附前体气体的物质，所以前体气体会化学吸附在表面，与反应气体反应而如图3D所示地开始成膜。之后，如图3E、图3F所示，每执行1次ALD循环膜厚就逐渐增加。图3D、图3E和图3F中，上方起第二层的圆表示含Si前体气体，最上方的圆表示氧原子。
＜X-Y图案的控制＞
在制造半导体装置时，衬底上会形成各种图案。例如，有时会在一个衬底上形成多个具有相同形状的开口部。该情况下，开口部的尺寸的精密控制将影响半导体装置的性能。
图4A是用于说明形成在掩模上的开口部的尺寸控制的图。图4A所示的衬底S是通过自对准双重图案化(Self-aligned double patterning)形成的。因此，在衬底S的表面，分别由不同种类的材料A(core)、材料B(spacer)、材料C(fill)形成的线按照A、B、C、B、A、B、C、B、A的顺序排列。下面将材料A形成的线称作线A，将材料B形成的线称作线B，将材料C形成的线称作线C。此处，考虑使用图4A中虚线所示形状的掩模执行衬底S的蚀刻的情况。图4A中表示了以2个端部分别位于不同的线C上的方式形成的开口部O1、O2、O4、O5、O6、O7，和以2个端部分别位于不同的线A上的方式形成的开口部O3。为了便于说明，将图4A至图4C所示的线的长度方向称作X1方向，将与线交叉的方向称作Y1方向。
在能够形成与图4A所示的形状完全相同的掩模的情况下，之后通过蚀刻而形成的图案的形状也不会有较大的问题。但是，假定如图4B所示，掩模的开口部形成在从期望的位置于Y1方向上发生了错位的位置上。图4B是用于说明形成在掩模上的开口部的一例的图。在该情况下，若使用该掩模执行衬底S的蚀刻，则如图4C所示，形成在衬底S上的开口部的位置可能会进一步在Y1方向上错位，导致无法形成为将线C连接。图4C是表示使用图4B的掩模进行蚀刻的情况下形成的图案的一例的图。在形成了图4B所示的掩模的情况下，为了不产生图4C所示的不良，若能够调整已形成的掩模的开口部的尺寸则非常方便。尤其是，在图4A所示形状的掩模的情况下，与开口部的短边方向的尺寸控制相比，长边方向的尺寸控制对之后的配线的形成会造成影响。将这样的俯视下具有短边和长边的大致矩形的开口部也可称作X-Y图案。
图5A是用于说明X-Y图案的图。图5A是形成在衬底上的X-Y图案的局部俯视图。在图5A所示的衬底上，以并排排列的状态形成有多个俯视下呈大致矩形的开口部。多个开口部具有大致相同的尺寸。X-Y图案不仅可以是俯视下呈大致矩形的形状，也可以是俯视下呈大致椭圆形的形状。X-Y图案指的是俯视下正交的2个方向(X方向、Y方向)上的尺寸存在差别的图案。
图5B是用于说明X-Y图案的尺寸控制例1的图。图5C是用于说明X-Y图案的尺寸控制例2的图。图5B的例子是在维持短边X的开口尺寸的同时，减小长边Y的开口尺寸的控制例(X＜Y收缩：以Y边的减小量大于X边的方式缩小开口部)。在图5B的例子中，在形成了X-Y图案之后，以缩短Y边的方式在衬底上成膜。图5C的例子是在减小短边X的开口尺寸的同时，维持长边Y的开口尺寸的控制例(X＞Y收缩：以X边的减小量大于Y边的方式缩小开口部)。在图5C的例子中，在形成了X-Y图案之后，以缩短X边的方式在衬底上成膜。
为了不产生图4C所示的不良，可考虑对图4B的掩模的开口部执行X＞Y收缩(图5C)，以能够尽可能地减小开口部的Y边的减小量。
<实施方式>
鉴于上述内容，本实施方式的等离子体处理装置通过CVD形成第一膜，该第一膜具有与形成在衬底上的图案的状态相应的膜厚差，并且在形成了第一膜之后，使用能够将第一膜用作抑制剂发挥功能的材料来执行ALD循环形成第二膜。等离子体处理装置例如利用负载效应来通过CVD形成具有膜厚差的第一膜。之后，当执行ALD循环时，第一膜受等离子体的影响被逐渐削去，但会产生与第一膜的膜厚相应的孵化时间。因此，例如在第一膜形成得较厚的位置上第二膜会形成得较薄，而在第一膜形成得较薄的位置上第二膜会形成得较厚。这样，本实施方式的等离子体处理装置能够利用孵化现象和负载效应实现精密的尺寸控制。
＜实施方式的等离子体处理装置的结构的一例＞
图1是表示一实施方式的等离子体处理装置10的结构的一例的图。如图1所示，本实施例的等离子体处理装置10例如包括腔室21，该腔室21由表面经阳极氧化处理的铝等形成，内部形成为大致圆筒形状的处理空间。腔室21被保护性接地。本实施例的等离子体处理装置10例如构成为电容耦合型平行平板等离子体处理装置。在腔室21内，隔着由陶瓷等形成的绝缘板22配置有支承台23。支承台23上设置有例如由铝等形成的作为下部电极发挥作用的衬托器(susceptor，基座)24。
在衬托器24的大致中央上部设置有利用静电力对作为处理对象的一例的半导体晶圆W进行吸附保持的静电吸盘25。静电吸盘25具有利用一对绝缘层夹着由导电膜等形成的电极26的结构。电极26与直流电源27电连接。静电吸盘25上也可以设置有用于加热半导体晶圆W的未图示的加热器。
在衬托器24的上部，以包围静电吸盘25的方式配置有聚焦环25a。利用聚焦环25a能够提高半导体晶圆W边缘附近的等离子体的均匀性。聚焦环25a例如由单晶硅等形成。在支承台23和衬托器24的周围，以包围支承台23和衬托器24的方式设置有内壁部件28。内壁部件28例如由石英等形成为大致圆筒状。
在支承台23的内部，例如沿支承台23的周向形成有冷却介质室29。从设置在外部的未图示的制冷单元经由配管30a和配管30b对冷却介质室29循环供给规定温度的冷却介质。通过使规定温度的冷却介质在冷却介质室29内循环，能够利用与冷却介质之间的热交换将静电吸盘25上的半导体晶圆W控制成规定的温度。另外，将从未图示的气体供给机构供给来的传热气体经由配管31供给到静电吸盘25的上表面与载置在静电吸盘25上的半导体晶圆W的背面之间。传热气体例如是氦气。
在作为下部电极发挥功能的衬托器24的上方，以隔着腔室21内的处理空间与衬托器24相对的方式设置有上部电极40。上部电极40与衬托器24之间的、被腔室21包围的空间是用于生成等离子体的处理空间。上部电极40包括作为电极主体部发挥功能的顶板42和用于支承顶板42的顶板支承部41。
顶板支承部41通过绝缘性部件45支承在腔室21的上部。顶板支承部41由例如表面经阳极氧化处理的铝等导热性较高的导电性材料形成为大致圆板形。顶板支承部41也能够作为冷却板发挥功能，用于冷却被在处理空间内生成的等离子体加热的顶板42。顶板支承部41上形成有导入处理气体的气体导入口46、使从气体导入口46导入的处理气体扩散的扩散室43和作为使扩散到扩散室43内的处理气体流通到下方的流路的多个流通口43a。
顶板42例如由石英等含硅物质形成为大致圆板形。顶板42上形成有在顶板42的厚度方向上贯通顶板42的多个气体导入口42a。各气体导入口42a被配置成与顶板支承部41的任一个流通口43a连通。由此，供给到扩散室43内的处理气体能够经流通口43a和气体导入口42a而喷淋状地扩散而供给到腔室21内。
顶板支承部41的气体导入口46经由配管47与多个阀50a～50c连接。阀50a经质量流量控制器(MFC)49a与气体供给源48a连接。在阀50a被控制成开状态即OPEN状态的情况下，从气体供给源48a供给来的处理气体在流量由MFC49a控制的状态下经由配管47供给到腔室21内。气体供给源48a例如对腔室21内供给前体气体。
阀50b经由MFC49b与气体供给源48b连接。在阀50b被控制成开状态的情况下，从气体供给源48b供给来的气体在流量由MFC49b控制的状态下经由配管47供给到腔室21内。气体供给源48b例如对腔室21内供给吹扫气体。作为吹扫气体能够使用例如氩气、氮气等非活性气体。
阀50c经MFC49c与气体供给源48c连接。在阀50c被控制成开状态的情况下，从气体供给源48c供给来的气体在流量由MFC49c控制的状态下经由配管47供给到腔室21内。气体供给源48c例如对腔室21内供给反应气体。
在对腔室21供给前体气体和反应气体时，也可以出于减少前体气体和反应气体的使用量以及使腔室21内部的气体分布变得均匀等生产效率上的目的而使用添加气体。作为添加气体能够使用例如氩气、氮气等非活性气体。例如，可以对经由阀50a和MFC49a从气体供给源48a供给的前体气体，添加经由阀50b和MFC49b从气体供给源48b供给的非活性气体。此外，例如也可以对经由阀50c和MFC49c从气体供给源48c供给的反应气体，添加经由阀50b和MFC49b从气体供给源48b供给的非活性气体。
各MFC49a～49c进行的各气体的流量调整和各阀50a～50c的开闭是由后述的控制装置60控制的。
上部电极40通过匹配器51与高频电源52电连接。高频电源52例如对上部电极40供给40MHz左右的等离子体激励用高频电力(HF：High Frequency)。从高频电源52供给的高频电力由后述控制装置60控制。
作为下部电极发挥功能的衬托器24经由匹配器33与高频电源34电连接。高频电源34对衬托器24施加偏置用的高频电力(LF：Low Frequency)。高频电源34经由匹配器33对衬托器24供给频率为13.56MHz以下例如2MHz的高频电力。通过对衬托器24供给高频电力，等离子体中的离子等活性物质被吸引到静电吸盘25上的半导体晶圆W上。从高频电源34供给的高频电力由后述控制装置60控制。
在腔室21的侧壁形成有开口78，开口78与配管38连接。配管38分支成两路，一路与阀37a的一端连接，另一路与阀37b的一端连接。阀37a的另一端经由配管38a与压力计36a连接，阀37b的另一端经由配管38b与压力计36b连接。压力计36a和36b例如是电容压力计。
通过将阀37a控制成开状态，配管38与配管38a连通。从而，经由形成在腔室21的侧壁上的开口78，压力计36a暴露于腔室21内的处理空间。由此压力计36a能够测量处理空间内的压力。另一方面，通过将阀37a控制成闭状态CLOSE状态，配管38与配管38a之间被阻断。由此，能够使压力计36a与腔室21内的处理空间隔离。
通过将阀37b控制成开状态，配管38与配管38b连通。从而，经由形成在腔室21的侧壁上的开口78，压力计36b暴露于腔室21内的处理空间。由此压力计36b能够测量处理空间内的压力。另一方面，通过将阀37b控制闭状态，配管38与配管38b之间被阻断。由此，能够使压力计36b与腔室21内的处理空间隔离。阀37a和37b的开闭控制由后述的控制装置60进行。
在腔室21的底部设置有排气口71，排气口71经由排气管72与排气装置73连接。排气装置73包括例如DP(Dry Pump，干泵)、TMP(Turbo Molecular Pump，涡轮分子泵)等真空泵，能够将腔室21内减压至期望的真空度。排气装置73的排气量等由后述的控制装置60控制。例如，在从气体供给源48a对腔室21内供给前体气体的情况下，控制装置60将阀37a控制成开状态并将阀37b控制成闭状态。并且，基于压力计36a测得的腔室21内的压力来控制排气装置73的排气量等，由此将腔室21内的压力控制成规定的压力。另一方面，例如在从气体供给源48c对腔室21内供给反应气体的情况下，控制装置60将阀37a控制成闭状态并将阀37b控制成开状态。并且，基于压力计36b测得的腔室21内的压力来控制排气装置73的排气量等，由此将腔室21内的压力控制成规定的压力。
在腔室21的侧壁设置有用于进行半导体晶圆W的搬入和搬出的开口74。开口74能够由闸阀G开闭。在腔室21的内壁，沿着壁面以可拆装的方式设置有沉积护罩76。在内壁部件28的外周面，还沿着内壁部件28的外周面以可拆装的方式设置有沉积护罩77。沉积护罩76和77防止反应副产物(沉积物)附着在腔室21内壁和内壁部件28上。在沉积护罩76上的与载置在静电吸盘25上的半导体晶圆W大致相同高度的位置，设置有连接到大地的导电性部件(GND块)79。利用GND块79能够防止腔室21内的异常放电。
上述的等离子体处理装置10由控制装置60统一控制其动作。控制装置60包括例如ROM(Read Only Memory，只读存储器)或RAM(Random Access Memory，随机访问存储器)等存储器61，例如CPU(Central Processing Unit，中央处理单元)或DSP(Digital SignalProcessor，数字信号处理器)等处理器62，和用户接口63。用户接口63例如包括供工程管理员等用户为了管理等离子体处理装置10而进行指令的输入操作的键盘，和将等离子体处理装置10的工作状况可视化显示的显示器等。
存储器61存储用于在等离子体处理装置10中实现各种处理的包含处理条件数据等的处理方案和控制程序(软件)。于是，处理器62按照经用户接口63收到的来自用户的指示，从存储器61中调用并执行任意的处理方案，来控制等离子体处理装置10的各部分。由此，能够利用等离子体处理装置10进行成膜等期望的处理。此外，对于包含处理条件数据等的处理方案和控制程序，可以利用存储在计算机可读取的记录介质等中的状态下的，或者也可以利用从其他装置例如经通信线路传输来的。计算机可读取的记录介质例如是硬盘、CD(Compact Disc，光盘)、DVD(Digital Versatile Disc，数字多用途光盘)、软盘、半导体存储器等。
作为一例，此处说明了使用电容耦合型等离子体(CCP：Capacitively CoupledPlasma)为等离子体源的等离子体处理装置10，但本发明的技术不限于此，能够采用使用电感耦合型等离子体(ICP：Inductively Coupled Plasma)、微波等离子体等任意的等离子体源的等离子体处理装置10。
＜一实施方式的等离子体处理方法的流程的一例＞
图6是表示一实施方式的等离子体处理装置10中的等离子体处理方法的粗略流程的一例的流程图。
首先，将处理对象(例如晶圆W)载置到等离子体处理装置10的腔室21内。等离子体处理装置10首先在处理对象的表面上形成掩模层(步骤S61)。接着，等离子体处理装置10通过蚀刻来在掩模层上形成图案(步骤S62)。图案例如包含具有X-Y图案的开口部。此处，步骤S61和S62也可以不在等离子体处理装置10内执行而是在其他装置中执行。例如，可以在其他装置中在晶圆W上形成掩模层和图案后，使晶圆W移动到等离子体处理装置10的腔室21内执行以下处理。
然后，等离子体处理装置10从形成的图案之上，执行使用了可成膜而构成抑制剂的气体的CVD(步骤S63，第一步骤)。通过进行CVD，形成了具有随处理对象上图案的形状而不同的厚度的第一膜(下面也称抑制剂层)。接着，等离子体处理装置10从第一膜之上执行规定次数的ALD循环(步骤S64，第二步骤)。通过进行ALD循环，在处理对象上形成了第二膜。之后，等离子体处理装置10判断是否满足规定条件(步骤S65)。在判断为满足规定条件时(步骤S65，“是”)，等离子体处理装置10结束处理。而在判断为不满足规定条件时(步骤S65，“否”)，等离子体处理装置10返回步骤S63重复进行处理。此即一实施方式的等离子体处理方法的粗略流程。也可以构成为，在步骤S64之后执行其他的处理。在下面的说明中，将步骤S63到步骤S64的1次处理也称作1个流程。
＜第一膜的膜厚＞
等离子体处理装置10通过进行CVD而形成的作为抑制剂层的第一膜的膜厚由多种原因决定。例如，等离子体处理装置10能够利用负载效应将第一膜形成为期望的膜厚。负载效应指的是成膜得到的膜的膜厚等随图案的疏密度而变动的现象。例如，成膜后的开口尺寸会随图案自身的大小例如开口部的开口面积而变动。并且，成膜后的开口尺寸还随该图案周围的图案的形状和配置而变动。
之所以会发生负载效应，其理由之一可认为是，开口部的深宽比决定了气体等成膜材料能够从开口侧进入到开口部内的角度，结果就决定了能够进入到开口部的成膜材料的量。图7是用于说明负载效应的一例的图。如图7所示，在处理对象上的开口部的深宽比较小的情况下，成膜材料的进入角度(Ω)变大。另一方面，在开口部的深宽比较大的情况下，成膜材料的进入角度变小。因此，各开口部的成膜量会随进入角度而变动。结果是，开口中较小的X边上的成膜量小于开口中较大的Y边上的成膜量。
像这样，例如开口部的深宽比越小则第一膜的膜厚越厚。并且，例如开口部的立体角越大则第一膜的膜厚越厚。并且，第一膜的膜厚例如随开口部的宽窄和深度而变动。例如，开口部越宽、越浅则第一膜的膜厚越厚。并且，第一膜的膜厚随形成在处理对象上的图案的疏密、线宽线距比(L/S)等而变动。
实施方式的等离子体处理中形成的第一膜的材料没有特别的限定，只要是能够阻碍第二膜的成膜的材料即可。例如第一膜是疏水性的膜。或者例如第一膜是含氟(F)的膜。或者例如第一膜是由含碳氟化合物的气体形成的膜。或者例如第一膜是由不含氢的气体形成的膜。或者例如第一膜是对处理对象表面进行改性而得到的改性膜。
＜第二膜的膜厚＞
在形成第二膜时，第一膜作为抑制剂层发挥功能，阻碍前体气体的化学吸附。因此，第二膜的膜厚由第一膜的膜厚所控制。
例如，假定由于上述负载效应，第一膜在X边上形成得较薄而在Y边上形成得较厚。该情况下，若从第一膜之上执行ALD循环来形成第二膜，则通过ALD循环而除去Y边上的第一膜所花费的时间，长于通过ALD循环而除去X边上的第一膜所花费的时间。于是，X边上开始形成由ALD循环产生的第二膜的时刻，早于Y边上开始形成由ALD循环产生的第二膜的时刻。结果上，若在X边和Y边均执行相同数量的ALD循环，则形成在X边上的第二膜的膜厚将厚于形成在Y边上的第二膜的膜厚。
例如，令形成在Y边上的第一膜的膜厚为A，形成在X边上的第一膜的膜厚为B(其中A＞B)。而第二步骤(步骤S64)中每1次ALD循环所除去的第一膜的膜厚为x，每1次ALD循环所形成的第二膜的膜厚为y。并且A＝10x，B＝2x。该情况下，若在步骤S64中执行12次ALD循环，则形成在Y边上的第二膜的膜厚为2y，形成在X边上的第二膜的膜厚为10y。其中，1次ALD循环所除去的第一步骤(步骤S63)中形成的第一膜的量(膜厚)不同于1次ALD循环所形成的第二膜的膜厚(x≠y)。因此，能够考虑第二步骤中的第一膜的除去量和第二膜的形成量，来调整第一步骤和第二步骤的处理条件例如处理时间和循环次数。
从而，若能够利用负载效应形成形状与图5B的衬底上形成的膜相同的抑制剂层，就能够通过之后的ALD循环实现X＞Y收缩。而若能够形成形状与图5C的衬底上形成的膜相同的抑制剂层，就能够通过之后的ALD循环实现X＜Y收缩。
图8A和图8B是用于说明通过一实施方式的等离子体处理方法得到的X＞Y收缩效应的图。图8A概略地表示反复执行3次图6所示的步骤S63和S64而在X边上形成了第二膜的状态。图8B概略地表示反复执行3次图6所示的步骤S63和S64而在Y边上形成了第二膜的状态。任一情况下都是在步骤S63中执行1次CVD来形成CF膜后，在步骤S64中反复执行规定次数的ALD循环，将该步骤S63和步骤S64的流程反复执行3次。
如图8A所示，在X边上，由于隔着X边相对的侧壁上形成的第二膜，X边的长度平均减少了8.12纳米[nm]。即，侧壁上形成了平均8.12纳米的第二膜。而在Y边上，由于隔着Y边相对的侧壁上形成的第二膜，Y边的长度平均减少了6.37纳米。即，侧壁上形成了平均6.37纳米的第二膜。根据图8A和图8B可知，通过反复执行步骤S63和S64，能够在相比Y边的开口尺寸更大地减小X边的开口尺寸的同时，减小两者的开口尺寸。即，可知能够实现X＞Y收缩。并且，通过进一步增加步骤S63和S64的执行次数，能够增大X＞Y收缩效应。
＜衬底的其他材料例＞
本实施方式的等离子体处理方法能够应用于由各种材料形成的处理对象。
图9是表示能够应用本实施方式的等离子体处理方法的处理对象的材料的组合例的图。此处假定这样的状况，即，对于在衬底上依次形成有被蚀刻层和掩模的处理对象，为了进行掩模的尺寸控制而应用本实施方式的等离子体处理方法来形成第二膜。其中，在被蚀刻层与衬底也可以形成有阻挡层。
该情况下，例如能够在硅衬底上形成氮化硅(SiN)、硅(Si)或硅锗(SiGe)被蚀刻层，并形成二氧化硅(SiO2)掩模。该情况下，能够使用二氧化硅(SiO2)作为第二膜。
能够使用SiO2作为被蚀刻层，使用SiN作为掩模并使用SiN作为第二膜。此外，也能够使用SiO2作为被蚀刻层，使用氮化钛(TiN)、碳化钨(WC)或二氧化锆(ZrO2)作为掩模。该情况下，能够使用TiN或WC作为第二膜。
在任一材料组合的情况下，均能够使用CCP等装置实现处理。
并且，上述实施方式的等离子体处理方法并不仅能够应用于在衬底上依次形成有被蚀刻层和掩模的处理对象，还能够应用于其他结构的处理对象。例如，能够应用于在硅衬底上依次形成有被蚀刻层、有机层、含硅防反射层等，并且在防反射层上形成有光致抗蚀剂等掩模层的处理对象。该情况下，例如在衬底上还可以存在通过多重图案化而形成的层。并且，可以使用上述实施方式的等离子体处理方法调整掩模的图案尺寸，以使得形成在掩模上的图案与通过多重图案化形成的层上的各线对齐。上述实施方式的等离子体处理方法能够用于通过调整掩模的图案尺寸，来精密地调整形成导孔或接触孔的位置。
＜实施方式的效果＞
上述实施方式的等离子体处理方法包括第一步骤和第二步骤。在第一步骤中，等离子体处理装置在处理对象所具有的开口部的侧壁上，形成厚度因相对的成对侧壁彼此的间隔而不同的第一膜。在第一步骤后的第二步骤中，等离子体处理装置实施1次以上的成膜循环，形成厚度因所述相对的成对侧壁彼此的间隔而不同的第二膜。因此，等离子体处理装置能够在处理对象上形成具有与图案的状态相应的膜厚差的第二膜。因此，实施方式的等离子体处理装置即使在通过1次步骤难以形成具有期望的膜厚差的第二膜的情况下，也能够利用负载效应和孵化现象来形成具有期望的膜厚差的第二膜。因此，实施方式的等离子体处理装置能够实现形成在衬底上的图案的精密的尺寸控制。
在实施方式的等离子体处理方法中，等离子体处理装置在第一步骤中，在形成于处理对象上的以比第一成对侧壁窄的间隔相对的第二成对侧壁上，形成厚度比形成在第一成对侧壁上的第一膜薄的第一膜。并且，在等离子体处理装置在第二步骤中，在第二成对侧壁上形成厚度比形成在第一成对侧壁上的第二膜厚的第二膜。因此，实施方式的等离子体处理装置能够按隔着不同间隔相对的成对侧壁来调整膜厚进行尺寸控制，能够提高图案精度。
在实施方式的等离子体处理方法中，等离子体处理装置在第一步骤中形成第一膜，该第一膜包含作为成膜循环中阻碍第二膜形成的阻碍因素的成分。因此，实施方式的等离子体处理装置能够利用第一膜的膜厚来精密地控制之后形成的第二膜的膜厚。
在实施方式的等离子体处理方法中，等离子体处理装置在第一步骤中形成疏水性的第一膜。并且，等离子体处理装置在第一步骤中形成含氟(F)的第一膜。并且，等离子体处理装置在第一步骤中利用不含氢而含碳氟化合物(CF)的气体形成第一膜。像这样，实施方式的等离子体处理装置能够选择可产生第二膜的孵化现象的材料来形成第一膜，能够精密地控制图案的尺寸。
在实施方式的等离子体处理方法中，等离子体处理装置在第二步骤中除去第一膜，之后形成第二膜。因此，实施方式的等离子体处理装置能够利用第一膜的膜厚来精密地控制第二膜的膜厚。
在实施方式的等离子体处理方法中，等离子体处理装置将包括第一步骤和第二步骤的流程反复执行1次以上。因此，实施方式的等离子体处理装置能够通过调整流程的重复次数，来精密地控制所形成的第二膜的膜厚。
实施方式的等离子体处理方法在第二步骤之后包括以第二膜为掩模进行蚀刻的第三步骤。因此，实施方式的等离子体处理装置能够在精密地控制作为掩模的第二膜的尺寸的基础上执行蚀刻，能够精密地控制通过蚀刻而形成的图案的尺寸。
实施方式的等离子体处理方法的处理对象的成对侧壁至少一部分为曲面。因此，实施方式的等离子体处理装置不仅能够精密地控制形成为直线的图案的尺寸，还能够精密地控制形成为曲线的图案的尺寸。
在实施方式的等离子体处理方法在第二步骤中，实施1次以上的原子层沉积循环来形成第二膜。因此，实施方式的等离子体处理装置能够利用原子层沉积的自动调节来容易地控制第二膜的膜厚。
在实施方式的等离子体处理方法的第一步骤中，等离子体处理装置利用化学气相沉积或等离子体化学气相沉积来形成第一膜。因此，实施方式的等离子体处理装置能够高效地执行处理。
在实施方式的等离子体处理方法的第一步骤中，等离子体处理装置形成具有厚度差的第一膜，其中该厚度差与形成在处理对象上的开口部的深宽比、立体角、开口部的宽窄和深度、开口部的面积、图案的疏密、线宽线距比之中的至少一者对应。因此，实施方式的等离子体处理装置能够利用由各种因素产生的负载效应，来精密地控制图案的尺寸。
实施方式的等离子体处理方法包括在处理对象上形成第一膜的步骤，和对处理对象执行成膜循环的步骤。成膜循环是使用前体气体和反应气体执行的，该前体气体能够化学吸附在处理对象表面但不能化学吸附在第一膜的表面，反应气体能够在等离子体化后生成用于除去第一膜的自由基。因此，实施方式的等离子体处理方法能够利用第一膜来控制成膜循环中形成的膜的膜厚。因此，实施方式的等离子体处理方法能够精密地控制图案的尺寸。
实施方式的等离子体处理方法执行成膜循环，该成膜循环包括利用相同气体同时执行下述处理的步骤，其中，该处理是在处理对象上除去第一规定量的第一膜的处理和在处理对象上沉积与第一规定量不同的第二规定量的第二膜的处理。因此，实施方式的等离子体处理方法能够在一个步骤中实现膜的除去和膜的形成这两个不同的处理。因此，实施方式的等离子体处理方法能够高效地控制图案的尺寸。
＜变形例1＞
在上述实施方式中，利用第一膜的膜厚来控制成膜循环例如ALD循环的孵化时间。但也可以取而代之，例如使第一膜的膜厚一定(固定)，通过ALD循环对第一膜实施改性处理来改变第二膜的膜厚。
例如，在图6的步骤S63中，代替形成具有随处理对象上的图案的形状而不同的厚度的第一膜，在处理对象上形成具有均匀厚度的第一膜。此时，成膜方法能够使用热CVD(thermal chemical vapor deposition)和供给2种有机气体并通过温度控制使它们发生聚合反应来成膜的方法等。
接着，在图6的步骤S64中，执行利用了负载效应的改性处理。例如，在ALD循环的化学吸附步骤(参照图2A)中，对腔室21供给含硅气体作为前体气体。然后在反应步骤(参照图2C)中，对腔室21供给碳氟化合物(CxFy例如C4F6)和含O气体作为反应气体。在化学吸附步骤和反应步骤各自之后也可以执行对腔室21内进行吹扫的吹扫步骤。
在该情况下，在形成有第一膜的部位，在化学吸附步骤中含硅气体不会化学吸附于其上，在反应步骤中第一膜被含O等离子体除去。并且，在反应步骤中，反应气体中所含的碳氟化合物会沉积在第一膜上。而在第一膜(和沉积在第一膜上的碳氟化合物的膜)已被含O等离子体除去的部位，在化学吸附步骤中含硅气体会化学吸附于其上，在反应步骤中，氧自由基与含硅分子发生反应而生成SiO2膜。
在反应步骤中，在处理对象上的图案中的图案较密的部分，CxFy不容易进入，而在图案较疏的部分，CxFy则容易进入。从而，在图案越密的部分(X边)，CxFy的成膜量越少，而在图案越疏的部分(Y边)，CxFy的成膜量越多。并且，在图案较密的部分，含O等离子体不容易进入，而在图案较疏的部分，含O等离子体则容易进入。从而，在图案越密的部分(X边)，含O气体生成的含O等离子体对第一膜的除去量越少，而在图案越疏的部分(Y边)，第一膜的除去量越多。通过调整反应气体中所含的碳氟化合物与含O气体的比例，使X边上的第一膜的除去速度快于Y边上的第一膜的除去速度，能够获得X＞Y收缩效应(图5C)。因此，利用变形例的等离子体处理方法也能够实现X＞Y收缩效应(参照图5C)。
＜变形例2＞
在上述实施方式中，ALD循环的处理条件是使处理对象的表面上的自动调节的吸附、反应结束，因此设置了足够的处理时间。但不限于此，AL循环的处理条件也可以设定成使得处理对象的表面上的自动调节的吸附、反应未结束。例如，在第二步骤中也可以使用不饱和ALD(下文也称亚保形(sub-conformal))。亚保形ALD例如能够以下述2种方式实现。
(1)使前驱体吸附在处理对象的整个表面。并控制成，使得之后导入的反应气体不会遍布处理对象的整个表面。
(2)使前驱体仅吸附在处理对象的表面的一部分。之后导入的反应气体仅在吸附有前驱体的表面部分进行成膜。
通过使用亚保形ALD，能够以第二膜的膜厚从顶部到底部逐渐减小的方式形成第二膜。
图10A是用于说明变形例2的等离子体处理方法的第一步骤的图。图10B是用于说明变形例2的等离子体处理方法的第二步骤的图。图10A所示的X-Y图案与图5B所示的X-Y图案相同，但短边X的成膜量被设定为比图5B的例子少。
变形例2的第一步骤使用CVD进行在维持短边X的开口尺寸的同时，减小长边Y的开口尺寸的控制(X＜Y收缩)。之后，在第二步骤中，使用亚保形ALD进行在减小短边X的开口尺寸的同时，维持长边Y的开口尺寸的控制。此时，在短边X上，通过不饱和ALD，以膜厚从顶部到底部逐渐变薄的方式形成第二膜。并且在短边X的底部没有形成第二膜。像这样，通过利用亚保形ALD，能够抑制处理对象的底部的成膜量。并且，在利用了亚保形ALD的情况下，第一膜的膜厚越厚则形成在同一部分的第二膜的膜厚越薄这一关系也能够得到维持。因此，采用该等离子体处理方法能够实现X-Y图案的尺寸控制。
如变形例2这样，本实施方式的等离子体处理方法可以是，在第二步骤中，在处理对象的表面上的自动调节的吸附或反应未结束这一处理条件下实施1次以上的亚保形ALD循环来形成第二膜。因此，等离子体处理方法不仅能够控制X-Y图案，还能够抑制图案底部的成膜量，能够容易地执行后续处理例如蚀刻。
说明书公开的实施方式在所有方面都只是例示而不应当认为是限制性的。上述实施方式可以在不脱离本发明技术方案的范围及其思想的基础上，以各种方式省略、置换和变更。

Claims (14)

1.一种等离子体处理方法，其特征在于，包括：
在处理对象所具有的开口部的侧壁上，利用等离子体形成厚度因相对的成对侧壁彼此的间隔而不同的第一膜的第一步骤；
在所述第一步骤后实施1次以上的成膜循环，形成厚度因所述相对的成对侧壁彼此的间隔而不同的第二膜的第二步骤；和
在所述第二步骤后以所述第二膜作为掩模进行蚀刻的第三步骤。
2.如权利要求1所述的等离子体处理方法，其特征在于：
在所述第一步骤中，在形成于所述处理对象上的以比第一成对侧壁窄的间隔相对的第二成对侧壁上，形成厚度比形成在所述第一成对侧壁上的第一膜薄的第一膜，
在所述第二步骤中，在所述第二成对侧壁上形成厚度比形成在所述第一成对侧壁上的第二膜厚的第二膜。
3.如权利要求1或2所述的等离子体处理方法，其特征在于：
在所述第一步骤中形成所述第一膜，所述第一膜包含作为在所述成膜循环中阻碍第二膜形成的阻碍因素的成分。
4.如权利要求3所述的等离子体处理方法，其特征在于：
在所述第一步骤中形成疏水性的所述第一膜。
5.如权利要求4所述的等离子体处理方法，其特征在于：
在所述第一步骤中形成含氟的所述第一膜。
6.如权利要求5所述的等离子体处理方法，其特征在于：
在所述第一步骤中利用不含氢而含碳氟化合物的气体形成所述第一膜。
7.如权利要求1或2所述的等离子体处理方法，其特征在于：
在所述第二步骤中在除去所述第一膜后形成所述第二膜。
8.如权利要求1或2所述的等离子体处理方法，其特征在于：
反复执行1次以上包括所述第一步骤和所述第二步骤的流程。
9.如权利要求1或2所述的等离子体处理方法，其特征在于：
所述成对侧壁至少一部分为曲面。
10.如权利要求1或2所述的等离子体处理方法，其特征在于：
在所述第二步骤中，实施1次以上的原子层沉积循环来形成所述第二膜。
11.如权利要求1或2所述的等离子体处理方法，其特征在于：
在所述第二步骤中，在处理对象的表面上的自动调节的吸附或反应未结束的处理条件下实施1次以上的亚保形ALD循环来形成所述第二膜。
12.如权利要求1或2所述的等离子体处理方法，其特征在于：
在所述第一步骤中，利用化学气相沉积来形成所述第一膜。
13.如权利要求1或2所述的等离子体处理方法，其特征在于：
所述第一步骤形成具有厚度差的所述第一膜，该厚度差与形成在所述处理对象上的开口部的深宽比、立体角、开口部的宽窄和深度、开口部的面积、图案的疏密、线宽线距比之中的至少一者对应。
14.一种等离子体处理装置，其特征在于，包括：
存储部，其存储用于执行权利要求1至13中任一项所述的等离子体处理方法的程序，
控制部，其进行控制以执行该程序。
CN201910665735.9A 2018-07-26 2019-07-23 等离子体处理方法和等离子体处理装置 Active CN110777361B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310861258.XA CN116837349A (zh) 2018-07-26 2019-07-23 等离子体处理装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018140334 2018-07-26
JP2018-140334 2018-07-26
JP2019104041A JP7345283B2 (ja) 2018-07-26 2019-06-03 プラズマ処理方法およびプラズマ処理装置
JP2019-104041 2019-06-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310861258.XA Division CN116837349A (zh) 2018-07-26 2019-07-23 等离子体处理装置

Publications (2)

Publication Number Publication Date
CN110777361A CN110777361A (zh) 2020-02-11
CN110777361B true CN110777361B (zh) 2023-08-01

Family

ID=69177647

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910665735.9A Active CN110777361B (zh) 2018-07-26 2019-07-23 等离子体处理方法和等离子体处理装置
CN202310861258.XA Pending CN116837349A (zh) 2018-07-26 2019-07-23 等离子体处理装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310861258.XA Pending CN116837349A (zh) 2018-07-26 2019-07-23 等离子体处理装置

Country Status (3)

Country Link
US (2) US11459655B2 (zh)
KR (1) KR20200012770A (zh)
CN (2) CN110777361B (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881668B2 (en) * 2003-09-05 2005-04-19 Mosel Vitel, Inc. Control of air gap position in a dielectric layer
US20050136684A1 (en) * 2003-12-23 2005-06-23 Applied Materials, Inc. Gap-fill techniques
US7432172B2 (en) * 2005-01-21 2008-10-07 Tokyo Electron Limited Plasma etching method
KR101396124B1 (ko) * 2007-12-21 2014-05-19 삼성전자주식회사 트렌치 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
US20140138790A1 (en) * 2012-11-21 2014-05-22 Spansion Llc Inter-Layer Insulator for Electronic Devices and Apparatus for Forming Same
JP6029522B2 (ja) * 2013-04-16 2016-11-24 東京エレクトロン株式会社 パターンを形成する方法
JP6938491B2 (ja) 2015-11-13 2021-09-22 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ， Ｉｎｃ． 半導体デバイスの処理方法並びに半導体デバイスの処理システムおよび装置
US9859128B2 (en) 2015-11-20 2018-01-02 Applied Materials, Inc. Self-aligned shielding of silicon oxide

Also Published As

Publication number Publication date
CN110777361A (zh) 2020-02-11
US20200032395A1 (en) 2020-01-30
US20220411928A1 (en) 2022-12-29
KR20200012770A (ko) 2020-02-05
CN116837349A (zh) 2023-10-03
US11459655B2 (en) 2022-10-04

Similar Documents

Publication Publication Date Title
WO2014168096A1 (ja) 回転型セミバッチａｌｄ装置およびプロセス
US11658036B2 (en) Apparatus for processing substrate
US9911607B2 (en) Method of processing target object
JP5682290B2 (ja) 炭素含有薄膜のスリミング方法及び酸化装置
JP6656082B2 (ja) 酸化膜除去方法および除去装置、ならびにコンタクト形成方法およびコンタクト形成システム
TWI790265B (zh) 改良之金屬接觸定位結構
US10043639B2 (en) Substrate processing apparatus and substrate processing method
KR20150035593A (ko) 패턴 형성 방법 및 기판 처리 시스템
US10668512B2 (en) Particle removal method and substrate processing method
JP6388552B2 (ja) 基板処理装置及び基板処理方法
JP6735549B2 (ja) 基板処理装置、基板処理方法及びリング状部材
TW201907477A (zh) 蝕刻方法及蝕刻裝置
US20220157616A1 (en) Substrate processing method and substrate processing system
KR102364193B1 (ko) 처리 방법 및 처리 장치
JP7345283B2 (ja) プラズマ処理方法およびプラズマ処理装置
CN110777361B (zh) 等离子体处理方法和等离子体处理装置
JP2020096155A (ja) 基板処理方法
WO2023276795A1 (ja) 成膜方法及び成膜装置
JP6983103B2 (ja) 処理装置及び埋め込み方法
KR20220107945A (ko) 성막 방법 및 성막 장치
KR20230166329A (ko) 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant