CN110767722B - 一种显示基板及其制作方法、显示面板及显示装置 - Google Patents

一种显示基板及其制作方法、显示面板及显示装置 Download PDF

Info

Publication number
CN110767722B
CN110767722B CN201910856976.1A CN201910856976A CN110767722B CN 110767722 B CN110767722 B CN 110767722B CN 201910856976 A CN201910856976 A CN 201910856976A CN 110767722 B CN110767722 B CN 110767722B
Authority
CN
China
Prior art keywords
substrate
pin
sub
pixel
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910856976.1A
Other languages
English (en)
Other versions
CN110767722A (zh
Inventor
宋振
王国英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910856976.1A priority Critical patent/CN110767722B/zh
Publication of CN110767722A publication Critical patent/CN110767722A/zh
Application granted granted Critical
Publication of CN110767722B publication Critical patent/CN110767722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种显示基板及其制作方法、显示面板及显示装置,显示基板包括:基底;设置于所述基底上呈阵列分布的多个子像素,每一所述子像素包括发光单元和像素驱动电路,所述发光单元设置于所述子像素的发光区,所述像素驱动电路设置于所述子像素的有源区;设置于基底上的光敏检测单元,所述光敏检测单元在基底上的正投影与至少两个相邻所述子像素的有源区在基底上的正投影至少部分重叠,且光敏检测单元在基底上的正投影与发光区在基底上的正投影部分重叠。根据本发明实施例的显示基板,通过将光敏检测单元至少部分覆盖在至少两个相邻子像素的有源区,使光敏检测单元占用的像素面积最小化,从而增大像素的开口率,提高补偿精度,降低噪声干扰。

Description

一种显示基板及其制作方法、显示面板及显示装置
技术领域
本发明涉及显示技术领域,具体涉及一种显示基板及其制作方法、显示面板及显示装置。
背景技术
有机发光二极管(OLED)显示器是显示技术中的研究重点。相比于液晶显示(LCD)设备,OLED显示设备具有许多优点,例如低功耗、低制造成本、自发光、更宽的视角以及更快速的响应。因此,OLED显示器在移动电话、个人数字助理(PDA)、数码相机、电视、平板电脑、以及便携式计算机中得到了广泛应用。
当前,对显示面板的光学补偿方案是在出厂时,对显示面板整体进行一次光学补偿;而目前研发的光学补偿背板则是在背板中添加光敏器件和控制单元,与电学补偿类似,可以监控EL效率变化,从而对显示不一致进行补偿。但是目前的光敏器件和控制单元占用像素的大量面积,致使像素开口率降低。
发明内容
有鉴于此,本发明提供一种显示基板及其制作方法、显示面板及显示装置,以提高像素的开口率。
为解决上述技术问题,本发明采用以下技术方案:
本发明提供了一种显示基板,包括:
基底;
设置于所述基底上呈阵列分布的多个子像素,每一所述子像素包括发光区和有源区,所述发光区用于设置发光单元,所述有源区用于设置用于驱动所述发光单元发光的像素驱动电路;
设置于所述基底上的光敏检测单元,所述光敏检测单元在所述基底上的正投影与至少两个相邻所述子像素的有源区在所述基底上的正投影至少部分重叠,且所述光敏检测单元在所述基底上的正投影与所述发光区部分重叠。
进一步地,所述光敏检测单元包括PIN型光电二极管、检测开关晶体管以及检测电容,所述PIN型光电二极管包括PIN底电极、PIN顶电极以及两者之间的PIN本体,所述PIN本体包括P型掺杂半导体层、N型掺杂半导体层以及两者之间的本征半导体层,所述检测电容包括第一极板和第二极板,所述检测开关晶体管的栅极与第一扫描信号线连接,所述检测开关晶体管的第一极与检测线连接,所述检测开关晶体管的第二极与所述PIN底电极以及所述检测电容的第一极板连接,所述PIN顶电极与参考电压线以及所述检测电容的第二极板连接。
进一步地,所述像素驱动电路包括存储电容,所述第一扫描信号线和所述参考电压线在所述基底上的正投影与所述存储电容在所述基底上的正投影部分重叠。
进一步地,所述PIN型光电二极管在所述基底上的正投影与至少两个相邻所述子像素的有源区在所述基底上的正投影完全重叠。
进一步地,所述有源区还用于设置第一电源线、所述检测开关晶体管以及所述检测电容中的至少之一。
进一步地,所述显示基板还包括:
设于所述发光区的色阻图形。
进一步地,所述显示基板具体包括:
基底;
设置于所述基底上的晶体管的有源层,所述晶体管包括所述像素驱动电路的晶体管和所述光敏检测单元的检测开关晶体管;
设置于所述有源层上的晶体管的栅绝缘层和栅极,以及,与所述栅极同层的参考电压线;
设置于所述栅极上的层间绝缘层;
设置于所述层间绝缘层上的所述检测开关晶体管的第一极图形和第二极图形;
依次设置于所述检测开关晶体管的第一极图形和第二极图形上的第一有机绝缘介质层和第一平坦化层;
依次设置于所述第一平坦化层上的PIN底电极、N型掺杂半导体层、本征半导体层、P型掺杂半导体层,所述PIN底电极通过贯穿所述第一平坦化层以及所述第一有机绝缘介质层的第一过孔与所述检测开关晶体管的第二极连接;
设置于所述P型掺杂半导体层上的第二有机绝缘介质层以及PIN顶电极,所述PIN顶电极通过贯穿所述第二有机绝缘介质层、所述第一平坦化层、所述第一有机绝缘介质层以及所述层间绝缘层的第二过孔与所述参考电压线连接;
依次设置于所述PIN顶电极上的第二平坦化层以及发光单元。
本发明还提供了一种如上所述的显示基板的制作方法,包括:
提供一基底;
在所述基底上形成呈阵列分布的多个子像素,每一所述子像素包括发光区和有源区,在所述发光区设置发光单元,在所述有源区设置用于驱动所述发光单元发光的像素驱动电路;
在形成有所述呈阵列分布的多个子像素的基底上形成光敏检测单元,使所述光敏检测单元在所述基底上的正投影与至少两个相邻所述子像素的有源区在所述基底上的正投影至少部分重叠,且所述光敏检测单元在所述基底上的正投影与发光区部分重叠。
本发明实施例还提供了一种显示面板,包括如上所述的显示基板。
本发明实施例还提供了一种显示装置,包括如上所述的显示面板。
本发明上述技术方案的有益效果如下:
根据本发明实施例的显示基板,通过将光敏检测单元至少部分覆盖在至少两个相邻子像素的有源区,使光敏检测单元占用的像素面积最小化,从而使像素的开口率增大,同时有助于提高补偿精度,降低噪声干扰。
附图说明
图1为现有技术中光学补偿背板的结构示意图;
图2为现有技术中PIN(光敏二极管)器件的层叠结构示意图;
图3为现有技术中PIN器件的连接电路示意图;
图4为现有技术中PIN器件与子像素的排布关系示意图;
图5为现有技术中单个子像素的结构示意图;
图6为本发明实施例中PIN器件与子像素的排布关系的示意图;
图7a-图7g为本发明实施例提供的制作方法中对应于每个步骤得到的显示基板的俯视示意图;
图8为图7g中沿A-A’的局部剖面结构示意图;
图9为本发明实施例中第一连接孔处的剖面示意图;
图10为本发明实施例中第二连接孔处的剖面示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例的附图,对本发明实施例的技术方案进行清楚、完整地描述。显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于所描述的本发明的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本发明保护的范围。
一般OLED(有机发光二极管)采用像素电路来控制其发光,在基于晶体管的像素驱动电路中,驱动晶体管为OLED提供驱动电流以使每个子像素发光。但是,在使用过程中,由于晶化工艺的局限性,不同位置的晶体管常常在诸如阈值电压、迁移率等电学参数上具有非均匀性,这种非均匀性会转化为OLED显示面板的电流差异和亮度差异,也即OLED的发光亮度会产生变化,为了改善OLED发光亮度的变化对显示效果产生的不利影响,通常会对OLED进行补偿。其中,对显示面板的一种光学补偿方案是在背板中添加光敏器件和控制单元,用于监控发光亮度的变化,从而对其进行补偿。
如图1所示,图中的显示面板包括上下设置的背板101和盖板102,在背板101和盖板102之间设置有发光器件103,发光器件103发出的光经由其下方设置的出光区104而射出。由于在使用过程中发光器件103的发光亮度会产生变化,故需要对其进行补偿,因而,在背板101和盖板102之间的发光器件103的出射光方向上还设置有光敏器件105,光敏器件105由驱动控制单元106进行连接,由此实现对发光器件103的发光亮度进行实时的监控,继而对其发光亮度进行补偿,其中,光敏器件105通常采用PIN器件,即PIN型光电二极管,而驱动控制单元106则一般采用TFT器件,即Thin Film Transistor(薄膜晶体管)。在该显示面板构造中,发光器件103的发光面一侧由于同时设置了出光区104、光敏器件105以及驱动控制单元106,因此,只有经过出光区104的光才能从背板101侧出射,而照射到光敏器件105以及驱动控制单元106上的光则被阻挡,然而,单个子像素的面积固定,由此出光区104的面积占子像素总面积的比例将缩减,也即子像素的开口率变小,从而影响了显示面板的显示效果。
如图2所示,图中为典型PIN型光电二极管的层叠结构,其主要包括P型掺杂半导体层202、N型掺杂半导体层204以及两者之间的本征半导体层203,在P型掺杂半导体层202上还设置有PIN顶电极201,PIN顶电极201用于连接固定负电位(-5~0V), PIN顶电极201采用透明电极(如ITO,即铟锡氧化物半导体透明导电膜),以确保入射光能够被感测到,在N型掺杂半导体层204下方还设置有PIN底电极205,PIN底电极205为金属电极,PIN底电极205用于连接TFT器件的输入端。
如图3所示,图3为采用PIN型光电二极管进行发光亮度监控的部分具体电路结构的示意图,其中,PIN型光电二极管的PIN顶电极201接固定负电位V0(-5V),PIN型光电二极管的PIN底电极205则接检测开关晶体管T4(TFT器件)的第一极,PIN型光电二极管的PIN顶电极201和PIN底电极205之间还连接有检测电容C0,检测开关晶体管T4的第二极与检测信号端SL连接,检测开关晶体管T4的栅极则与第二扫描信号端G2连接,由此,当PIN型光电二极管受到入射光的照射时,将会在检测电容C0上积累光电流,在发光器件103发光结束后,通过第二扫描信号端G2控制检测开关晶体管T4打开,从而将检测电容C0上的电压信号通过检测信号端SL输送到外围电路中计算补偿电压,继而进行补偿。
如图4所示,图4为显示面板中PIN器件与子像素的排布关系示意图,其中显示面板上包括呈行列排布的多个子像素,示例性地,一行上依次为红色子像素、绿色子像素以及蓝色子像素,从图中可以看出,每个子像素上均设有一个PIN器件,并且,每个子像素还需要设置像素驱动电路以驱动对应子像素工作,因此,PIN器件以及像素驱动电路等结构占据了单个子像素的较大面积,由此单个子像素的开口率较低,约为30~40%。
如图5所示,图5为现有的单个子像素的结构示意图。图中子像素包括存储电容501、数据开关晶体管502、驱动晶体管503、第一电源线504、检测信号线505、预设信号线506、数据信号线507、第二扫描信号线508、第三扫描信号线509、第一扫描信号线510、PIN型光电二极管511、PIN顶电极512、连接孔、色阻图形513。
其中,存储电容501的第一极与驱动晶体管503的第一极连接、存储电容501的第二极与驱动晶体管的栅极连接,驱动晶体管503的第二极与第一电源线504连接,驱动晶体管503的栅极还与数据开关晶体管502的第一极连接,数据开关晶体管502的第二极与数据信号线507连接,数据开关晶体管502的栅极与第一扫描信号线510连接,数据开关晶体管502的第一极还与存储电容501的第二极连接。其中,数据开关晶体管502和驱动晶体管503可以为N型晶体管或P型晶体管。
由图5可知,由存储电容501、驱动晶体管503、数据开关晶体管502等构成的像素驱动电路主要设置在第二扫描信号线508和第三扫描信号线509的一侧,而第二扫描信号线508和第三扫描信号线509的另一侧则设置了色阻图形513,用于透光,其中,在色阻图形513的部分面积上还设置了PIN型光电二极管511,PIN型光电二极管511通过PIN顶电极512穿过连接孔后与预设信号线506连接。由此可以发现,在该子像素结构中,PIN型光电二极管511、由存储电容501、驱动晶体管503、数据开关晶体管502等构成的像素驱动电路、第二扫描信号线508、第三扫描信号线509以及第一扫描信号线510等占用了子像素的较大面积,而只剩下较少面积用于透光,因此该子像素的开口率低、发光亮度受限、功耗高,而且,为了维持子像素的开口率水平,PIN型光电二极管511的面积在设计制作过程中也受到了限制,而PIN型光电二极管511的面积受限将导致其对发光亮度的检测精度下降,而且还容易受到噪声干扰(如相邻子像素的发光影响),继而导致补偿精度降低。
由此,本发明实施例提供一种显示基板,用以提高像素开口率。
如图6所示,本发明实施例提供的显示基板可以包括:
基底;
设置于基底上的呈阵列分布的多个子像素601;各子像素601可以包括:
发光区6011,用于设置发光单元;
有源区6012,用于设置用于驱动发光单元发光的像素驱动电路;
设置于基底上的光敏检测单元,光敏检测单元在基底上的正投影与至少两个相邻子像素601的有源区6012在基底上的正投影至少部分重叠,且光敏检测单元在基底上的正投影与发光区6011部分重叠。
由于OLED根据光出射方向的不同,可以分为底发射结构和顶发射结构,本发明实施例中以底发射结构为例进行说明。
具体来说,在本发明实施例中,每个子像素601包括发光区6011和有源区6012,当然,发光区6011和有源区6012可以存在部分重叠,也即发光区6011可以部分延伸至有源区6012的上方,发光区6011设置的发光单元工作时发出的光大部分从子像素的开口处出射,也有部分照射到有源区6012处被阻挡;而光敏检测单元则设置在发光区6011的发光单元与有源区6012的像素驱动电路之间,并且,光敏检测单元在基底上的正投影与至少两个相邻子像素601的有源区6012在基底上的正投影至少部分重叠,且光敏检测单元在基底上的正投影与发光区6011部分重叠。也就是说,一个光敏检测单元覆盖至少两个相邻子像素601的部分有源区6012,并且该光敏检测单元还同时用于检测该至少两个相邻子像素601的发光亮度,继而实现对该至少两个相邻子像素601的补偿。通过将子像素601的像素驱动电路设置在有源区6012中,并且光敏检测单元覆盖至少两个相邻子像素601的部分有源区6012,可以减小光敏检测单元和子像素601的像素驱动电路等结构占用的像素面积,提高了单个子像素601的开口率。
示例性地,光敏检测单元在基底上的正投影可以与八个相邻子像素601的有源区6012在基底上的正投影至少部分重叠,也可以与诸如两个、四个、十六个或更多相邻子像素601的有源区6012在基底上的正投影部分重叠,此时光敏检测单元在基底上的正投影与对应数量的子像素601的发光区6011部分重叠,由此,光敏检测单元可以同时检测两个或四个或八个或十六个甚至更多相邻子像素601的发光亮度。当然,可以知道,当一个光敏检测单元对应检测一个子像素601的发光亮度时,只需要检测一次即可,而当一个光敏检测单元对应于多个子像素601时,便需要检测多次,检测的次数与子像素601的数量对应,然后通过算法计算出每个子像素601的补偿值,这一过程类似于多项式的求解。通过巧妙地将子像素601的有源区6012设置在相邻两行子像素601之间,方便将光敏检测单元布设在有源区6012上方,以减少有源区6012占用的面积,从而增大开口率。
较优的,光敏检测单元在基底上的正投影与至少两个相邻子像素601的有源区6012在基底上的正投影完全重叠,也就是说,子像素601的有源区6012将被光敏检测单元完全覆盖,从而进一步减小了光敏检测单元和子像素601的像素驱动电路等结构占用的面积,并进一步提高单个子像素601的开口率,提升发光亮度,降低子像素的功耗。
如图6所示,在本发明的一些具体实施例中,光敏检测单元具体可以包括PIN型光电二极管602以及与PIN型光电二极管连接的检测开关晶体管603,PIN型光电二极管包括PIN底电极、PIN顶电极以及两者之间的PIN本体, PIN本体包括P型掺杂半导体层、N型掺杂半导体层以及两者之间的本征半导体层。
本发明实施例提供的显示基板中,由于一个PIN型光电二极管602对应于至少两个子像素601,相比于现有技术中一个子像素601对应一个PIN型光电二极管602而言,可以有效减少PIN型光电二极管602的数量;同时,由于一个PIN型光电二极管的检测面积覆盖了至少两个子像素601的部分发光区6011,从而减小了对PIN型光电二极管602面积的限制,较大的面积可以进一步提高补偿精度,降低噪声干扰。此外,由于一个PIN型光电二极管602与一个检测开关晶体管603进行连接以实现检测数据的传输,而本发明实施例中至少两个子像素601共用一个PIN型光电二极管602,因而显著减少了检测开关晶体管603的数量,节省了子像素601有源区6012处的空间。
如图7g所示,在本发明的一些具体实施例中,光敏检测单元还可以包括检测电容(图中未示出),其中,检测电容包括第一极板和第二极板,检测开关晶体管603的栅极6033与第二扫描信号线704连接,检测开关晶体管603的第一极与PIN底电极以及检测电容的第一极板连接,检测开关晶体管603的第二极6032与检测线710连接,PIN顶电极与参考电压线705以及检测电容的第二极板连接。
由此,当PIN型光电二极管602受到入射光的照射时,将会在检测电容的两个极板上积累光电流,在第二扫描信号线704的信号的控制下检测开关晶体管603处于导通状态时,可以将检测电容上的电压信号通过检测线710输送到外围电路中计算补偿电压,继而进行补偿。
如图7g所示,设置于子像素601的有源区6012的像素驱动电路包括存储电容701、驱动晶体管706以及数据开关晶体管(图中未示出),其中,存储电容710包括底电极7011和顶电极7012,存储电容710的顶电极7012与驱动晶体管706的第一极7061连接,驱动晶体管706的第一极7061还与发光单元连接,存储电容701的底电极7011与驱动晶体管706的栅极7063连接,驱动晶体管706的第二极7062与第一电源线702连接,数据开关晶体管的栅极与第一扫描信号线703连接,数据开关晶体管的第一极与存储电容710的底电极7011连接,数据开关晶体管的第二极与数据信号线709连接。
由此,当数据开关晶体管在第一扫描信号线703的信号的控制下处于导通状态时,可以将数据信号线709的信号提供给驱动晶体管706的栅极7063,以控制驱动晶体管706处于饱和状态,在驱动晶体管706的驱动电流作用下使发光单元发光,并且,存储电容701可以对输入其中的电压进行存储。
如图7g所示,第二扫描信号线704和参考电压线705横跨在存储电容701的上方(以线跨面的形式),也即第二扫描信号线704和参考电压线705在基底上的正投影与存储电容701在基底上的正投影部分重叠,由此可以避免将上述器件横铺在基底上而造成有源区6012占用面积过大。
像素驱动电路可以采用7T1C等结构,其余的器件及连接关系在此不再赘述,但这些器件均应设置在有源区6012中,以减少其占用的面积。
在具体实施例中,驱动晶体管706和检测开关晶体管603可以为N型晶体管,也可为P型晶体管。示例性地,当驱动晶体管706为N型晶体管时,其中,驱动晶体管706的第二极为其漏极D, 驱动晶体管706的第一极为其源极S, 并且该驱动晶体管706处于饱和状态时,电流由驱动晶体管706的漏极D流向其源极S。
如图7g所示,较优的,PIN型光电二极管602在基底上的正投影与至少两个相邻子像素601的有源区6012在基底上的正投影完全重叠,也就是说,子像素601的有源区6012将被PIN型光电二极管602完全覆盖,从而进一步减小了PIN型光电二极管602和子像素601的像素驱动电路等结构占用的面积,并进一步提高单个子像素601的开口率,提升发光亮度,降低子像素的功耗。
进一步地,第一电源线702、检测开关晶体管603以及检测电容中的至少之一设置在子像素601的有源区6012,由于PIN型光电二极管602在基底上的正投影与至少两个相邻子像素601的有源区6012在基底上的正投影完全重叠,也就是说,第一电源线702、检测开关晶体管603以及检测电容中的至少之一也将被PIN型光电二极管602所覆盖,由此进一步缩减有源区6012占用的面积。
在本发明的一些实施例中,各子像素601的发光区6011设置有色阻图形,用于产生不同颜色的光。由于发光区6011部分延伸至有源区6012的上方,故发光区6011与有源区6012在基底上的正投影重叠部分可以不设置色阻图形,以确保PIN型光电二极管602的检测精度。
在本发明的另一些实施例中,还提供了一种显示基板的制作方法,包括:
提供一基底;
在基底上形成呈阵列分布的多个子像素601,每一子像素601包括发光区6011和有源区6012,在发光区6011设置发光单元,在有源区6012设置用于驱动发光单元发光的像素驱动电路;
在形成有呈阵列分布的多个子像素601的基底上形成光敏检测单元,使光敏检测单元在基底上的正投影与至少两个相邻子像素601的有源区6012在基底上的正投影至少部分重叠,且光敏检测单元在基底上的正投影与发光区部分重叠。
如图7a~7g所示,本发明实施例中的显示基板的制作方法可以具体包括以下步骤:
步骤a,提供一基底,在基底上划分有源区6012和发光区6011,在有源区6012内依次制作存储电容701的底电极7011图形、绝缘介质、顶电极7012图形以及缓冲介质层,其中基底例如可以为玻璃基板或者柔性基板;
步骤b,在步骤a后形成的基底上的有源区6012制作第一电源线702、第一扫描信号线703、第二扫描信号线704、参考电压线705、检测开关晶体管603以及像素驱动电路中的驱动晶体管706的有源层、栅绝缘层和栅极等结构,其中,第二扫描信号线704和参考电压线705横跨存储电容701上方;
步骤c,在步骤b后形成的基底上沉积IDL(即层间绝缘层),并在IDL上打孔,预留连接孔;
步骤d,在步骤c后形成的基底上制作S/D层金属图形,进一步完成像素驱动电路中各器件以及检测开关晶体管603的连接,其中,存储电容701的底电极7011通过S/D层金属图形与驱动晶体管706的栅极7063连接,而存储电容701的顶电极7012则通过S/D层金属图形与驱动晶体管706的第一极7061连接;
步骤e,在步骤d后形成的基底上沉积PVX1(即第一有机绝缘介质层),并在PVX1上制作CF图形711(即色阻图形),CF图形711设置在发光区6011;
步骤f,在步骤e后形成的基底上正面涂覆PLN1(即第一平坦化层),并在PLN1和PVX1上开设第一连接孔707,沉积PIN底层金属形成PIN底电极,覆盖有源区,并且形成的PIN底电极通过第一连接孔707与检测开关晶体管603的第一极6031连接,其中,第一连接孔707贯穿第一平坦化层和第一有机绝缘层,然后在PIN底电极上制作PIN型光电二极管602,包括N型掺杂半导体层、P型掺杂半导体层以及两者之间的本征半导体层,其中,PIN型光电二极管602在基底上的正投影与至少两个相邻子像素601的有源区6012在基底上的正投影至少部分重叠;
步骤g,在步骤f后形成的基底上沉积PVX2(即第二有机绝缘介质层)并开设第二连接孔708,制作PIN顶电极,由于需要光能够照射到PIN型光电二极管602,因此PIN顶电极采用ITO薄膜(即铟锡氧化物半导体透明导电膜)制成,并且,该PIN顶电极通过第二连接孔708与参考电压线705连接,其中,第二连接孔708贯穿第二有机绝缘介质层、第一平坦化层、第一有机绝缘介质层以及层间绝缘层;
步骤h,在步骤g后形成的基底上涂覆PLN2(即第二平坦化层),在发光区6011沉积ITO阳极并延伸至PIN型光电二极管602的上方,使 PIN型光电二极管602在基底上的正投影与发光区6011部分重叠,然后制作PDL(像素界定层)图形;
步骤i,在步骤h后形成的基底上涂覆发光材料层,接着沉积ITO阴极,以形成发光单元。
本发明实施例制作得到的显示基板中,由于一个PIN型光电二极管602对应于至少两个子像素601,相比于现有技术中一个子像素601对应一个PIN型光电二极管602而言,可以有效减少PIN型光电二极管602的数量;同时,由于一个PIN型光电二极管的检测面积覆盖了至少两个子像素601的部分发光区6011,从而减小了对PIN型光电二极管602面积的限制,较大的面积可以进一步提高补偿精度,降低噪声干扰。此外,由于一个PIN型光电二极管602与一个检测开关晶体管603进行连接以实现检测数据的传输,而本发明实施例中至少两个子像素601共用一个PIN型光电二极管602,因而显著减少了检测开关晶体管603的数量,节省了子像素601有源区6012处的空间。通过将子像素601的像素驱动电路设置在有源区6012中,并且PIN型光电二极管602覆盖至少两个相邻子像素601的有源区6012,可以减小PIN型光电二极管602和子像素601的像素驱动电路等结构占用的像素面积,提高了单个子像素601的开口率,本发明实施例提供的显示基板的像素开口率可达50~60%,相比现有技术中的30~40%有了较大幅度的提高。
在本发明的一些实施例中,还提供了一种显示面板,其包括如上所述的显示基板。由于显示基板具有上述有益效果,本发明实施例中的显示面板也具有相应的有益效果,在此不再赘述。
在本发明的另一些实施例中,还提供了一种显示装置,其包括如上所述的显示面板。由于显示基板具有上述有益效果,本发明实施例中的显示装置也具有相应的有益效果,在此不再赘述。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种显示基板,其特征在于,包括:
基底;
设置于所述基底上呈阵列分布的多个子像素,每一所述子像素包括发光单元和像素驱动电路,所述发光单元设置于所述子像素的发光区,所述像素驱动电路设置于所述子像素的有源区;
设置于所述基底上的光敏检测单元,所述光敏检测单元在所述基底上的正投影与至少两个相邻所述子像素的有源区在所述基底上的正投影至少部分重叠,且所述光敏检测单元在所述基底上的正投影与所述发光区在所述基底上的正投影部分重叠;
所述光敏检测单元包括PIN型光电二极管,所述PIN型光电二极管在所述基底上的正投影与至少两个相邻所述子像素的有源区在所述基底上的正投影完全重叠。
2.根据权利要求1所述的显示基板,其特征在于,还包括:
检测线、第一扫描信号线以及参考电压线;
所述光敏检测单元包括检测开关晶体管以及检测电容,所述PIN型光电二极管包括PIN底电极、PIN顶电极以及两者之间的PIN本体,所述PIN本体包括P型掺杂半导体层、N型掺杂半导体层以及两者之间的本征半导体层,所述检测电容包括第一极板和第二极板,所述检测开关晶体管的栅极与所述第一扫描信号线连接,所述检测开关晶体管的第一极与所述检测线连接,所述检测开关晶体管的第二极与所述PIN底电极以及所述检测电容的第一极板连接,所述PIN顶电极与所述参考电压线以及所述检测电容的第二极板连接。
3.根据权利要求2所述的显示基板,其特征在于,所述像素驱动电路包括存储电容,所述第一扫描信号线和所述参考电压线在所述基底上的正投影与所述存储电容在所述基底上的正投影部分重叠。
4.根据权利要求2所述的显示基板,其特征在于,
所述检测开关晶体管以及所述检测电容中的至少之一设置于所述有源区。
5.根据权利要求1所述的显示基板,其特征在于,还包括:
设于所述发光区的色阻图形。
6.根据权利要求1所述的显示基板,其特征在于,具体包括:
基底;
设置于所述基底上的晶体管的有源层,所述晶体管包括所述像素驱动电路的晶体管和所述光敏检测单元的检测开关晶体管;
设置于所述有源层上的晶体管的栅绝缘层和栅极,以及,与所述栅极同层的参考电压线;
设置于所述栅极上的层间绝缘层;
设置于所述层间绝缘层上的所述检测开关晶体管的第一极图形和第二极图形;
依次设置于所述检测开关晶体管的第一极图形和第二极图形上的第一有机绝缘介质层和第一平坦化层;
依次设置于所述第一平坦化层上的PIN底电极、N型掺杂半导体层、本征半导体层、P型掺杂半导体层,所述PIN底电极通过贯穿所述第一平坦化层以及所述第一有机绝缘介质层的第一过孔与所述检测开关晶体管的第二极连接;
设置于所述P型掺杂半导体层上的第二有机绝缘介质层以及PIN顶电极,所述PIN顶电极通过贯穿所述第二有机绝缘介质层、所述第一平坦化层、所述第一有机绝缘介质层以及所述层间绝缘层的第二过孔与所述参考电压线连接;
依次设置于所述PIN顶电极上的第二平坦化层以及发光单元。
7.一种如权利要求1-6中任一项所述的显示基板的制作方法,其特征在于,包括:
提供一基底;
在所述基底上形成呈阵列分布的多个子像素和光敏检测单元;
每一所述子像素包括发光单元和像素驱动电路,所述发光单元设置于所述子像素的发光区,所述像素驱动电路设置于所述子像素的有源区;
所述光敏检测单元在所述基底上的正投影与至少两个相邻所述子像素的有源区在所述基底上的正投影至少部分重叠,且所述光敏检测单元在所述基底上的正投影与发光区部分重叠;
所述光敏检测单元包括PIN型光电二极管,所述PIN型光电二极管在所述基底上的正投影与至少两个相邻所述子像素的有源区在所述基底上的正投影完全重叠。
8.一种显示面板,其特征在于,包括如权利要求1-6中任一项所述的显示基板。
9.一种显示装置,其特征在于,包括如权利要求8所述的显示面板。
CN201910856976.1A 2019-09-11 2019-09-11 一种显示基板及其制作方法、显示面板及显示装置 Active CN110767722B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910856976.1A CN110767722B (zh) 2019-09-11 2019-09-11 一种显示基板及其制作方法、显示面板及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910856976.1A CN110767722B (zh) 2019-09-11 2019-09-11 一种显示基板及其制作方法、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN110767722A CN110767722A (zh) 2020-02-07
CN110767722B true CN110767722B (zh) 2022-06-10

Family

ID=69329572

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910856976.1A Active CN110767722B (zh) 2019-09-11 2019-09-11 一种显示基板及其制作方法、显示面板及显示装置

Country Status (1)

Country Link
CN (1) CN110767722B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111564472B (zh) * 2020-04-11 2024-04-23 北京元芯碳基集成电路研究院 一种基于碳基功能电路的交互显示器及其制作方法
CN111509014B (zh) * 2020-04-27 2022-05-06 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9836165B2 (en) * 2014-05-16 2017-12-05 Apple Inc. Integrated silicon-OLED display and touch sensor panel
CN107819018B (zh) * 2017-10-31 2020-11-10 武汉天马微电子有限公司 一种电致发光显示面板及显示装置
CN107785407B (zh) * 2017-11-14 2021-08-03 京东方科技集团股份有限公司 一种oled显示面板和显示装置
CN108288681B (zh) * 2018-01-11 2021-01-22 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
WO2020211087A1 (zh) * 2019-04-19 2020-10-22 京东方科技集团股份有限公司 阵列基板、其制备方法及显示装置
CN110047906B (zh) * 2019-05-21 2022-10-18 京东方科技集团股份有限公司 基于透明光电二极管的显示装置、显示面板及其制造方法

Also Published As

Publication number Publication date
CN110767722A (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
CN108877653B (zh) 像素电路、显示装置及其制造方法
CN111584599B (zh) 一种显示面板及其制作方法、显示装置
CN112071882B (zh) 显示基板及其制备方法、显示装置
CN107464831B (zh) 一种像素结构及显示装置
US10879320B2 (en) Organic light-emitting display panel and display apparatus
US11580904B2 (en) Transparent display panels and display panels
US11069756B2 (en) Display panel, display device and method for driving display panel
US7760165B2 (en) Control circuit for stacked OLED device
CN111370458B (zh) 显示基板及其制备方法、显示装置
CN111524945B (zh) 显示基板及显示装置
WO2021063053A1 (zh) 显示基板及其制作方法、显示装置
KR101254748B1 (ko) 유기전계발광표시장치 및 이의 제조방법
CN111916485B (zh) 一种显示面板及显示装置
US20210028259A1 (en) Array substrate and oled display device
US11877482B2 (en) Display substrate and method for manufacturing the same, driving method and display device
US11244990B2 (en) Display control circuit and driving method thereof, display panel and manufacturing and controlling methods thereof
US20210142722A1 (en) Display panel and method for manufacturing the same, pixel light emitting compensation method and display apparatus
CN110767722B (zh) 一种显示基板及其制作方法、显示面板及显示装置
US11895890B2 (en) Display substrate and display apparatus
US10770532B2 (en) Display substrate and method for preparing the same, and display device
CN112740421A (zh) 显示装置及其制备方法
CN114068667A (zh) 显示基板和显示装置
CN113345947A (zh) 显示基板及其制备方法、显示装置
CN113196492A (zh) 显示面板及显示装置
US20240188357A1 (en) Display substrate and display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant