CN110767652B - 具有自散热功能的惠斯通电桥结构及制造方法 - Google Patents

具有自散热功能的惠斯通电桥结构及制造方法 Download PDF

Info

Publication number
CN110767652B
CN110767652B CN201911074967.3A CN201911074967A CN110767652B CN 110767652 B CN110767652 B CN 110767652B CN 201911074967 A CN201911074967 A CN 201911074967A CN 110767652 B CN110767652 B CN 110767652B
Authority
CN
China
Prior art keywords
layer
heat dissipation
wheatstone bridge
soi wafer
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911074967.3A
Other languages
English (en)
Other versions
CN110767652A (zh
Inventor
朱平
李睿康
李涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
North University of China
Original Assignee
North University of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by North University of China filed Critical North University of China
Priority to CN201911074967.3A priority Critical patent/CN110767652B/zh
Publication of CN110767652A publication Critical patent/CN110767652A/zh
Application granted granted Critical
Publication of CN110767652B publication Critical patent/CN110767652B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI

Abstract

本发明涉及一种具有自散热功能的惠斯通电桥结构及制造方法，在具有SOI晶圆上的惠斯通电桥结构的桥臂电阻和金属引线层上层压两层或多层Si3N4/FG、AlN/FG膜，形成层压膜图案，层压膜材料的热导率尽量与Si的标准热导率一致；去除惠斯通电桥中心区域的顶部硅层和埋氧层材料，形成一个挖空区域。去除惠斯通电桥下部的硅衬底层材料，形成一个挖空区域。分两步，分别在挖空区域沉积散热层，散热层材料的热导率大于Si的标准热导率。通过自散热，实现惠斯通电桥的物理降温，以解决现有技术中惠斯通电桥输出电压失调的问题。

Description

具有自散热功能的惠斯通电桥结构及制造方法
技术领域
本发明涉及惠斯通电桥，特别是一种具有自散热功能的惠斯通电桥结构及其制备方法。
背景技术
惠斯通电桥是由四个电阻组成的检测电路，这四个电阻分别叫做电桥的桥臂，惠斯通电桥利用电阻的变化来测量物理量的变化，采集可变电阻两端的电压然后处理，就可以计算出相应的物理量的变化，用这种方法可测量应变、拉力、扭矩、振动频率等，在医学诊断和检测仪器中有广泛的应用。
惠斯通电桥的衬底材料通常采用Si晶圆、SOI晶圆、SiC晶圆、陶瓷等。其中，SOI全名为Silicon On Insulator，是新一代集成电路最常用的衬底材料，商业化的SOI工艺技术已经非常成熟。SOI结构是指硅晶体管、电阻和电容等元件结构在绝缘体之上的意思，原理就是在元件之间，加入绝缘介质SiO2，使其具有极佳的电气绝缘能力，可使两者之间的寄生电容比原来的少上一倍。然而，由于SOI晶圆中的绝缘介质隔离，制作在SOI结构上的元件正、背界面的耗尽层之间不互相影响，在它们中间存在一中性体区，这一中性体区的存在使得硅体处于电学浮空状态，产生了两个明显的寄生效应，一个是输出特性的"翘曲效应"即Kink 效应，另一个是寄生晶体管效应。由于绝缘介质SiO2的标准导热率为1.4 W/m·K，Si的标准导热率为130 W/m·K。如果在长时间高温环境下，绝缘介质SiO2呈现的散热效能低下，就会导致自加热效应，加剧SOI结构上的元件输出特性发生翘曲效应或寄生晶体管效应等失效问题。
因此，在工作环境温度升到200℃左右时，使用SOI为衬底材料的惠斯通电桥依然会出现输出电压零位偏移、灵敏度变化和桥臂温度系数漂移等造成的电桥输出电压失调现象。究其原因是惠斯通电桥中四个电阻的输出特性发生翘曲效应以及热膨胀系数不匹配引起的SiO2/Si叠层膜结构中的残余应力等造成了电桥输出电压失调。因此，对温度敏感的SOI元件或电路结构依然需要温度补偿。目前，惠斯通电桥的输出电压失调补偿主要是在惠斯通电桥的周围制作对物理量不敏感的补偿结构、串并联电阻、二极管或三极管等进行温度补偿，以及通过对输出电压进行软件补偿等。这些温度补偿技术都属于被动式的，如果外界工作环境变化范围超过预定值，这些温度补偿措施的效果就会立减。
发明内容
本发明要解决的技术问题是提供一种具有自散热功能的惠斯通电桥结构及其制备方法，从而实现惠斯通电桥的物理降温。
为解决以上技术问题，根据本发明的一个方面，提供一种具有自散热功能的惠斯通电桥结构，包括SOI晶圆（N+/P+型）、电阻、金属引线、层压膜、第一挖空区域、第二挖空区域、第一散热层和第二散热层；
所述SOI晶圆内部具有埋氧化层，埋氧化层上下两侧分别是顶部硅层和硅衬底层；
SOI晶圆的顶部硅层中制备有4个或8个（N+/P+型）电阻，电阻底部到达埋氧化层；电阻连接金属引线；电阻和金属引线层上层压形成层压膜图案；
去除惠斯通电桥中心区域的顶部硅层和埋氧化层材料形成第一挖空区域；去除惠斯通电桥下部的硅衬底层材料，形成第二挖空区域；第一散热层沉积在惠斯通电桥中心的第一挖空区域，以及SOI顶部硅层所有区域，形成共平面；第二散热层沉积在SOI晶圆硅衬底层的第二挖空区域表面。
优选地，所述的层压膜材料选用Si3N4/FG或AlN/FG。
优选地，单层层压膜的厚度为50-100nm。
优选地，第一散热层材料选用BeO-SiC、BeN-SiC或BeO-SiC-F中的一种。
优选地，第二散热层材料选用氧化聚偏氟乙烯/石墨烯或AlSiC中的一种。
根据本发明的另一方面，提供一种以上所述的具有自散热功能的惠斯通电桥的制备方法，包括步骤：
SOI晶圆（N+/P+型）双面氧化，在其顶部和底部各生成一层二氧化硅薄层；将顶部二氧化硅薄层图案化，形成惠斯通电桥桥臂电阻的离子注入区域；在SOI晶圆的顶部硅层中，采用离子注入工艺制备出4个或8个（N+/P+型）电阻，离子注入深度达到SOI晶圆的埋氧化层；
采用金属溅射工艺，在电阻周边形成金属引线；采用高能Ar离子束轰击，去除SOI晶圆顶部硅层上暴露出来的多余二氧化硅薄层；
采用分子束外延法在电阻和金属引线层上，层压两层或两层以上的层压膜，形成层压膜图案；
采用等离子体刻蚀工艺去除惠斯通电桥中心区域的顶部硅层和埋氧化层材料，形成第一挖空区域；去除惠斯通电桥下部的硅衬底层材料，形成第二挖空区域；
在惠斯通电桥中心的第一挖空区域、以及SOI硅圆顶部硅层所有区域沉积形成共平面的第一散热层；
在SOI硅衬底层的第二挖空区域表面沉积形成第二散热层。
优选地，对于垂直于膜片边缘的电阻，层压膜沿着电阻条宽边两侧形成条纹状图案。
优选地，对于平行于膜片边缘的电阻，层压膜沿着电阻条长边两侧形成条纹状图案。
优选地，层压膜制备完成后，进行低温退火。
本发明兼容成熟的SOI工艺，免于新工艺的开发，具有工艺流程简单，生产成本低廉等优点。
本发明采用金属溅射工艺形成金属引线，形成高效的导热通道，可以降低引线等效电阻和散发桥臂电阻产生的热，促进物理降温；惠斯通电桥中心区域挖空区域以及SOI硅圆顶部硅层所有区域内沉积形成第一散热层，在SOI晶圆硅衬底层的挖空区域表面形成第二散热层，通过上述散热层进行自散热，实现惠斯通电桥的物理降温，克服了现有技术中惠斯通电桥输出电压失调的缺陷。
附图说明
图1是本发明所述的具有自散热功能的惠斯通电桥的制造流程图。
图2是层压膜沿着电阻条宽边两侧形成条纹状图案。
图3是层压膜沿着电阻条长边两侧形成条纹状图案。
图中，1-埋氧化层，2-顶部硅层，3-硅衬底层，4-电阻，5-金属引线，6-层压膜，7-第一挖空区域，8-第二挖空区域，9-第一散热层，10-第二散热层，11-二氧化硅薄层。
具体实施方式
本发明一种典型的实施方式提供一种具有自散热功能的惠斯通电桥结构，如图1（10）所示，包括SOI晶圆（N+/P+型）、电阻4、金属引线5、层压膜6、第一挖空区域7、第二挖空区域8、第一散热层9和第二散热层10。
所述SOI晶圆内部具有埋氧化层1，埋氧化层1上下两侧分别是顶部硅层2和硅衬底层3。
SOI晶圆的顶部硅层3中制备有4个或8个（N+/P+型）电阻4，电阻4底部到达埋氧化层1。金属引线5连接电阻4，形成高效的导热通道，可以降低引线等效电阻和散发桥臂电阻产生的热量，促进物理降温；金属接点可以接至低温共烧陶瓷基板、集成电路，以及任何金属连接件。金属引线5宽度大于标准工艺的两倍。
电阻4和金属引线5层上压形成层压膜6图案。所述的层压膜材料选用Si3N4/FG或AlN/FG。层压膜的热导率尽量与Si的标准热导率一致，在100-150 W/m·K范围内，电气绝缘；单层层压膜厚度为50-100nm，垂直/平行于边缘的电阻的两种层压膜制备为共平面。惠斯通电桥桥臂电阻感应来自SOI晶圆顶部硅层中应变、拉力、扭矩、振动频率等物理量的变化是有限的，层压膜能增强桥臂电阻感应物理量的变化能力，在高温环境下，层压膜还可使桥臂电阻呈现较少寄生电容，以及降低电阻率的变化。
去除惠斯通电桥中心区域的顶部硅层2和埋氧化层1材料形成第一挖空区域7；去除惠斯通电桥下部的硅衬底层3材料，形成第二挖空区域8；SOI晶圆的顶部和底部各生成一层二氧化硅薄层，制备过程中去除顶部二氧化硅薄层，形成第二挖空区域后仅保留剩余的硅衬底层下部的二氧化硅薄层。
第一散热层9沉积在惠斯通电桥中心的第一挖空区域7，以及SOI顶部硅层所有区域，形成共平面；第二散热层10沉积在SOI晶圆硅衬底层3的第二挖空区域表面。
散热层材料的选择倾向于具有更优异的导热性及力学性能并具有高熔点、高硬度、高耐磨性、耐氧化等优点：①良好的绝缘性和抗电击穿能力；②高的热导率：导热性直接影响半导体器件的运行状况和使用寿命，散热性差导致的温度场分布不均匀也会使电子器件噪声大大增加；③热膨胀系数与封装内其他所用材料匹配；④良好的高频特性：即低的介电常数和低的介质损耗；⑤表面光滑，厚度一致。第一散热层材料选用BeO-SiC、BeN-SiC或BeO-SiC-F中的一种。第二散热层材料选用氧化聚偏氟乙烯/石墨烯或AlSiC中的一种。
本发明另一种典型的实施方式提供了所述的具有自散热功能的惠斯通电桥的制备方法，如图1所示，包括步骤：
SOI晶圆（N+/P+型）双面氧化，在其顶部和底部各生成一层二氧化硅薄层；将顶部二氧化硅薄层图案化，形成惠斯通电桥桥臂电阻的离子注入区域；在SOI晶圆的顶部硅层中，采用离子注入工艺制备出4个或8个（N+/P+型）电阻，离子注入深度达到SOI晶圆的埋氧化层；
采用金属溅射工艺，制备金属引线，连接电阻；采用高能Ar离子束轰击，去除SOI晶圆顶部硅层上暴露出来的多余二氧化硅薄层，有利于散热通道的形成。
采用分子束外延法在电阻和金属引线层上，层压两层或两层以上的层压膜，形成层压膜图案。
参考图2，对于垂直于膜片边缘的电阻，层压膜沿着电阻条宽边两侧形成条纹状图案。
参考图3，对于平行于膜片边缘的电阻，层压膜沿着电阻条长边两侧形成条纹状图案。
层压膜制备完成后，进行低温退火，防止晶圆翘曲。
采用等离子体刻蚀工艺去除惠斯通电桥中心区域的顶部硅层和埋氧化层材料，形成第一挖空区域；去除惠斯通电桥下部的硅衬底层材料，形成第二挖空区域。
分两步，分别在上述挖空区域沉积散热层，第一步，采用物理气相沉积工艺或其他工艺，在惠斯通电桥中心挖空区域，以及SOI硅圆顶部硅层所有区域，形成共平面，形成第一散热层；第一次沉积的散热层，在SOI顶部硅层所有区域的散热层厚度是500-600nm，材料可以是BeO-SiC、BeN-SiC、BeO-SiC-F，热导率为140-350 W/m·K，电气绝缘。第二步，在SOI衬底层挖空区域沉积形成第二散热层，第二散热层厚度为300-500nm；第二次沉积的散热层材料材料可以是氧化聚偏氟乙烯/石墨烯、AlSiC，热导率大于100 W/m·K，电气绝缘。
以上步骤中，形成层压膜图案和形成第一、第二挖空区域无先后顺序。

Claims (6)

1.一种具有自散热功能的惠斯通电桥结构，其特征在于：包括N+或P+型SOI晶圆、电阻、金属引线、层压膜、第一挖空区域、第二挖空区域、第一散热层和第二散热层；
所述SOI晶圆内部具有埋氧化层，埋氧化层上下两侧分别是顶部硅层和硅衬底层；
SOI晶圆的顶部硅层中制备有4个或8个N+或P+型电阻，电阻底部到达埋氧化层；金属引线连接电阻；与电阻和金属引线同层的顶部硅层上形成层压膜图案；
去除惠斯通电桥中心区域的顶部硅层和埋氧化层材料形成第一挖空区域；去除惠斯通电桥下部的硅衬底层材料，形成第二挖空区域；第一散热层沉积在惠斯通电桥中心的第一挖空区域，以及SOI顶部硅层所有区域，形成共平面；第二散热层沉积在SOI晶圆硅衬底层的第二挖空区域表面。
2.根据权利要求1所述的具有自散热功能的惠斯通电桥结构，其特征在于：所述的层压膜材料选用Si3N4-FG或AlN-FG。
3.根据权利要求1或2所述的具有自散热功能的惠斯通电桥结构，其特征在于：第一散热层材料选用BeO-SiC、BeN-SiC或BeO-SiC-F中的一种。
4.根据权利要求3所述的具有自散热功能的惠斯通电桥结构，其特征在于：第二散热层材料选用氧化聚偏氟乙烯/石墨烯或AlSiC中的一种。
5.如权利要求1-4任意一项所述的具有自散热功能的惠斯通电桥结构的制备方法，其特征在于，包括步骤：
N+或P+型SOI晶圆双面氧化，在其顶部和底部各生成一层二氧化硅薄层；将顶部二氧化硅薄层图案化，形成惠斯通电桥桥臂电阻的离子注入区域；在SOI晶圆的顶部硅层中，采用离子注入工艺制备出4个或8个N+或P+型电阻，离子注入深度达到SOI晶圆的埋氧化层；
采用金属溅射工艺，制备金属引线，连接电阻；采用高能Ar离子束轰击，去除SOI晶圆顶部硅层上暴露出来的多余二氧化硅薄层；
采用分子束外延法在与电阻和金属引线同层的顶部硅层上，层压两层或两层以上的层压膜，形成层压膜图案；
采用等离子体刻蚀工艺去除惠斯通电桥中心区域的顶部硅层和埋氧化层材料，形成第一挖空区域；去除惠斯通电桥下部的硅衬底层材料，形成第二挖空区域；
在惠斯通电桥中心的第一挖空区域、以及SOI硅圆顶部硅层所有区域沉积形成共平面的第一散热层；
在SOI硅衬底层的第二挖空区域表面沉积形成第二散热层。
6.根据权利要求5所述的方法，其特征在于：层压膜制备完成后，进行低温退火。
CN201911074967.3A 2019-11-06 2019-11-06 具有自散热功能的惠斯通电桥结构及制造方法 Active CN110767652B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911074967.3A CN110767652B (zh) 2019-11-06 2019-11-06 具有自散热功能的惠斯通电桥结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911074967.3A CN110767652B (zh) 2019-11-06 2019-11-06 具有自散热功能的惠斯通电桥结构及制造方法

Publications (2)

Publication Number Publication Date
CN110767652A CN110767652A (zh) 2020-02-07
CN110767652B true CN110767652B (zh) 2022-02-18

Family

ID=69335870

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911074967.3A Active CN110767652B (zh) 2019-11-06 2019-11-06 具有自散热功能的惠斯通电桥结构及制造方法

Country Status (1)

Country Link
CN (1) CN110767652B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112769031B (zh) * 2020-12-31 2023-05-16 联合微电子中心有限责任公司 一种背向集成有源器件及其制备方法
CN113301190B (zh) * 2021-04-16 2022-08-05 荣耀终端有限公司 压力传感器和电子设备
CN114171475B (zh) * 2021-11-29 2022-12-20 微龛(广州)半导体有限公司 具有散热结构的soi晶圆及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121659A (en) * 1998-03-27 2000-09-19 International Business Machines Corporation Buried patterned conductor planes for semiconductor-on-insulator integrated circuit
EP1739736A1 (en) * 2005-06-30 2007-01-03 Interuniversitair Microelektronica Centrum ( Imec) Method of manufacturing a semiconductor device
US10004160B1 (en) * 2017-04-14 2018-06-19 Futurewei Technologies, Inc. Adaptive heat dissipation
CN108313972B (zh) * 2018-03-16 2024-03-08 苏州芯镁信电子科技有限公司 一种氢气传感器及其加工方法和用途

Also Published As

Publication number Publication date
CN110767652A (zh) 2020-02-07

Similar Documents

Publication Publication Date Title
CN110767652B (zh) 具有自散热功能的惠斯通电桥结构及制造方法
TW200539442A (en) Semiconductor device and method of manufacturing such a device
CN109830484B (zh) 一种soi结构及其制作工艺
US10283582B2 (en) Microelectronic circuits and integrated circuits including a non-silicon substrate
US11362255B2 (en) Heat flow switching element
US20210249577A1 (en) Heat flow switching element
JP5042006B2 (ja) ダイヤモンド電界効果トランジスタ
JPH03171657A (ja) 半導体装置
TW468271B (en) Thin film resistor used in a semiconductor chip and its manufacturing method
JPH11176929A (ja) 化学気相蒸着による第２パッド酸化膜を用いた半導体装置の素子分離方法
JPH0689893A (ja) 半導体装置
US10944052B2 (en) Phase-change material (PCM) radio frequency (RF) switch using a chemically protective and thermally conductive layer
CN210245484U (zh) 一种高耐压高散热性能的soi结构
CN108054203A (zh) 一种绝缘体上硅锗衬底的异质结双极晶体管及其制造方法
JPH0735768A (ja) 静電容量型センサ及びその製造方法
US20020149055A1 (en) Semiconductor device including insulating substrate formed of single-crystal silicon chip
JPH05343705A (ja) Ｓｏｉ基板を用いた圧力センサ
JPS59178747A (ja) 半導体装置の製法
JP3555820B2 (ja) バイポーラトランジスタおよびその製造方法
WO1995016193A2 (en) A silicon capacitive pressure sensor having a glass dielectric deposited using ion milling
JP3417482B2 (ja) 半導体装置の製造方法
JPH10209523A (ja) 磁電変換素子
JPH04259239A (ja) 半導体集積回路装置及びその製法
JP2021193721A (ja) Ｓｏｉ基板及びｓｏｉ基板の製造方法
CN116772706A (zh) 一种耐高温硅基高灵敏应变传感器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant