CN110767560A - 封装结构及其形成方法 - Google Patents

封装结构及其形成方法 Download PDF

Info

Publication number
CN110767560A
CN110767560A CN201810841234.7A CN201810841234A CN110767560A CN 110767560 A CN110767560 A CN 110767560A CN 201810841234 A CN201810841234 A CN 201810841234A CN 110767560 A CN110767560 A CN 110767560A
Authority
CN
China
Prior art keywords
chip structure
area
insulating layer
chip
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810841234.7A
Other languages
English (en)
Inventor
殷原梓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810841234.7A priority Critical patent/CN110767560A/zh
Publication of CN110767560A publication Critical patent/CN110767560A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the wire connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种封装结构及其形成方法，其中形成方法包括：提供第一芯片结构，所述第一芯片结构包括相对的第一面和第二面，所述第一面具有第一焊盘，所述第一芯片结构的侧壁包括第一区，且所述第一区靠近第一面；在所述第一区形成第一绝缘层；提供第二芯片结构，所述第二芯片结构包括第二区和第三区，所述第二芯片结构包括第三面，所述第三区的第三面具有第二焊盘；贴装第一芯片结构，使所述第一芯片结构的第二面与第二芯片结构的第二区第三面贴合；贴合所述第一芯片结构和形成第一绝缘层之后，通过金属线将第一焊盘和第二焊盘连接，且所述金属线覆盖第一区。所述方法能够提高封装结构的性能。

Description

封装结构及其形成方法
技术领域
本发明涉及半导体领域，尤其涉及一种封装结构及其形成方法。
背景技术
三维(Three-Dime，3D)堆叠技术是把不同功能的芯片，通过堆叠技术，使其在Z轴方向上形成立体集成，用于微系统集成，是继片上系统(System On a Chip，SOC)、多芯片模块(Multi Chip Module，MCM)之后发展起来的系统级封装(System In a Package,SIP)的先进制造新技术。
目前有多种基于3D堆叠方法，主要包括芯片与芯片的堆叠，而上层芯片与下层芯片之间通过金属线连接。
然而，现有技术形成的堆叠芯片的性能较差。
发明内容
本发明解决的技术问题是提供一种封装结构及其形成方法，以提高封装结构的性能。
为解决上述技术问题，本发明提供一种封装结构的形成方法，包括：提供第一芯片结构，所述第一芯片结构包括相对的第一面和第二面，所述第一面具有第一焊盘，所述第一芯片结构的侧壁包括第一区，且所述第一区靠近第一面；在所述第一区形成第一绝缘层；提供第二芯片结构，所述第二芯片结构包括第二区和第三区，所述第二芯片结构包括第三面，所述第三区的第三面具有第二焊盘；贴装第一芯片结构，使所述第一芯片结构的第二面与第二芯片结构第二区的第三面贴合；贴装所述第一芯片结构和形成第一绝缘层之后，通过金属线将第一焊盘和第二焊盘连接，且所述金属线覆盖第一区。
可选的，所述第一绝缘层的材料包括：氧化硅或者氮化硅。
可选的，所述第一绝缘层的厚度为：0.5微米～1.5微米。
可选的，所述第一芯片结构的形成方法包括：提供晶圆；在所述晶圆的表面形成第一导电结构，所述第一导电结构包括若干相互分离的功能区和位于相邻功能区之间的切割区，所述功能区的第一导电结构表面具有第一焊盘；去除切割区的第一导电结构，直至暴露出晶圆的顶部表面，在第一导电结构内形成第一开口；进行切割工艺去除第一开口底部的晶圆，形成若干个相互分离的第一芯片结构；所述第一芯片结构的第一区位于第一开口的侧壁，所述第一芯片结构的第一面为第一导电结构的顶部表面，所述第一芯片结构的第二面为晶圆的底部表面。
可选的，形成第一开口之后，进行切割工艺去除所述第一开口底部晶圆之前，在所述第一开口侧壁形成所述第一绝缘层。
可选的，所述切割工艺的工具包括刀具；沿平行于晶圆表面的方向上，所述第一开口的尺寸大于刀具的宽度。
可选的，所述第一开口沿平行于晶圆表面方向上的尺寸为：40微米～60 微米。
可选的，所述刀具的宽度为：30微米～40微米。
可选的，形成第一芯片结构之后，贴装第一芯片结构之前，形成所述第一绝缘层。
可选的，贴装所述第一芯片结构之后，形成所述金属线之前，形成所述第一绝缘层。
相应的，本发明还提供一种封装结构，包括：第一芯片结构，所述第一芯片结构包括相对的第一面和第二面，所述第一面具有第一焊盘，所述第一芯片结构的侧壁包括第一区，且第一区靠近第一面；位于所述第一区的第一绝缘层；第二芯片结构，所述第二芯片结构包括第二区和第三区，所述第二芯片结构包括第三面，所述第三区的第三面具有第二焊盘；所述第一芯片结构的第二面与第二芯片结构第二区的第三面贴合；连接第一焊盘和第二焊盘的金属线。
可选的，所述第一绝缘层的材料包括：氧化硅或者氮化硅。
可选的，所述第一绝缘层的厚度为：0.5微米～1.5微米。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的封装结构的形成方法中，为了提高封装结构的集成度，叠放第一芯片结构和第二芯片结构，即：所述第一芯片结构的第二面与第二芯片结构第二区的第三面贴合。后续通过金属线将第一芯片结构第一面的第一焊盘与第二芯片结构第三区第三面的第二焊盘电连接。尽管所述金属线在连接第一焊盘和第二焊盘时不可避免地接触第一芯片结构的第一区，但是，在布局金属线之前，在所述第一区形成第一绝缘层。所述第一绝缘层能够实现金属线与第一芯片结构的第一区之间的电绝缘，因此，所述第一绝缘层能够防止金属线与第一芯片结构因电连接而短路，故有利于防止第一芯片结构失效，提高封装结构的性能。
附图说明
图1是一种封装结构的结构示意图；
图2至图9是本发明封装结构的形成方法第一实施例各步骤的结构示意图；
图10至图11是本发明封装结构的形成方法第二实施例各步骤的结构示意图；
图12至图13是本发明封装结构的形成方法第三实施例各步骤的结构示意图。
具体实施方式
正如背景技术所述，封装结构的性能较差。
图1是一种封装结构的结构示意图。
请参考图1，提供第一芯片结构100，所述第一芯片结构100包括相对的第一面1和第二面2，所述第一面1具有第一焊盘101；提供第二芯片结构102，所述第二芯片结构102包括贴合区Ⅰ和连接区Ⅱ，所述第二芯片结构102包括第三面3，所述第二芯片结构102连接区Ⅱ的第三面3具有第二焊盘103；贴装第一芯片结构100，使第一芯片结构100的第二面2与第二芯片结构102 的贴合区Ⅰ第三面3贴合；贴装第一芯片结构100之后，通过金属线104连接第一焊盘101和第二焊盘103。
上述封装结构中，为了提高封装结构的集成度，叠放第一芯片结构100 和第二芯片结构102，即：所述第一芯片结构100的第二面2与第二芯片结构 102的贴合区Ⅰ第三面3贴合。所述金属线104用于实现第一焊盘101和第二焊盘103的电连接。
然而，所述金属线104在连接第一焊盘101和第二焊盘103时，所述金属线104易接触靠近第一面1的第一芯片结构100的侧壁，使得第一芯片结构100发生短路，从而导致第一芯片结构100失效。
为解决所述技术问题，本发明提供了一种封装结构的形成方法，包括：通过金属线将第一焊盘和第二焊盘连接之前，在所述第一芯片结构的第一区形成第一绝缘层。所述第一绝缘层能够隔离金属线与第一芯片结构的第一区，有利于防止金属线与第一芯片结构第一区之间因电连接而失效。所述方法有利于提高封装结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图9是本发明封装结构的形成方法第一实施例各步骤的结构示意图。
提供第一芯片结构，所述第一芯片结构包括相对的第一面和第二面，所述第一面具有第一焊盘，所述第一芯片结构的侧壁包括第一区，且所述第一区靠近第一面。
所述第一芯片结构的形成方法包括：提供晶圆；在所述晶圆的表面形成第一导电结构，所述第一导电结构包括若干相互分离的功能区和位于相邻功能区之间的切割区，所述功能区的第一导电结构表面具有第一焊盘；去除切割区的第一导电结构，直至暴露出晶圆的顶部表面，在第一导电结构内形成第一开口；进行切割工艺去除第一开口底部的晶圆，形成第一芯片结构；所述第一芯片结构的第一区位于第一开口的侧壁，所述第一芯片结构的第一面为第一导电结构的顶部表面，所述第一芯片结构的第二面为晶圆的底部表面。
在本实施例中，形成第一开口之后，进行切割工艺去除第一开口底部的晶圆之前，在所述第一开口侧壁形成第一绝缘层。所述第一绝缘层和第一芯片结构的形成方法具体请参考图2至图6。
请参考图2，提供晶圆200；在所述晶圆200表面形成第一导电结构201，所述第一导电结构201包括若干个相互分离的功能区A和位于相邻功能区A 之间的切割区B，所述功能区A的第一导电结构201表面具有第一焊盘202。
所述晶圆200的材料包括硅。所述晶圆200具有第四面14，所述第四面 14作为后续第一芯片结构的第二面。
所述第一导电结构201具有第五面15，所述第五面15作为后续第一芯片结构的第一面。
后续去除切割区B的所述第一导电结构201以及第一导电结构201底部的晶圆200，形成第一芯片结构。
在本实施例中，所述功能区A和切割区B之间还具有密封区C，在后续对切割区B进行切割工艺时，所述密封区C对功能区A进行保护。
在其他实施例中，所述功能区和切割区之间不具有密封区。
所述第一导电结构201包括介质层201a、位于介质层201a内的多层的金属层201b、以及位于介质层201a和多层的金属层201b顶部的顶层金属层(图中未标出)。
所述介质层201a的材料包括氧化硅或者氮氧化硅。
所述金属层201b的材料为金属。所述顶层金属层的材料为金属。
形成所述第一导电结构201之后，形成第一焊盘202之前，所述形成方法还包括：在所述第一导电结构201的表面形成第二绝缘层203，所述第二绝缘层203暴露出部分顶层金属层的顶部表面。
所述第二绝缘层203暴露出部分顶层金属层的顶部表面，使得后续第一焊盘202能够与顶部金属层实现电连接。
所述第二绝缘层203的材料包括氧化硅或者氮氧化硅。
所述第一焊盘202材料层的材料为金属。
在本实施例中，所述第一焊盘202还覆盖切割区B和密封区C的第一导电结构201和第二绝缘层203的顶部表面。
在其他实施例中，所述第一焊盘仅覆盖功能区第一导电结构和第二绝缘层的顶部表面。
所述第一焊盘202用于输出后续第一芯片结构内的电信号。
请参考图3，去除部分切割区B的第一焊盘202以及第一焊盘202底部的第一导电结构201，直至暴露出晶圆200顶部表面，在所述第一焊盘202和第一导电结构201内形成第一开口205，所述第一开口205的侧壁包括第一区 D，且所述第一区D靠近第五面15。
去除部分切割区B的第一焊盘202以及第一焊盘202底部的第一导电结构201的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，所述第一焊盘202还覆盖切割区B的第一导电结构201 和第二绝缘层203的顶部表面，因此，所述第一开口205位于第一导电结构 201和第一焊盘202内。
在其他实施例中，所述切割区内不具有第一焊盘，所述第一开口仅位于第一导电结构内。
后续通过切割工艺去除第一开口205底部的晶圆200，所述切割工艺的工具包括刀具。
沿平行于晶圆200表面方向上，所述第一开口205的尺寸大于刀具的宽度，则所述切割工艺之后，第一区D的第一绝缘膜不被去除，第一区D不被去除的第一绝缘膜用于形成第一绝缘层，所述第一绝缘层能够将后续金属线与第一区D隔离开，有利于防止第一芯片结构失效。
沿平行于晶圆200表面方向上，所述第一开口205的尺寸为：40微米～60 微米，选择所述第一开口205沿平行于晶圆200表面方向上的尺寸小于40微米，使得后续切割工艺将第一开口205侧壁的第一绝缘膜切除，则后续金属线仍易与第一芯片结构发生接触，使得第一芯片结构发生失效；若所述第一开口205沿平行于晶圆200表面方向上的尺寸大于60微米，使得第一开口205 过于靠近功能区A，在形成第一开口205的过程中，可能会对功能区A器件的性能造成影响。
请参考图4，在所述第一焊盘202和第二绝缘层203的表面、以及第一开口205的侧壁和底部表面形成第一绝缘材料层206。
由于所述第一绝缘材料层206覆盖第一开口205侧壁，而所述第一区D 位于第一开口205侧壁，因此，所述第一绝缘材料层206覆盖第一区D。
所述第一绝缘材料层206的材料包括氧化硅或者氮氧化硅。
所述第一绝缘材料层206的厚度为0.5微米～1.5微米，所述第一绝缘材料层206用于后续形成第一绝缘层。选择所述第一绝缘材料层206的厚度的意义：若所述第一绝缘材料层206的厚度小于0.5微米，使得后续所述第一绝缘层隔离金属线与第一芯片结构第一区D的能力较弱，第一绝缘层可能被击穿，使得金属线与第一芯片结构之间仍易发生漏电；若所述第一绝缘材料层206 的厚度大于1.5微米，则后续去除第一开口205底部的第一绝缘材料层206的难度较大。
请参考图5，去除所述功能区A的第一绝缘材料层206，暴露出第一焊盘 202，形成第一绝缘膜226。
去除所述功能区A的第一绝缘材料层206的方法包括：在所述第一绝缘材料层206顶部形成第一掩膜层(图中未示出)，所述第一掩膜层暴露出功能区A的第一绝缘材料层206；以所述第一掩膜层为掩膜，刻蚀所述第一绝缘材料层206，直至暴露出第一焊盘202，形成第一绝缘膜226。
所述第一掩膜层的材料包括氮化硅或者氮化钛。所述第一掩膜层用于形成第一绝缘膜226的掩膜。
以所述第一掩膜层为掩膜，刻蚀所述第一绝缘材料层206的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
去除所述功能区A的第一绝缘材料层206，有利于暴露出第一焊盘202，使得第一焊盘202能够与后续第二芯片结构的第二焊盘通过金属线实现电连接。
请参考图6，形成第一绝缘膜226之后，进行切割工艺去除第一开口205 底部的第一绝缘膜226和晶圆200，形成若干个相互分离的第一芯片结构207 和第一绝缘层227，且所述第一绝缘层227位于第一芯片结构207侧壁的第一区D内。
所述切割工艺的工具包括刀具，所述刀具的宽度为：30微米～40微米。所述刀具的宽度决定去除切割区B沿平行于晶圆200表面方向上的尺寸，具体的，所述切割工艺沿平行于晶圆200表面方向上去除切割区B的尺寸为： 30微米～40微米。
由于沿平行于晶圆200表面方向上，所述切割工艺去除切割区B的尺寸小于第一开口205的尺寸，使得第一开口205侧壁第一区D的第一绝缘膜226 不被去除，第一区D内不被去除的第一绝缘膜226用于形成第一绝缘层227，所述第一绝缘层227用于隔离后续金属线与第一芯片结构207接触，因此，有利于防止第一芯片结构207因发生短路而失效。
所述晶圆200的第四面14用于形成第一芯片结构207的第二面12，所述第一导电结构201的第五面15用于形成第一芯片结构207的第一面11。
请参考图7，提供第二芯片结构208，所述第二芯片208包括第二区E和第三区F，所述第二芯片结构208包括第三面13，所述第三区F的第三面13 上具有第二焊盘209。
所述第二芯片结构208的第二区E第三面13用于后续与第一芯片结构 207的第二面12贴合，使第二芯片结构208与第一芯片结构207叠封，有利于提高封装结构的集成度。
所述第二焊盘209的材料为金属，所述第二焊盘209与第一焊盘203后续通过金属线实现电连接。
请参考图8，贴装第一芯片结构207，使所述第一芯片结构207的第二面 12与第二芯片结构208的第二区E的第三面13贴合。
使所述第一芯片结构207的第二面12与第二芯片结构208的第二区E的第三面13贴合，即：第一芯片结构207和第二芯片结构208采用叠封的形式，有利于提高封装的集成度。并且，所述第二焊盘209位于第一芯片结构207 的一侧，有利于后续金属线电连接所述第一焊盘202与第二焊盘209。
请参考图9，通过金属线210，将第一焊盘202和第二焊盘209电连接，且所述金属线210覆盖第一区D。
所述金属线210的材料为金属。所述金属线210用于实现第一焊盘202 和第二焊盘209的电连接，使得第一芯片结构207和第二芯片结构208能够进行交互通信。尽管所述金属线210连接第一焊盘202和第二焊盘209时不可避免得接触第一区D，但是，所述第一区D具有第一绝缘层227，所述第一绝缘层227用于实现金属线210与第一芯片结构207之间的电隔离，有利于防止第一芯片结构207因短路而发生失效。
图10至图11是本发明封装结构的形成方法第二实施例各步骤的结构示意图。
请参考图10，进行切割处理去除第一开口205底部的晶圆200，形成第一芯片结构300。
需要说明的是，图10是在图3基础上进行的后续步骤的结构示意图。
在本实施例中，由于进行切割处理去除第一开口205底部的晶圆200时，所述第一区D还未形成第一绝缘层，因此，所述切割处理工具的宽度大于第一开口205的宽度也可以。
请参考图11，形成所述第一芯片结构300之后，在所述第一区D上形成第一绝缘层301。
在本实施例中，所述第一绝缘层301还位于密封区C的第一导电结构201 上，且暴露出功能区A内的第一焊盘202的顶部表面。所述第一绝缘层301 的形成方法包括：在所述第一芯片300的第一面11上形成第一绝缘材料层，所述第一绝缘材料层表面具有第二掩膜层(图中未示出)，所述第二掩膜层暴露出功能区A第一绝缘材料层的顶部表面；以所述第二掩膜层为掩膜，刻蚀所述第一绝缘材料层，直至暴露出第一焊盘202，形成第一绝缘层301。
在其他实施例中，所述第一绝缘层仅覆盖第一区。
所述第二掩膜层的材料包括氮化硅或者氮化钛，所述第二掩膜层用于形成第一绝缘层301的掩膜。
以所述第二掩膜层为掩膜，刻蚀所述第一绝缘材料层的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
所述第一绝缘层301的材料和厚度与上述实施例相同，在此不作赘述。所述第一绝缘层301用于将后续金属线与第一区D隔离开，有利于防止金属线接触第一芯片结构300，导致第一芯片结构300短路而失效。
在本实施例中，所述第一绝缘层301暴露出功能区A的第一焊盘202，有利于后续通过金属线与第二焊盘实现电连接。
形成所述第一绝缘层301之后，还包括：提供第二芯片结构，所述第二芯片结构包括第二区和第三区，所述第二芯片结构包括第三面，所述第三区的第三面具有第二焊盘；贴装第一芯片结构300，使所述第一芯片结构300的第二面12与第二芯片结构的第二区第三面贴合；贴装所述第一芯片结构300 和形成第一绝缘层301之后，通过金属线将第一焊盘202和第二焊盘连接，且所述金属线覆盖第一区D。
所述第二焊盘的材料、贴装第一芯片结构300的方法、以及通过金属线连接第一焊盘202和第二焊盘的方法与第一实施例中的相同，在此不作赘述。
尽管通过金属线连接第一焊盘202和第二焊盘，所述金属线不可避免地接触第一区D，但是，第一区D具有第一绝缘层301，所述第一绝缘层301 能够防止金属线与第一芯片结构300接触，因此，有利于防止第一芯片结构 300因短路而发生失效。
图12至图13是本发明封装结构的形成方法第三实施例各步骤的结构示意图。
请参考图12，形成第一芯片结构300之后，提供第二芯片结构400，所述第二芯片结400包括第二区X和第三区Y，所述第二芯片结构400包括第三面16，所述第三区Y的第三面16具有第二焊盘401；贴装第一芯片结构300，使所述第一芯片结构300的第二面12与第二芯片结构400的第二区X 第三面16贴合。
需要说明的是，图12是在图10基础上后续步骤的结构示意图。
所述第二焊盘401的材料和贴装第一芯片结构300的方法与第一实施例中的相同，在此不作赘述。
请参考图13，贴装所述第一芯片结构300之后，在所述第一区D形成第一绝缘层402；形成第一绝缘层402之后，通过金属线403将第一焊盘202和第二焊盘401连接，且所述金属线403覆盖第一区D。
所述第一绝缘层402的材料和形成方法与第二实施例中的相同，在此不作赘述。
尽管通过金属线403连接第一焊盘202和第二焊盘401时，所述金属线 403不可避免的接触第一区D，但是，通过金属线403连接第一焊盘202和第二焊盘401之前，在第一区D形成所述第一绝缘层402。所述第一绝缘层402 能够实现金属线403和第一芯片结构300之间的电隔离，有利于防止第一芯片结构300因发生短路而失效，有利于提高封装结构的性能。
相应的，本发明还提供一种封装结构，请继续参考图13，包括：第一芯片结构300，所述第一芯片结构300包括功能区A(见图10)和切割区B(见图10)，所述第一芯片结构300包括相对的第一面11和第二面12，所述功能区A的第一面11具有第一焊盘202，所述第一芯片结构300的侧壁包括第一区D，且所述第一区D靠近第一面11；
位于所述第一区D的第一绝缘层402；
第二芯片结构400，所述第二芯片结构400包括第二区X和第三区Y，所述第二芯片结构400包括第三面16，所述第三区Y的第三面16具有第二焊盘401；
所述第一芯片结构300的第二面12与第二芯片结构400第二区X的第三面16贴合；
连接第一焊盘202和第二焊盘401的金属线403。
所述第一绝缘层402的材料包括：氧化硅或者氮化硅。
所述第一绝缘层402的厚度为：0.5微米～1.5微米。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种封装结构的形成方法，其特征在于，包括：
提供第一芯片结构，所述第一芯片结构包括相对的第一面和第二面，所述第一面具有第一焊盘，所述第一芯片结构的侧壁包括第一区，且所述第一区靠近第一面；
在所述第一区形成第一绝缘层；
提供第二芯片结构，所述第二芯片结构包括第二区和第三区，所述第二芯片结构包括第三面，所述第三区的第三面具有第二焊盘；
贴装第一芯片结构，使所述第一芯片结构的第二面与第二芯片结构的第二区第三面贴合；
贴装所述第一芯片结构和形成第一绝缘层之后，通过金属线将第一焊盘和第二焊盘连接，且所述金属线覆盖第一区。
2.如权利要求1所述的封装结构的形成方法，其特征在于，所述第一绝缘层的材料包括：氧化硅或者氮化硅。
3.如权利要求1所述的封装结构的形成方法，其特征在于，所述第一绝缘层的厚度为：0.5微米～1.5微米。
4.如权利要求1所述的封装结构的形成方法，其特征在于，所述第一芯片结构的形成方法包括：提供晶圆；在所述晶圆的表面形成第一导电结构，所述第一导电结构包括若干相互分离的功能区和位于相邻功能区之间的切割区，所述功能区的第一导电结构表面具有第一焊盘；去除切割区的第一导电结构，直至暴露出晶圆的顶部表面，在第一导电结构内形成第一开口；
进行切割工艺去除第一开口底部的晶圆，形成若干个相互分离的第一芯片结构；所述第一芯片结构的第一区位于第一开口的侧壁，所述第一芯片结构的第一面为第一导电结构的顶部表面，所述第一芯片结构的第二面为晶圆的底部表面。
5.如权利要求4所述的封装结构的形成方法，其特征在于，形成第一开口之后，进行切割工艺去除第一开口底部的晶圆之前，在所述第一开口侧壁形成所述第一绝缘层。
6.如权利要求5所述的封装结构的形成方法，其特征在于，所述切割工艺的工具包括刀具；沿平行于晶圆表面的方向上，所述第一开口的尺寸大于刀具的宽度。
7.如权利要求6所述的封装结构的形成方法，其特征在于，所述第一开口沿平行于晶圆表面方向上的尺寸为：40微米～60微米。
8.如权利要求6所述的封装结构的形成方法，其特征在于，所述刀具的宽度为：30微米～40微米。
9.如权利要求1所述的封装结构的形成方法，其特征在于，形成第一芯片结构之后，贴装第一芯片结构之前，形成所述第一绝缘层。
10.如权利要求1所述的封装结构的形成方法，其特征在于，贴装所述第一芯片结构之后，形成金属线之前，形成所述第一绝缘层。
11.一种封装结构，其特征在于，包括：
第一芯片结构，所述第一芯片结构包括相对的第一面和第二面，所述第一面具有第一焊盘，所述第一芯片结构的侧壁包括第一区，且第一区靠近第一面；
位于所述第一区的第一绝缘层；
第二芯片结构，所述第二芯片结构包括第二区和第三区，所述第二芯片结构包括第三面，所述第三区的第三面具有第二焊盘；
所述第一芯片结构的第二面与第二芯片结构第二区的第三面贴合；
连接第一焊盘和第二焊盘的金属线。
12.如权利要求11所述的封装结构，其特征在于，所述第一绝缘层的材料包括：氧化硅或者氮化硅。
13.如权利要求11所述的封装结构，其特征在于，所述第一绝缘层的厚度为：
0.5微米～1.5微米。
CN201810841234.7A 2018-07-27 2018-07-27 封装结构及其形成方法 Pending CN110767560A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810841234.7A CN110767560A (zh) 2018-07-27 2018-07-27 封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810841234.7A CN110767560A (zh) 2018-07-27 2018-07-27 封装结构及其形成方法

Publications (1)

Publication Number Publication Date
CN110767560A true CN110767560A (zh) 2020-02-07

Family

ID=69327077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810841234.7A Pending CN110767560A (zh) 2018-07-27 2018-07-27 封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN110767560A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03233945A (ja) * 1990-02-08 1991-10-17 Matsushita Electron Corp 半導体装置およびその製造方法
JPH04277637A (ja) * 1991-03-06 1992-10-02 Matsushita Electron Corp 半導体チップおよびその製造方法
US6348363B1 (en) * 1999-07-06 2002-02-19 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor package

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03233945A (ja) * 1990-02-08 1991-10-17 Matsushita Electron Corp 半導体装置およびその製造方法
JPH04277637A (ja) * 1991-03-06 1992-10-02 Matsushita Electron Corp 半導体チップおよびその製造方法
US6348363B1 (en) * 1999-07-06 2002-02-19 Samsung Electronics Co., Ltd. Method for manufacturing a semiconductor package

Similar Documents

Publication Publication Date Title
KR101078740B1 (ko) 스택 패키지 및 그의 제조방법
KR101688006B1 (ko) 반도체 장치
US10930619B2 (en) Multi-wafer bonding structure and bonding method
KR101801137B1 (ko) 반도체 장치 및 그 제조 방법
JP2012142533A (ja) 集積回路装置およびその調製方法
KR102541564B1 (ko) 반도체 패키지
JP2008311599A (ja) モールド再構成ウェハー、これを利用したスタックパッケージ及びその製造方法
JP2012069585A (ja) 半導体装置およびその製造方法
KR20190063110A (ko) 반도체 소자 및 이를 포함하는 반도체 웨이퍼, 그리고 반도체 패키지
KR20200052181A (ko) 반도체 패키지
CN104733398A (zh) 一种晶圆三维集成引线工艺
CN108155155B (zh) 半导体结构及其形成方法
US11545469B2 (en) Semiconductor package and manufacturing method thereof
US20230197652A1 (en) Package structure and packaging method
CN116613080A (zh) 半导体器件及其制作方法
CN110767560A (zh) 封装结构及其形成方法
US11876077B2 (en) Semiconductor device and method of manufacturing the same
CN114649300A (zh) 包括过硅通孔结构的半导体装置及其制造方法
KR20140141246A (ko) 적층형 반도체 패키지 및 반도체다이
CN110783265A (zh) 一种半导体器件及其制作方法
CN111627857A (zh) 封装方法及封装结构
CN110581121A (zh) 半导体封装
US11842979B2 (en) Semiconductor device and method of manufacturing the same
CN110498386B (zh) 一种半导体芯片及其加工方法
US20230031151A1 (en) Semiconductor structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200207