CN110728945A - 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 - Google Patents

移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 Download PDF

Info

Publication number
CN110728945A
CN110728945A CN201911182695.9A CN201911182695A CN110728945A CN 110728945 A CN110728945 A CN 110728945A CN 201911182695 A CN201911182695 A CN 201911182695A CN 110728945 A CN110728945 A CN 110728945A
Authority
CN
China
Prior art keywords
control
pull
electrically connected
reset
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911182695.9A
Other languages
English (en)
Other versions
CN110728945B (zh
Inventor
贺之洋
郑敏栋
李佑路
谢勇贤
刘强
王慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201911182695.9A priority Critical patent/CN110728945B/zh
Publication of CN110728945A publication Critical patent/CN110728945A/zh
Priority to US16/839,413 priority patent/US11328641B2/en
Application granted granted Critical
Publication of CN110728945B publication Critical patent/CN110728945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/041—Temperature compensation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本发明提供一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。移位寄存器单包括输入支路和复位支路；所述输入支路用于在第一控制端的电位的控制下，控制形成或断开第一扫描电压端与上拉节点之间的第一通路；所述复位支路用于在第二控制端的电位的控制下，控制形成或断开第二扫描电压端与所述上拉节点之间的第二通路。本发明解决现有的移位寄存器单元在低温下由于输入晶体管的开启电流降低，从而使得输入晶体管无法正常开启，充电及降噪无法正常进行的问题，并能够解决在高温下漏电流增加，会由于漏电而造成功耗提升的问题。

Description

移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
技术领域
本发明涉及显示驱动技术领域，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置。
背景技术
GOA(Gate On Array，设置在阵列基板上的栅极驱动电路)技术是直接将栅极驱动电路制作在阵列基板上，来代替外接芯片的技术，优势在于可以直接制作在面板上，同时减小成本及制程。每个GOA单元作为一个移位寄存器单元将扫描信号依次传递给下一GOA单元，逐行开启TFT(薄膜晶体管)开关，完成像素单元的数据信号输入。
随着平板显示技术的快速发展，对显示面板画面品质的需求越来越高。传统显示面板的品质评价温度范围在-10℃到60℃，而新兴车载显示面板的品质评价温度范围扩大到-40℃到85℃；TFT开关由半导体制成，其特性曲线受温度影响，而使用温度范围的扩大，进一步加剧了TFT开关在不同温度下的表现特性，而无法满足设计要求，出现不良；如在低温下，开启电流Ion降低，TFT开关无法正常开启，充电及降噪等均无法正常进行；在高温下，漏电流Ioff增加，功耗提升，带载增加，而无法满足设计要求，出现不良。
发明内容
本发明的主要目的在于提供一种移位寄存器单元及其驱动方法、栅极驱动电路和显示装置，解决现有的移位寄存器单元在低温下由于输入晶体管的开启电流Ion降低，从而使得输入晶体管无法正常开启，充电及降噪无法正常进行的问题，并能够解决在高温下漏电流增加，会由于漏电而造成功耗提升的问题。
为了达到上述目的，本发明提供了一种移位寄存器单元，包括输入支路和复位支路；
所述输入支路用于在第一控制端的电位的控制下，控制形成或断开第一扫描电压端与上拉节点之间的第一通路；
所述复位支路用于在第二控制端的电位的控制下，控制形成或断开第二扫描电压端与所述上拉节点之间的第二通路。
实施时，所述输入支路包括至少一个辅助输入晶体管；
所述辅助输入晶体管的控制极与所述第一控制端电连接，所述辅助输入晶体管的第一极与所述第一扫描电压端电连接，所述辅助输入晶体管的第二极与所述上拉节点电连接。
实施时，所述复位支路包括至少一个辅助复位晶体管；
所述辅助复位晶体管的控制极与所述第二控制端电连接，所述辅助复位晶体管的第一极与所述上拉节点电连接，所述辅助复位晶体管的第二极与所述第二扫描电压端电连接。
实施时，本发明所述的移位寄存器单元还包括开关电路；
所述开关电路用于在开关控制线提供的开关控制信号的控制下，控制输入端与所述第一控制端之间连通，控制复位端与所述第二控制端之间连通。
实施时，所述开关电路包括第一开关晶体管和第二开关晶体管；
所述第一开关晶体管的控制极与开关控制线电连接，所述第一开关晶体管的第一极与所述输入端电连接，所述第一开关晶体管的第二极与所述第一控制端电连接；
所述第二开关晶体管的控制极与所述开关控制线电连接，所述第二开关晶体管的第一极与所述复位端电连接，所述第二开关晶体管的第二极与所述第二控制端电连接。
实施时，本发明所述的移位寄存器单元还包括上拉节点控制电路；
所述上拉节点控制电路用于在输入端提供的输入信号的控制下，控制所述上拉节点与所述第一扫描电压端电连接，在复位端提供的复位信号的控制下，控制所述上拉节点与所述第二扫描电压端电连接。
实施时，所述上拉节点控制电路包括输入晶体管和复位晶体管；
所述输入晶体管的控制极与所述输入端电连接，所述输入晶体管的第一极与所述第一扫描电压端电连接，所述输入晶体管的第二极与所述上拉节点电连接；
所述复位晶体管的控制极与所述复位端电连接，所述复位晶体管的第一极与所述上拉节点电连接，所述复位晶体管的第二极与所述第二扫描电压端电连接。
实施时，本发明所述的移位寄存器单元还包括下拉节点控制电路、上拉节点复位电路、存储电容和输出电路，其中，
所述下拉节点控制电路用于在上拉节点的控制下，控制下拉节点的电位；
所述上拉节点复位电路用于在下拉节点的控制下，控制对上拉节点的电位进行复位；
所述存储电容的第一端与所述上拉节点电连接，所述存储电容的第二端与栅极驱动信号输出端电连接；
所述输出电路用于在所述上拉节点的电位和所述下拉节点的电位的控制下，控制所述栅极驱动信号输出端输出栅极驱动信号。
本发明还提供了一种移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述移位寄存器单元的驱动方法包括：
输入支路在第一控制端的电位的控制下，控制形成或断开第一扫描电压端与上拉节点之间的第一通路；
复位支路在第二控制端的电位的控制下，控制形成或断开第二扫描电压端与所述上拉节点之间的第二通路。
实施时，所述移位寄存器单元还包括开关电路；
所述移位寄存器单元的驱动方法还包括：
比较移位寄存器单元的温度和预定温度；
当所述移位寄存器单元的温度小于所述预定温度时，开关电路在开关控制信号的控制下，控制输入端与所述第一控制端之间连通，控制复位端与所述第二控制端之间连通；
当所述移位寄存器单元的温度大于或等于所述预定温度时，开关电路在所述开关控制信号的控制下，控制输入端与所述第一控制端之间断开，控制复位端与所述第二控制端之间断开，以使得所述第一控制端和所述第二控制端处于浮空状态。
本发明还提供了一种栅极驱动电路，包括多级上述的移位寄存器单元。
实施时，所述移位寄存器单元还包括开关电路，所述开关电路用于在开关控制线提供的开关控制信号的控制下，控制输入端与所述第一控制端之间连通，控制复位端与所述第二控制端之间连通；
所述栅极驱动电路还包括温度控制器；
所述温度控制器用于检测所述栅极驱动电路的温度，并用于当所述温度小于预定温度时，控制所述开关控制信号，以控制所述输入端与所述第一控制端之间连通，并控制所述复位端与所述第二控制端之间连通，并用于当所述温度小于预定温度时，控制所述开关控制信号，以控制所述第一控制端和所述第二控制端处于浮空状态。
本发明还提供了一种显示装置，包括上述的栅极驱动电路。
与现有技术相比，本发明所述的移位寄存器单元及其驱动方法、栅极驱动电路和显示装置能够弥补在低温下输入晶体管的开启电流Ion降低，输入晶体管无法正常开启，充电及降噪无法正常进行的问题，并能够在高温下减小漏电流，改善高温下由于漏电而造成的功耗提升的情况。
附图说明
图1是本发明实施例所述的移位寄存器单元的结构图；
图2是本发明另一实施例所述的移位寄存器单元的结构图；
图3是本发明又一实施例所述的移位寄存器单元的结构图；
图4是本发明再一实施例所述的移位寄存器单元的结构图；
图5是本发明另一实施例所述的移位寄存器单元的结构图；
图6是本发明又一实施例所述的移位寄存器单元的结构图；
图7是本发明再一实施例所述的移位寄存器单元的结构图；
图8是本发明所述的移位寄存器单元的一具体实施例的电路图；
图9是本发明实施例所述的栅极驱动电路包括的前四级移位寄存器单元的结构图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
如图1所示，本发明实施例所述的移位寄存器单元包括输入支路11和复位支路12；
所述输入支路11分别与第一控制端INPUT’、第一扫描电压端VDS和上拉节点PU电连接，用于在第一控制端INPUT’的电位的控制下，控制形成或断开第一扫描电压端VDS与上拉节点PU之间的第一通路；
所述复位支路12分别与第二控制端RESET’、第二扫描电压端VSD和所述上拉节点PU电连接，用于在第二控制端RESET’的电位的控制下，控制形成或断开第二扫描电压端VSD与所述上拉节点PU之间的第二通路。
本发明实施例所述的移位寄存器单元在工作时，
当所述移位寄存器单元的温度小于预定温度时，在显示周期，在输入阶段，输入支路11在第一控制端INPUT’的电位的控制下，控制形成第一扫描电压端VDS与上拉节点PU之间的第一通路，在复位阶段，复位支路12在第二控制端RESET’的电位的控制下，控制形成第二扫描电压端VSD与所述上拉节点PU之间的第二通路，以弥补在低温下输入晶体管的开启电流Ion降低，输入晶体管无法正常开启，充电及降噪无法正常进行的问题；
当所述移位寄存器单元的温度大于或等于预定温度时，输入支路11在第一控制端INPUT’的电位的控制下，控制断开第一扫描电压端VDS与上拉节点PU之间的第一通路，复位支路12在第二控制端RESET’的电位的控制下，控制断开第二扫描电压端VSD与所述上拉节点PU之间的第二通路，以减小漏电流，改善高温下由于漏电而造成的功耗提升的情况。
实施时，所述输入支路可以包括至少一个辅助输入晶体管；
所述辅助输入晶体管的控制极与所述第一控制端电连接，所述辅助输入晶体管的第一极与所述第一扫描电压端电连接，所述辅助输入晶体管的第二极与所述上拉节点电连接。
实施时，所述复位支路可以包括至少一个辅助复位晶体管；
所述辅助复位晶体管的控制极与所述第二控制端电连接，所述辅助复位晶体管的第一极与所述上拉节点电连接，所述辅助复位晶体管的第二极与所述第二扫描电压端电连接。
如图2所示，在图1所示的移位寄存器单元的实施例的基础上，所述输入支路11可以包括辅助输入晶体管M1’，所述复位支路12可以包括辅助复位晶体管M2’；
M1’的栅极与第一控制端INPUT’电连接，M1’的漏极与第一扫描电压端VDS电连接，M1’的源极与上拉节点PU电连接；
M2’的栅极与第二控制端RESET’电连接，M2’的漏极与上拉节点PU电连接，M2’的源极与第二扫描电压端VSD电连接。
在图2所示的实施例中，M1’和M2’都为n型薄膜晶体管，但不以此为限。
本发明如图2所示的移位寄存器单元的实施例在工作时，
当移位寄存器单元的温度小于预定温度时，在显示周期，在输入阶段，在第一控制端INPUT’的电位的控制下，M1’打开，以形成第一扫描电压端VDS与上拉节点PU之间的第一通路，在复位阶段，在第二控制端RESET’的电位的控制下，M2’打开，以形成上拉节点PU与第二扫描电压端VSD之间的第二通路；
当移位寄存器单元的温度大于或等于预定温度时，在显示周期，在第一控制端INPUT’的电位的控制下，M1’断开，以断开第一扫描电压端VDS与上拉节点PU之间的第一通路，在第二控制端RESET’的电位的控制下，M2’断开，以断开上拉节点PU与第二扫描电压端VSD之间的第二通路。
在具体实施时，所述预定温度可以根据实际情况选定。
具体的，本发明实施例所述的移位寄存器单元还可以包括开关电路；
所述开关电路用于在开关控制线提供的开关控制信号的控制下，控制输入端与所述第一控制端之间连通，控制复位端与所述第二控制端之间连通。
在具体实施时，本发明实施例所述的移位寄存器单元还可以包括开关电路，开关电路在开关控制信号的控制下，控制导通或断开输入端与第一控制端之间的连接，并控制导通复位端与第二控制端之间的连接。
如图3所示，在图1所示的移位寄存器单元的实施例的基础上，本发明实施例所述的移位寄存器单元还可以包括开关电路30；
所述开关电路30分别与开关控制线Ctrl、输入端INPUT、第一控制端INPUT’、复位端RESET和第二控制端RESET’电连接，用于在开关控制线Ctrl提供的开关控制信号的控制下，控制导通或断开输入端INPUT与所述第一控制端INPUT’之间的连接，控制导通或断开复位端RESET与所述第二控制端RESET’之间的连接。
本发明如图3所示的移位寄存器单元的实施例在工作时，
当移位寄存器单元的温度小于预定温度时，在开关控制线Ctrl提供的开关控制信号的控制下，开关电路30控制INPUT与INPUT’之间连通，并控制RESET与RESET’之间连通；
当移位寄存器单元的温度大于或等于预定温度时，在开关控制线Ctrl提供的开关控制信号的控制下，开关电路30控制INPUT与INPUT’之间断开，并控制RESET与RESET’之间断开。
具体的，所述开关电路可以包括第一开关晶体管和第二开关晶体管；
所述第一开关晶体管的控制极与开关控制线电连接，所述第一开关晶体管的第一极与所述输入端电连接，所述第一开关晶体管的第二极与所述第一控制端电连接；
所述第二开关晶体管的控制极与所述开关控制线电连接，所述第二开关晶体管的第一极与所述复位端电连接，所述第二开关晶体管的第二极与所述第二控制端电连接。
如图4所示，所以开关电路30包括第一开关晶体管T1和第二开关晶体管T2；
所述第一开关晶体管T1的栅极与开关控制线Ctrl电连接，所述第一开关晶体管T1的漏极与所述输入端INPUT电连接，所述第一开关晶体管T1的源极与所述第一控制端INPUT’电连接；
所述第二开关晶体管T2的栅极与所述开关控制线Ctrl电连接，所述第二开关晶体管T2的漏极与所述复位端RESET电连接，所述第二开关晶体管T2的源极与所述第二控制端RESET’电连接。
在图4所示的实施例中，T1和T2可以为n型薄膜晶体管，但不以此为限。
在图4所示的实施例中，当T1和T2为n型晶体管时，当移位寄存器单元的温度小于预定温度时，Ctrl输入的开关控制信号为高电平信号，当移位寄存器单元的温度大于或等于预定温度时，Ctrl输入的开关控制信号为低电平信号；
当T1和T2为p型晶体管时，当移位寄存器单元的温度小于预定温度时，Ctrl输入的开关控制信号为低电平信号，当移位寄存器单元的温度大于或等于预定温度时，Ctrl输入的开关控制信号为高电平信号。
在本发明实施例中，所述的移位寄存器单元还可以包括上拉节点控制电路；
所述上拉节点控制电路用于在输入端提供的输入信号的控制下，控制所述上拉节点与所述第一扫描电压端电连接，在复位端提供的复位信号的控制下，控制所述上拉节点与所述第二扫描电压端电连接。
在具体实施时，本发明实施例所述的移位寄存器单元可以包括上拉节点控制电路，在输入信号和复位信号的控制下，控制上拉节点的电位。
如图5所示，在图1所示的移位寄存器单元的实施例的基础上，本发明实施例所述的移位寄存器单元还包括上拉节点控制电路50；
所述上拉节点控制电路50分别与输入端INPUT、上拉节点PU、第一扫描电压端VDS、复位端RESET和第二扫描电压端VSD电连接，用于在输入端INPUT提供的输入信号的控制下，控制所述上拉节点PU与所述第一扫描电压端VDS电连接，在复位端RESET提供的复位信号的控制下，控制所述上拉节点PU与所述第二扫描电压端VSD电连接。
本发明如图5所示的移位寄存器单元的实施例在工作时，
在正向扫描时，所述第一扫描电压端VDS可以输入高电压信号，所述第二扫描电压端VSD可以输入低电压信号；在反向扫描时，所述第一扫描电压端VDS可以输入低电压信号，所述第二扫描电压端VSD可以输入高电压信号；但不以此为限。在本发明实施例的工作过程中，以正向扫描为例说明。
在本发明如图5所示的移位寄存器单元的实施例中，所述输入端INPUT可以与相邻上一级移位寄存器单元的栅极驱动信号输出端电连接，所述复位端RESET可以与相邻下一级移位寄存器单元的栅极驱动信号输出端电连接，但不以此为限。
本发明如图5所示的移位寄存器单元的实施例在工作时，在正向扫描时，
在输入阶段，在输入信号的控制下，上拉节点控制电路50在输入端INPUT提供的输入信号的控制下，控制所述上拉节点PU与所述第一扫描电压端VDS电连接，以控制PU的电位为高电平；
在复位阶段，在复位信号的控制下，上拉节点控制电路50在复位端RESET提供的复位信号的控制下，控制所述上拉节点PU与所述第二扫描电压端VSD电连接，以控制将PU的电位复位为低电平。
具体的，所述上拉节点控制电路可以包括输入晶体管和复位晶体管；
所述输入晶体管的控制极与所述输入端电连接，所述输入晶体管的第一极与所述第一扫描电压端电连接，所述输入晶体管的第二极与所述上拉节点电连接；
所述复位晶体管的控制极与所述复位端电连接，所述复位晶体管的第一极与所述上拉节点电连接，所述复位晶体管的第二极与所述第二扫描电压端电连接。
如图6所示，在如图5所示的移位寄存器单元的实施例的基础上，所述上拉节点控制电路50包括输入晶体管M1和复位晶体管M2；
所述输入晶体管M1的栅极与所述输入端INPUT电连接，所述输入晶体管M1的漏极与所述第一扫描电压端VDS电连接，所述输入晶体管M1的源极与所述上拉节点PU电连接；
所述复位晶体管M2的栅极与所述复位端RESET电连接，所述复位晶体管M2的漏极与所述上拉节点PU电连接，所述复位晶体管M2的源极与所述第二扫描电压端VSD电连接。
在图6所示的实施例中，M1和M2都为n型薄膜晶体管，但不以此为限。
本发明如图6所示的移位寄存器单元的实施例在工作时，在正向扫描时，
在输入阶段，INPUT输入高电平，RESET输入低电平，M1打开，M2关闭；
在复位阶段，INPUT输入低电平，RESET输入高电平，M2打开，M1关闭。
在具体实施时，本发明实施例所述的移位寄存器单元还可以包括下拉节点控制电路、上拉节点复位电路、存储电容和输出电路，其中，
所述下拉节点控制电路用于在上拉节点的控制下，控制下拉节点的电位；
所述上拉节点复位电路用于在下拉节点的控制下，控制对上拉节点的电位进行复位；
所述存储电容的第一端与所述上拉节点电连接，所述存储电容的第二端与栅极驱动信号输出端电连接；
所述输出电路用于在所述上拉节点的电位和所述下拉节点的电位的控制下，控制所述栅极驱动信号输出端输出栅极驱动信号。
如图7所示，在图5所示的移位寄存器单元的实施例的基础上，本发明实施例所述的移位寄存器单元还可以包括下拉节点控制电路71、上拉节点复位电路72、存储电容C1和输出电路73，其中，
所述下拉节点控制电路71分别与上拉节点PU和下拉节点PD电连接，用于在上拉节点PU的控制下，控制下拉节点PD的电位；
所述上拉节点复位电路72分别与上拉节点PU和下拉节点PD电连接，用于在下拉节点PD的控制下，控制对上拉节点PU的电位进行复位；
所述存储电容C1的第一端与所述上拉节点PU电连接，所述存储电容C1的第二端与栅极驱动信号输出端OUTPUT电连接；
所述输出电路73分别与所述上拉节点PU、所述下拉节点PD和所述栅极驱动信号输出端OUTPUT电连接，用于在所述上拉节点PU的电位和所述下拉节点PD的电位的控制下，控制所述栅极驱动信号输出端OUTPUT输出栅极驱动信号。
在具体实施时，所述下拉节点可以包括第一下拉节点和第二下拉节点。
如图8所示，在图7所示的移位寄存器单元的实施例的基础上，
所述输入支路可以包括辅助输入晶体管M1’，所述复位支路可以包括辅助复位晶体管M2’；
M1’的栅极与第一控制端INPUT’电连接，M1’的漏极与第一扫描电压端VDS电连接，M1’的源极与上拉节点PU电连接；
M2’的栅极与第二控制端RESET’电连接，M2’的漏极与上拉节点PU电连接，M2’的源极与第二扫描电压端VSD电连接；
所述上拉节点控制电路包括输入晶体管M1和复位晶体管M2；
所述输入晶体管M1的栅极与所述输入端INPUT电连接，所述输入晶体管M1的漏极与所述第一扫描电压端VDS电连接，所述输入晶体管M1的源极与所述上拉节点PU电连接；
所述复位晶体管M2的栅极与所述复位端RESET电连接，所述复位晶体管M2的漏极与所述上拉节点PU电连接，所述复位晶体管M2的源极与所述第二扫描电压端VSD电连接；
所述下拉节点控制电路包括第一下拉控制晶体管M9o、第二下拉控制晶体管M8o、第三下拉控制晶体管M5o、第四下拉控制晶体管M6o、第五下拉控制晶体管M9e、第六下拉控制晶体管M8e、第七下拉控制晶体管M5e和第八下拉控制晶体管M6e；
M9o的栅极和M9o的漏极都与第一电压端VDDo电连接，M9o的源极与第一下拉控制节点PDCNo电连接；
M8o的栅极与上拉节点PU电连接，M8o的漏极与第一下拉控制节点PDCNo电连接，M8o的源极与低电压端电连接；所述低电压端用于提供低电压VSS；
M5o的栅极与第一下拉控制节点PDCNo电连接，M5o的漏极与第一电压端VDDo电连接，M5o的源极与第一下拉节点PDo电连接；
M6o的栅极与所述上拉节点PU电连接，M6o的漏极与所述第一下拉节点PDo电连接，M6o的源极接入低电压VSS；
M9e的栅极和M9e的漏极都与第二电压端VDDe电连接，M9e的源极与第二下拉控制节点PDCNe电连接；
M8e的栅极与上拉节点PU电连接，M8e的漏极与第二下拉控制节点PDCNe电连接，M8e的源极与低电压端电连接；所述低电压端用于提供低电压VSS；
M5e的栅极与第二下拉控制节点PDCNe电连接，M5e的漏极与第二电压端VDDe电连接，M5e的源极与第二下拉节点PDe电连接；
M6e的栅极与所述上拉节点PU电连接，M6e的漏极与所述第二下拉节点PDe电连接，M6e的源极接入低电压VSS；
所述上拉节点复位电路包括第一上拉复位晶体管M10o和第二上拉复位晶体管M10e；
M10o的栅极与PDo电连接，M10o的漏极与PU电连接，M10o的源极接入低电压VSS；
M10e的栅极与PDe电连接，M10e的漏极与PU电连接，M10e的源极接入低电压VSS；
所述输出电路可以包括输出晶体管M3、第一输出复位晶体管M12o和第二输出复位晶体管M12e；
M3的栅极与PU电连接，M3的漏极与时钟信号端CLK电连接，M3的源极与栅极驱动信号输出端OUTPUT电连接；
M12o的栅极与PDo电连接，M12o的漏极与OUTPUT电连接，M12o的源极接入VSS；
M12e的栅极与PDe电连接，M12e的漏极与OUTPUT电连接，M12e的源极接入VSS；
本发明实施例所述的移位寄存器单元还包括第一控制晶体管M7和第二控制晶体管M13；
M7的栅极与初始控制端STV0电连接，M7的漏极与OUTPUT电连接，M7的源极接入VSS；
M13的栅极与STV0电连接，M13的漏极与PU电连接，M13的源极接入VSS。
在图8所示的移位寄存器单元的实施例中，所有的晶体管都为n型薄膜晶体管，但不以此为限。
在图8所示的移位寄存器单元的实施例中，STV0在一帧显示时间开始前和一帧显示时间结束后输入高电平，但不以此为限。
图8所示的移位寄存器单元仅为本发明实施例所述的移位寄存器单元的一种实施例，并不用于限定移位寄存器单元的结构。本发明实施例所述的移位寄存器单元可以为直流模型，也可以为交流模型。
本发明如图8所示的移位寄存器单元的实施例在工作时，当VDDo输入高电压时，VDDe输入低电压；当VDDo输入低电压时，VDDe输入高电压。
在本发明实施例所述的移位寄存器单元中，在现有移位寄存器单元中增加M1’和M2’，可以根据温度控制M1’和M2’的开启和关断，达到减小在不同温度区间内TFT(薄膜晶体管)开关特性差异的目的，实现移位寄存器单元在广温度区域的正常使用。
本发明实施例所述的移位寄存器单元可以弥补目前的移位寄存器单元的TFT特性在不同温度区间存在差异带来的显示不良问题(如低温下开启电流Ion不足造成的AD(Abnormal Display，异常显示)不良，高温下漏电流Ioff过大造成电流增加，功耗提升，带载不足等问题)。
本发明实施例所述的移位寄存器单元的驱动方法，应用于上述的移位寄存器单元，所述移位寄存器单元的驱动方法包括：
输入支路在第一控制端的电位的控制下，控制形成或断开第一扫描电压端与上拉节点之间的第一通路；
复位支路在第二控制端的电位的控制下，控制形成或断开第二扫描电压端与所述上拉节点之间的第二通路。
在本发明实施例所述的移位寄存器单元的驱动方法中，
当所述移位寄存器单元的温度小于预定温度时，在显示周期，在输入阶段，输入支路在第一控制端的电位的控制下，控制形成第一扫描电压端与上拉节点之间的第一通路，在复位阶段，复位支路在第二控制端的电位的控制下，控制形成第二扫描电压端与所述上拉节点之间的第二通路，以弥补在低温下输入晶体管的开启电流Ion降低，输入晶体管无法正常开启，充电及降噪无法正常进行的问题；
当所述移位寄存器单元的温度大于或等于预定温度时，输入支路在第一控制端的电位的控制下，控制断开第一扫描电压端与上拉节点之间的第一通路，复位支路在第二控制端的电位的控制下，控制断开第二扫描电压端与所述上拉节点之间的第二通路，以减小漏电流，改善高温下由于漏电而造成的功耗提升的情况。
具体的，所述移位寄存器单元还可以包括开关电路；所述移位寄存器单元的驱动方法还可以包括：
比较移位寄存器单元的温度和预定温度；
当所述移位寄存器单元的温度小于所述预定温度时，开关电路在所述开关控制信号的控制下，控制输入端与所述第一控制端之间连通，控制复位端与所述第二控制端之间连通；
当所述移位寄存器单元的温度大于或等于所述预定温度时，开关电路在所述开关控制信号的控制下，控制输入端与所述第一控制端之间断开，控制复位端与所述第二控制端之间断开，以使得所述第一控制端和所述第二控制端处于浮空状态。
在本发明实施例的移位寄存器单元的驱动方法中，
当移位寄存器单元的温度小于预定温度时，在开关控制线提供的开关控制信号的控制下，开关电路控制输入端与第一控制端之间连通，并控制复位端与第二控制端之间连通；
当移位寄存器单元的温度大于或等于预定温度时，在开关控制线提供的开关控制信号的控制下，开关电路控制输入端与第一控制端之间断开，并控制复位端与第二控制端之间断开，以控制第一控制端和第二控制端处于浮空状态。
本发明实施例所述的栅极驱动电路包括多级上述的移位寄存器单元。
具体的，所述移位寄存器单元还包括开关电路，所述开关电路用于在开关控制线提供的开关控制信号的控制下，控制输入端与所述第一控制端之间连通，控制复位端与所述第二控制端之间连通；
所述栅极驱动电路还包括温度控制器；
所述温度控制器用于检测所述栅极驱动电路的温度，并用于当所述温度小于预定温度时，控制所述开关控制信号，以控制所述输入端与所述第一控制端之间连通，并控制所述复位端与所述第二控制端之间连通，并用于当所述温度小于预定温度时，控制所述开关控制信号，以控制所述第一控制端和所述第二控制端处于浮空状态。
本发明实施例所述的栅极驱动电路在现有的GOA(Gate On Array，设置于阵列基板上的栅极驱动电路)架构中，在栅极驱动电路包括的移位寄存器单元中增加辅助输入晶体管、辅助复位晶体管和开关电路，并增加温度控制器，通过温度控制器感知栅极驱动电路的温度，来控制开关电路的开启或关断，进而控制辅助输入晶体管的开启或关断，控制辅助复位晶体管的开启或关断，达到减小在不同温度区间内TFT开关特性差异的目的，实现GOA产品在广温度区域的正常使用。
温度控制器可以根据具体产品要求进行设定，可以采用模式一和模式二；
当温度控制器开启模式一时，在开关控制线提供的开关控制信号的控制下，开关电路控制输入端与第一控制端之间连通，并控制复位端与第二控制端之间连通，则在输入阶段，输入端可以控制输入晶体管打开，第一控制端可以控制辅助输入晶体管打开，第一扫描电压端提供的第一扫描电压可以通过输入晶体管和辅助输入晶体管进入上拉节点，以提升开启电流，弥补低温开启电流不足的问题；复位端可以控制复位晶体管关断，第二控制端可以控制辅助复位晶体管关断；在复位阶段，复位端可以控制复位晶体管打开，第二控制端可以控制辅助复位晶体管打开，输入端可以控制输入晶体管关断，第一控制端可以控制辅助输入晶体管关断，则在复位阶段，复位端可以控制复位晶体管打开，第二控制端可以控制辅助复位晶体管打开，第二扫描电压端提供的第二扫描电压可以通过复位晶体管和辅助复位晶体管进入上拉节点，以提升开启电流，弥补低温开启电流不足的问题；
当温度控制器开启模式二时，在开关控制线提供的开关控制信号的控制下，开关电路控制输入端与第一控制端之间断开，并控制复位端与第二控制端之间断开，输入信号无法通过开关电路提供至第一控制端，复位信号无法通过开关电路提供第二控制端，第一控制端和第二控制端处于浮空状态，辅助输入晶体管和辅助复位晶体管处于关闭状态，减小高温漏电而功耗提升的问题。
在一种情况下，模式一可以为低温+室温，模式二可以为高温，此时，所述预定温度可以大于或等于40摄氏度而小于或等于50摄氏度，但不以此为限；
在另一种情况下，模式一可以为低温，模式二可以为高温+室温，此时，所述预定温度可以大于或等于-5摄氏度而小于或等于5摄氏度，但不以此为限。
在本发明实施例中，所述移位寄存器单元可以包括移位寄存器模块和开关电路，所述移位寄存器模块可以包括输入支路、复位支路、上拉节点控制电路、下拉节点控制电路、上拉节点复位电路、存储电容和输出电路，但不以此为限。
如图9所示，示出了本发明实施例所述的栅极驱动电路包括的第一级移位寄存器单元、第二级移位寄存器单元、第三级移位寄存器单元和第四级移位寄存器单元；
第一级移位寄存器单元包括第一级移位寄存模块S1和第一开关电路91；
第二级移位寄存器单元包括第二级移位寄存模块S2和第二开关电路92；
第三级移位寄存器单元包括第三级移位寄存模块S3和第三开关电路93；
第四级移位寄存器单元包括第四级移位寄存模块S4和第四开关电路94；
在图9中，标号为CLK1的为第一时钟信号端，标号为CLK2的为第二时钟信号端，标号为CLK3的为第三时钟信号端，标号为CLK4的为第四时钟信号端，标号为VDDo的为第一电压端，标号为VDDe的为第二电压端，标号为VSS的为低电压，标号为OUTPUT的为栅极驱动信号输出端，标号为INPUT的为输入端，标号为RESET的为复位端，标号为INPUT’的为第一控制端，标号为RESET’的为第二控制端，标号为STV的为起始信号；
S1的输入端和S2的输入端接入STV；
第一开关电路91包括第一级第二开关晶体管T12；
T12的栅极与开关控制线Ctrl电连接，T12的漏极与S1的复位端电连接，T12的源极与S1的第二控制端电连接；
第二开关电路92包括第二级第二开关晶体管T22；
T22的栅极与开关控制线Ctrl电连接，T12的漏极与S2的复位端电连接，T12的源极与S2的第二控制端电连接；
第三开关电路93包括第三级第一开关晶体管T31和第三级第二开关晶体管T32；
T31的栅极与开关控制线Ctrl电连接，T31的漏极与S3的输入端电连接，T31的源极与S3的第一控制端电连接；
T32的栅极与开关控制线Ctrl电连接，T32的漏极与S3的复位端电连接，T32的源极与S3的第二控制端电连接；
第四开关电路94包括第四级第一开关晶体管T41和第四级第二开关晶体管T42；
T41的栅极与开关控制线Ctrl电连接，T41的漏极与S4的输入端电连接，T41的源极与S4的第一控制端电连接；
T42的栅极与开关控制线Ctrl电连接，T42的漏极与S4的复位端电连接，T42的源极与S4的第二控制端电连接。
在图9所示的实施例中，各开关电路包括的晶体管都为n型薄膜晶体管，但不以此为限。
在图9所示的实施例中，S1接入CLK1、S2接入CLK2、S3接入CLK3，S4接入CLK4；
S3的输入端与S1的栅极驱动信号输出端电连接，S3的第一控制端与S1的栅极驱动信号输出端电连接；
S4的输入端与S2的栅极驱动信号输出端电连接，S4的第一控制端与S2的栅极驱动信号输出端电连接；
S1的第一控制端与S2的第一控制端浮空；
S1的复位端与S1的第二控制端与S3的栅极驱动信号输出端电连接；
S2的复位端与S2的第二控制端与S4的栅极驱动信号输出端电连接；
S1的栅极驱动信号输出端与第一行栅线GL1电连接，S2的栅极驱动信号输出端与第二行栅线GL2电连接，S3的栅极驱动信号输出端与第三行栅线GL3电连接，S4的栅极驱动信号输出端与第四行栅线GL4电连接。
在本发明实施例中，当本发明实施例所述的栅极驱动电路接入四个时钟信号时，第4a-3级移位寄存器单元接入第一时钟信号，第4a-2级移位寄存器单元接入第二时钟信号，第4a-1级移位寄存器单元接入第三时钟信号，第4a级移位寄存器单元接入第四时钟信号，a为正整数；
第A级移位寄存器单元的输入端与第A-2级移位寄存器单元的栅极驱动信号输出端电连接，第A级移位寄存器单元的复位端与第A+2级移位寄存器单元的栅极驱动信号输出端电连接，A为正整数。
在本发明实施例中，当本发明实施例所述的栅极驱动电路接入两个时钟信号时，第2a-1级移位寄存器单元接入第一时钟信号，第2a级移位寄存器单元接入第二时钟信号，a为正整数；
第A级移位寄存器单元的输入端与第A-1级移位寄存器单元的栅极驱动信号输出端电连接，第A级移位寄存器单元的复位端与第A+1级移位寄存器单元的栅极驱动信号输出端电连接，A为正整数。
在本发明实施例中，当本发明实施例所述的栅极驱动电路接入六个时钟信号时，第6a-5级移位寄存器单元接入第一时钟信号，第6a-4级移位寄存器单元接入第二时钟信号，第6a-3级移位寄存器单元接入第三时钟信号，第6a-2级移位寄存器单元接入第四时钟信号，第6a-1级移位寄存器单元接入第五时钟信号，第6a级移位寄存器单元接入第六时钟信号，a为正整数；
第A级移位寄存器单元的输入端与第A-3级移位寄存器单元的栅极驱动信号输出端电连接，第A级移位寄存器单元的复位端与第A+3级移位寄存器单元的栅极驱动信号输出端电连接，A为正整数。
在本发明实施例中，当本发明实施例所述的栅极驱动电路接入八个时钟信号时，第8a-7级移位寄存器单元接入第一时钟信号，第8a-6级移位寄存器单元接入第二时钟信号，第8a-5级移位寄存器单元接入第三时钟信号，第8a-4级移位寄存器单元接入第四时钟信号，第8a-3级移位寄存器单元接入第五时钟信号，第8a-2级移位寄存器单元接入第六时钟信号，第8a-1级移位寄存器单元接入第七时钟信号，第8a级移位寄存器单元接入第八时钟信号，a为正整数；
第A级移位寄存器单元的输入端与第A-4级移位寄存器单元的栅极驱动信号输出端电连接，第A级移位寄存器单元的复位端与第A+4级移位寄存器单元的栅极驱动信号输出端电连接，A为正整数。
本发明实施例所述的显示装置包括上述的栅极驱动电路。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (13)

1.一种移位寄存器单元，其特征在于，包括输入支路和复位支路；
所述输入支路用于在第一控制端的电位的控制下，控制形成或断开第一扫描电压端与上拉节点之间的第一通路；
所述复位支路用于在第二控制端的电位的控制下，控制形成或断开第二扫描电压端与所述上拉节点之间的第二通路。
2.如权利要求1所述的移位寄存器单元，其特征在于，所述输入支路包括至少一个辅助输入晶体管；
所述辅助输入晶体管的控制极与所述第一控制端电连接，所述辅助输入晶体管的第一极与所述第一扫描电压端电连接，所述辅助输入晶体管的第二极与所述上拉节点电连接。
3.如权利要求1所述的移位寄存器单元，其特征在于，所述复位支路包括至少一个辅助复位晶体管；
所述辅助复位晶体管的控制极与所述第二控制端电连接，所述辅助复位晶体管的第一极与所述上拉节点电连接，所述辅助复位晶体管的第二极与所述第二扫描电压端电连接。
4.如权利要求1所述的移位寄存器单元，其特征在于，还包括开关电路；
所述开关电路用于在开关控制线提供的开关控制信号的控制下，控制输入端与所述第一控制端之间连通，控制复位端与所述第二控制端之间连通。
5.如权利要求4所述的移位寄存器单元，其特征在于，所述开关电路包括第一开关晶体管和第二开关晶体管；
所述第一开关晶体管的控制极与开关控制线电连接，所述第一开关晶体管的第一极与所述输入端电连接，所述第一开关晶体管的第二极与所述第一控制端电连接；
所述第二开关晶体管的控制极与所述开关控制线电连接，所述第二开关晶体管的第一极与所述复位端电连接，所述第二开关晶体管的第二极与所述第二控制端电连接。
6.如权利要求1至5中任一权利要求所述的移位寄存器单元，其特征在于，还包括上拉节点控制电路；
所述上拉节点控制电路用于在输入端提供的输入信号的控制下，控制所述上拉节点与所述第一扫描电压端电连接，在复位端提供的复位信号的控制下，控制所述上拉节点与所述第二扫描电压端电连接。
7.如权利要求6所述的移位寄存器单元，其特征在于，所述上拉节点控制电路包括输入晶体管和复位晶体管；
所述输入晶体管的控制极与所述输入端电连接，所述输入晶体管的第一极与所述第一扫描电压端电连接，所述输入晶体管的第二极与所述上拉节点电连接；
所述复位晶体管的控制极与所述复位端电连接，所述复位晶体管的第一极与所述上拉节点电连接，所述复位晶体管的第二极与所述第二扫描电压端电连接。
8.如权利要求1至5中任一权利要求所述的移位寄存器单元，其特征在于，还包括下拉节点控制电路、上拉节点复位电路、存储电容和输出电路，其中，
所述下拉节点控制电路用于在上拉节点的控制下，控制下拉节点的电位；
所述上拉节点复位电路用于在下拉节点的控制下，控制对上拉节点的电位进行复位；
所述存储电容的第一端与所述上拉节点电连接，所述存储电容的第二端与栅极驱动信号输出端电连接；
所述输出电路用于在所述上拉节点的电位和所述下拉节点的电位的控制下，控制所述栅极驱动信号输出端输出栅极驱动信号。
9.一种移位寄存器单元的驱动方法，应用于如权利要求1至8中任一权利要求所述的移位寄存器单元，其特征在于，所述移位寄存器单元的驱动方法包括：
输入支路在第一控制端的电位的控制下，控制形成或断开第一扫描电压端与上拉节点之间的第一通路；
复位支路在第二控制端的电位的控制下，控制形成或断开第二扫描电压端与所述上拉节点之间的第二通路。
10.如权利要求9所述的移位寄存器单元的驱动方法，其特征在于，所述移位寄存器单元还包括开关电路；
所述移位寄存器单元的驱动方法还包括：
比较移位寄存器单元的温度和预定温度；
当所述移位寄存器单元的温度小于所述预定温度时，开关电路在开关控制信号的控制下，控制输入端与所述第一控制端之间连通，控制复位端与所述第二控制端之间连通；
当所述移位寄存器单元的温度大于或等于所述预定温度时，开关电路在所述开关控制信号的控制下，控制输入端与所述第一控制端之间断开，控制复位端与所述第二控制端之间断开，以使得所述第一控制端和所述第二控制端处于浮空状态。
11.一种栅极驱动电路，其特征在于，包括多级如权利要求1至8中任一权利要求所述的移位寄存器单元。
12.如权利要求11所述的栅极驱动电路，其特征在于，所述移位寄存器单元还包括开关电路，所述开关电路用于在开关控制线提供的开关控制信号的控制下，控制输入端与所述第一控制端之间连通，控制复位端与所述第二控制端之间连通；
所述栅极驱动电路还包括温度控制器；
所述温度控制器用于检测所述栅极驱动电路的温度，并用于当所述温度小于预定温度时，控制所述开关控制信号，以控制所述输入端与所述第一控制端之间连通，并控制所述复位端与所述第二控制端之间连通，并用于当所述温度小于预定温度时，控制所述开关控制信号，以控制所述第一控制端和所述第二控制端处于浮空状态。
13.一种显示装置，其特征在于，包括如权利要求11或12所述的栅极驱动电路。
CN201911182695.9A 2019-11-27 2019-11-27 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 Active CN110728945B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911182695.9A CN110728945B (zh) 2019-11-27 2019-11-27 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
US16/839,413 US11328641B2 (en) 2019-11-27 2020-04-03 Shift register unit, driving method thereof, gate driving circuit and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911182695.9A CN110728945B (zh) 2019-11-27 2019-11-27 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Publications (2)

Publication Number Publication Date
CN110728945A true CN110728945A (zh) 2020-01-24
CN110728945B CN110728945B (zh) 2023-05-30

Family

ID=69226182

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911182695.9A Active CN110728945B (zh) 2019-11-27 2019-11-27 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Country Status (2)

Country Link
US (1) US11328641B2 (zh)
CN (1) CN110728945B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1089291A2 (en) * 1999-09-29 2001-04-04 TDK Corporation Shift register and image display apparatus using the same
JP2004146035A (ja) * 2002-09-02 2004-05-20 Canon Inc シフトレジスタ及び表示装置及び情報表示装置
US20080251721A1 (en) * 2007-04-05 2008-10-16 Mitsubishi Electric Corporation Thermal infrared solid state imaging device and infrared camera
US20110221724A1 (en) * 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for driving input circuit and method for driving display device
CN105702194A (zh) * 2016-04-26 2016-06-22 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及其驱动方法
CN106448536A (zh) * 2016-10-31 2017-02-22 合肥鑫晟光电科技有限公司 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN107358906A (zh) * 2017-09-14 2017-11-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108648714A (zh) * 2018-07-11 2018-10-12 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN109192238A (zh) * 2018-10-30 2019-01-11 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100797522B1 (ko) * 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
CN102682727B (zh) * 2012-03-09 2014-09-03 北京京东方光电科技有限公司 移位寄存器单元、移位寄存器电路、阵列基板及显示器件
TWI509593B (zh) * 2013-12-20 2015-11-21 Au Optronics Corp 移位暫存器
CN103714792B (zh) * 2013-12-20 2015-11-11 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置
CN104700805B (zh) * 2015-03-26 2016-09-07 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路、显示面板及显示装置
CN105096803B (zh) * 2015-08-26 2017-11-14 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN105185349B (zh) * 2015-11-04 2018-09-11 京东方科技集团股份有限公司 一种移位寄存器、栅极集成驱动电路及显示装置
CN105702294B (zh) * 2016-01-13 2019-09-17 京东方科技集团股份有限公司 移位寄存单元及驱动方法、栅极驱动电路和触控显示装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1089291A2 (en) * 1999-09-29 2001-04-04 TDK Corporation Shift register and image display apparatus using the same
JP2004146035A (ja) * 2002-09-02 2004-05-20 Canon Inc シフトレジスタ及び表示装置及び情報表示装置
US20080251721A1 (en) * 2007-04-05 2008-10-16 Mitsubishi Electric Corporation Thermal infrared solid state imaging device and infrared camera
US20110221724A1 (en) * 2010-03-12 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Method for driving input circuit and method for driving display device
CN105702194A (zh) * 2016-04-26 2016-06-22 京东方科技集团股份有限公司 一种移位寄存器单元、栅极驱动电路及其驱动方法
CN106448536A (zh) * 2016-10-31 2017-02-22 合肥鑫晟光电科技有限公司 移位寄存器、栅极驱动电路、显示面板及驱动方法
CN107358906A (zh) * 2017-09-14 2017-11-17 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN108648714A (zh) * 2018-07-11 2018-10-12 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN109192238A (zh) * 2018-10-30 2019-01-11 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Also Published As

Publication number Publication date
US20210158737A1 (en) 2021-05-27
CN110728945B (zh) 2023-05-30
US11328641B2 (en) 2022-05-10

Similar Documents

Publication Publication Date Title
CN107256701B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN109064964B (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN105118417A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104021750A (zh) 移位寄存器单元、栅极驱动电路及驱动方法和显示装置
CN108269539B (zh) 移位寄存器单元、栅极驱动电路以及异常情况处理方法
CN105810142B (zh) 移位寄存单元及其驱动方法、移位寄存器电路、显示装置
US10762975B2 (en) Shift register circuit, driving method thereof, and display device
CN105118418A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN106991958B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN104715732A (zh) 一种栅极驱动电路及显示装置
US11176863B2 (en) Shift register unit, gate driving circuit and display device
CN114038385B (zh) 栅极驱动器及显示装置
US11705048B2 (en) Shift register unit, circuit structure, gate drive circuit, drive circuit and display device
CN108417170A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN108538237A (zh) 一种栅极驱动电路、方法及显示装置
CN108877620B (zh) 漂移控制模块、方法、栅极驱动单元、方法和显示装置
CN110942742B (zh) 栅极驱动单元及驱动方法、栅极驱动电路和显示装置
CN105589604B (zh) 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路
CN108389540A (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
CN109461402B (zh) 移位寄存器单元、驱动方法和显示装置
WO2020057213A1 (en) Shift register, gate driver circuit and display device
CN105913826B (zh) 移位寄存器单元及驱动方法、移位寄存器电路及显示装置
US10971102B2 (en) Shift register unit and driving method, gate driving circuit, and display device
CN113196369A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN110728945B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant