CN110719691A - 电路网络间的连接装置及实现方法、设备、存储介质 - Google Patents
电路网络间的连接装置及实现方法、设备、存储介质 Download PDFInfo
- Publication number
- CN110719691A CN110719691A CN201810756010.6A CN201810756010A CN110719691A CN 110719691 A CN110719691 A CN 110719691A CN 201810756010 A CN201810756010 A CN 201810756010A CN 110719691 A CN110719691 A CN 110719691A
- Authority
- CN
- China
- Prior art keywords
- terminal
- pcb
- terminals
- layer
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000003860 storage Methods 0.000 title claims abstract description 17
- 238000004590 computer program Methods 0.000 claims description 13
- 238000009826 distribution Methods 0.000 claims description 12
- 230000015654 memory Effects 0.000 claims description 10
- 238000005553 drilling Methods 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 164
- 238000010586 diagram Methods 0.000 description 29
- 238000013461 design Methods 0.000 description 19
- 239000002344 surface layer Substances 0.000 description 17
- 239000011324 bead Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 9
- 230000006870 function Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000012938 design process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 101150037009 pin1 gene Proteins 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 239000011148 porous material Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000007667 floating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 101100520142 Caenorhabditis elegans pin-2 gene Proteins 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004069 differentiation Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000004146 energy storage Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09427—Special relation between the location or dimension of a pad or land and the location or dimension of a terminal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明实施例公开了一种电路网络间的连接装置及实现方法、设备及存储介质，其中，该连接装置为一个PCB封装，所述PCB封装包括相互导通的N个接线端，其中N为大于等于2的整数；所述N个接线端的每一所述接线端位于PCB板内层的走线层；每一所述接线端包括焊盘或孔盘，所述焊盘或孔盘的尺寸根据连接点处的走线宽度或过孔直径确定；所述N个接线端分别用于通过所述连接点来连接不同的电路网络；所述连接点包括走线或过孔。
Description
技术领域
本发明涉及电子电路技术，涉及但不限于一种电路网络间的连接装置及实现方法、设备、存储介质。
背景技术
印刷电路板(Printed Circuit Board，PCB)是电子电路技术中重要电子部件，是电子元器件的支撑体，电子元器件电器连接的载体。由于它是采用电子印刷术制作的，故被称为“印刷”电路板。
高密度互连(High Density Interconnector，HDI)是印刷电路板的一种生产技术，使用微盲埋孔技术的一种线路分布密度比较高的电路板。HDI专为小容量用户设计的紧凑型产品。它采用模块化可并联设计，具有全范围适应负载能力和较强的短时过载能力。
相关技术中的电路板根据电路的功能的要求，走线要满足特定的拓扑结构，各结构网络之间的跨接，以及模拟地、时钟地、开关电源地之间的单点接地。原始的做法是通过人工划分或连接网络间走线，但是采用人工的方式可靠性低，工作量大。有相关技术的做法是使用零欧姆电阻、磁珠或电感等元件进行短接。虽然可以保证连接的可靠性，但是会增加物料成本，并且元件占用PCB布局空间，增加了设计难度，尤其针对智能设备的HDI板，设计要求更高，难度更大。
发明内容
有鉴于此，本发明实施例为解决现有技术中存在的至少一个问题而提供一种电路网络间的连接装置及实现方法、设备、存储介质。
本发明实施例提供一种电路网络间的连接装置，所述连接装置是一个PCB封装，所述PCB封装包括相互导通的N个接线端，其中N为大于等于2的整数；
所述N个接线端的每一所述接线端位于PCB板内层的走线层；
每一所述接线端包括焊盘或孔盘，所述焊盘或孔盘的尺寸根据走线宽度或过孔直径确定；
所述N个接线端分别用于通过连接点来连接不同的电路网络；
所述连接点包括走线或过孔。
本发明实施例还提供一种电路网络间连接装置的实现方法，该方法包括：
确定PCB板的层阶及电路网络走线布局；
根据PCB板的层阶及电路网络的走线布局确定连接装置的相互导通的N个接线端的分布；其中，N为大于等于2的整数，所述N个接线端的每一所述接线端位于PCB板内层的走线层，每一所述接线端包括焊盘或孔盘；
确定所述电路网络连接点的走线宽度或过孔直径，并根据所述走线宽度或过孔直径确定所述焊盘或孔盘的尺寸；
根据所述N个接线端的分布和所述N个接线端的焊盘或孔盘的尺寸，确定为一个PCB封装。
本发明实施例又提供一种电路网络间连接装置的实现设备，包括存储器、处理器，所述存储器存储有可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述的电路网络间连接装置的实现方法。
本发明实施例再提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机可执行指令，该计算机可执行指令配置为执行上述的电路网络间连接装置的实现方法。
本发明实施例的装置用于HDI板的内层走线层，不占用表面层空间，设计难度小且灵活，易于设计和修改布局，结构简单，占用空间小，可以应用于HDI板。并且本发明实施例不需要使用零欧姆电阻、磁珠等元器件，保证了网络连接的可靠性，降低了成本。
附图说明
图1为本PCB板或HDI板过孔结构示意图；
图2为本发明实施例连接装置的基本结构应用于PCB板的示意图；
图3为本发明实施例连接装置的连接相同层的一种结构示意图；
图4为本发明实施例连接装置的连接不同层的一种结构示意图；
图5为本发明实施例连接装置的又一种连接不同层的结构应用于PCB板的示意图；
图6为本发明实施例连接装置的一种连接不同层结构示意图；
图7为本发明实施例连接装置的一种连接相同层结构示意图；
图8为本发明实施例连接装置的又一种连接相同层的结构应用于PCB板的示意图；
图9为本发明实施例连接装置的又一种连接不同层的结构示意图；
图10为本发明实施例连接装置的又一种连接不同层的结构应用于PCB板的示意图；
图11为本发明实施例连接装置的实现方法流程图；
图12为本发明实施例的另一种实现方法流程图。
具体实施方式
在各种电子产品的PCB板上，根据电路功能的要求PCB走线的要满足特定的拓扑结构，例如，有些电源要求星型的供网络，以及模拟地、时钟地、开关电源地等各种地之间要求单点接地；通常PCB走线使用零欧姆电阻、磁珠或电感等元件按照拓扑要求把网络短接，然后完成个分支的走线；这些短接元件虽然保证PCB走线正确的拓扑结构，但是会增加产品的物料成本。
在智能终端的HDI板上，同样也使用大量的电阻、磁珠或电感等短接元件实现各种网络间短接；但是由于HDI板的布局、布线密度很高，这些短接元件不仅是会增加产品的物料成本，同时也占用大量的PCB布局空间，加大了PCB的设计难度，本发明实施例提供一种电路网络间的连接装置，可以完成HDI板上不同电路网络间的短接，同时不增加产品的物料成本，而且也节约PCB的布局、布线空间。
为了更好地理解本发明的各实施例，现对以下名词进行做出如下解释：
微孔：直径小于150微米(μm)的孔，成孔方式有激光成孔，等离子蚀孔和光致成孔，通常采用激光成孔。
机械孔：直径大于200微米(μm)的孔，成孔方式通常采用机械钻头钻孔。
盲孔：(Blind via hole)连接表层和内层而不贯通整板的导通孔，在一侧表层可以看到。如图1所示，10、11为盲孔，通常采用微孔方式。
埋孔：(Buried hole)埋在内层的孔，不占PCB表面积，正反两面表层都看不到。如图1所示，12为埋孔，通常采用微孔方式或机械孔方式。
通孔：(Plating through hole)贯穿所有层的孔，一般指电镀通孔。如图1所示，13为通孔，通常采用机械孔方式。
HDI板多层结构：多层PCB印刷电路板是两层以上的印制板，它是由绝缘基板上的连接导线和装配焊接电子元件用的焊盘组成，既具有导通各层的线路，又具有相互间绝缘的作用。采用HDI技术的PCB印刷电路板具有两层以上的就是HDI板多层结构。HDI高密度互连为非机械钻孔，微盲孔孔环在150微米(μm)以下，内外层层间布线线宽/线隙在100微米(μm)以下。
HDI板多层结构一般用n层m阶表示，各层板通过曝光、显影、蚀刻、去膜等过程蚀刻出电路走线，多层之间进行压合，压合后成孔，再对孔进行电镀。一次压合为一阶，通常具有盲孔或埋孔的HDI板需要多次压合，即具有多阶结构。HDI板的层数通常为4、6、8、10、12层，阶数为一阶、二阶、三阶和任意阶，不同层数和阶数的HDI板使用不同结构的盲孔及埋孔。例如，10层3阶HDI板是将10层板材通过3次压合形成不同的盲孔及埋孔。
多层板与普通的单面板、双面板最大的区别是增加了内部电源层和接地层等走线层，电源和地线网络主要在电源层上布线。通过盲孔或埋孔实现各层之间的互通连接。
单点接地：所有电路的地线接到公共地线的同一点，进一步可分为串联单点接地和并联单点接地。优点在于，没有地环路，相对布线简单，但是地线往往较长，阻抗较大。
只要是接地，最终都要接到一起，然后入大地。如果不接在一起就是“浮地”，存在压差，容易积累电荷，造成静电。地是参考0电位，所有电压都是参考地得出的，地的标准要一致，故各种地应短接在一起。近似地，大地能够吸收所有电荷，始终维持稳定，是最终的地参考点。在电路板设计中，各种网络的地参考点连接到同一点，也就是单点接地，可以保证所有的地参考电压一致，当电路板接入电网中时，最终地参考点会通过电网返回发电厂入地。如果把模拟地和数字地大面积直接相连，会导致互相干扰。为了实现单点接地，一般采用的方法有四种：
(1)用磁珠连接；
(2)用电容连接；
(3)用电感连接；
(4)用0欧姆电阻连接。
磁珠：专用于抑制信号线、电源线上的高频噪声和尖峰干扰，还具有吸收静电脉冲的能力。磁珠是用来吸收超高频信号，像一些射频电路、锁相回路、振荡电路以及含超高频存储器的电路等都需要在电源输入部分加磁珠；而电感是一种蓄能元件，用在LC振荡电路，中低频的滤波电路等，电感的应用频率范围很少超过50MHz。磁珠有很高的电阻率和磁导率，等效于电阻和电感串联，但电阻值和电感值都随频率变化。
零欧姆电阻：又称为跨接电阻器，是一种特殊用途的电阻，零欧姆电阻并非真正的阻值为零，零欧姆电阻实际是电阻值很小的电阻。正因为有阻值，也就和常规贴片电阻一样有误差精度这个指标。电路板设计中两点不能用印刷电路连接，一般人工在表面层用跨线连接，在自动贴片的产品中，为了让自动贴片机和自动插件机正常工作，一般使用零电阻代替跨线。
在进行单点接地时，使用磁珠的等效电路相当于带阻限波器，只对某个频点的噪声有显著抑制作用，使用时需要预先估计噪点频率，以便选用适当的型号。对于频率不确定或无法预知的情况，就可能造成磁珠不合。并且磁珠成本较高，元件占用PCB布局空间，加大了设计难度。
使用电容或电感也可以实现单点接地，但是电容隔直通交，容易造成“浮地”；而电感的体积通常较大，杂散参数多，不稳定。
零欧姆电阻相当于较窄的电流通路，能够有效的限制环路电流，使噪声得到抑制，但是也会增加产品的物料成本；并且占用PCB布局空间，有较大的设计难度。
焊盘：印刷电路板元器件的接触焊接点，通常分为两种，一种是表面特征的焊接点(Land)，用于可表面贴装的元件；另一种是三维特征的焊接点(Pad)，用于可插的元件。Land不包括孔，而Pad包括孔在各层的焊接点。为了区分，本文将表面焊接点称为“焊盘”；将孔焊接点称为“孔盘”。
下面结合附图和实施例对本发明的技术方案进一步详细阐述。
本发明实施例提供一种电路网络间的连接装置，所述连接装置是一个PCB封装，所述PCB封装包括相互导通的N个接线端，其中N为大于等于2的整数；
所述N个接线端的每一所述接线端位于PCB板内层的走线层；
每一所述接线端包括焊盘或孔盘，所述焊盘或孔盘的尺寸根据走线宽度或过孔直径确定；
所述N个接线端分别用于通过连接点来连接不同的电路网络；
所述连接点包括走线或过孔。
下面以N＝2为例来说明本实施例提供的电路网络间的连接装置，图2为本发明实施例电路网络间的连接装置的应用于PCB板的示意图，如图2所示，该连接装置是一个PCB封装，所述PCB封装包括相互导通的2个接线端21和22；
接线端21和22都位于PCB板内层的走线层；
接线端21和22包括焊盘或孔盘，所述焊盘或孔盘的尺寸根据走线宽度或过孔直径确定；
接线端21连接电路网络23，接线端22连接电路网络24；
其中，图2的A图中，PCB板的走线层包括表面层L1、内层L2和表面层L3，接线端21和接线端22位于同一走线层，接线端21连接电路网络23，接线端22连接电路网络24，电路网络23的连接点为走线，电路网络24的连接点为过孔。图2的B图中，PCB板的走线层包括表面层L1、内层L2、内层L3和表面层L4；接线端21位于内层L2、接线端22位于内层L3；接线端21连接电路网络23，接线端22连接电路网络24，电路网络23和电路网络24的连接点都为走线。
需要说明的是，在PCB设计的过程中，一个PCB封装就是一个可以直接调用的整体器件。本实施例所提供的连接装置的各个接线端需要将不同的电路网络连接起来，形成一个短接点，它的实际接线端的个数和形态可以根据所要连接的电路网络来设计，但无论是什么形态，都需要将各个接线端短接起来，使它们相互导通，形成一个PCB封装。
各接线端通过焊盘或过孔连接不同电路网络。过孔可以为微孔，具体包括通孔、盲孔、埋孔等。器件的尺寸根据所要连接的电路网络上的连接点，也就是电路网络上的走线或者过孔来确定。这里的连接点是指专门用来与连接装置短接的点，它可以是电路网络走线上的某一点，也可以是某一个过孔。
当该连接装置应用于HDI板的时候，就需要考虑到HDI板的设计工艺要求。HDI板往往走线密度高，走线宽度较窄，过孔尺寸较小，一般过孔均为微孔，那么连接装置的尺寸也要适应于HDI板对应的走线宽度和过孔尺寸，以保证不占用过大的空间。
电子产品的PCB板一般为多层多阶的结构，尤其是HDI板，为了适应高密度小尺寸的要求，往往会有多个走线层经过多次压合形成一个整体板。也就是包含两个表面层和至少一个内层。对于这样的设计，表面层的空间就显得尤为重要，各种原器件、芯片等都需要占据表面层的空间。因此在电路设计的过程中就需要合理的利用表面层空间，尽量将不需要暴露在表面层的器件和走线等设置在内层。本实施例中的连接装置可以置于表面层，根据走线或过孔尺寸来设计尽量占用较少空间的形态，但也必然会占据一定的表面层空间。因此，在本实施例中，主要将连接装置置于HDI板内层的走线层，来起到短接不同电路网络的作用。
在本实施例中，该连接装置可以用于普通PCB板或HDI板的同一走线层，也可以用于不同走线层，还可以将同一走线层的两个或两个以上网络与其他走线层的一个或一个以上网络连接起来。即，无论需要连接的多个网络走线是否在同一走线层，或分布在多个走线层，均可适用本实施例的装置。
本发明实施例再提供一种电路网络间的连接装置，所述连接装置是一个PCB封装，所述PCB封装包括相互导通的N个接线端，其中N为大于等于2的整数；
所述N个接线端的每一所述接线端位于PCB板内层的走线层；所述N个接线端分别用于通过连接点来连接不同的电路网络；所述连接点包括走线或过孔；
每一所述接线端包括焊盘或孔盘，所述焊盘或孔盘的尺寸根据走线宽度或过孔直径确定；
所述N个接线端包括：位于第一走线层的第一接线端和第二接线端；所述第一接线端与第二接线端分别包括焊盘；所述第一接线端的焊盘与第二接线端的焊盘相切或相交导通。
以下以N＝2为例来说明本实施例提供的电路网络间的连接装置，如图3所示，连接装置是一个PCB封装，所述PCB封装包括相互导通的2个接线端，接线端31和接线端32；
所述接线端31和接线端32位于PCB板内层的走线层；所述接线端31和接线端32分别用于通过连接点来连接不同的电路网络；所述连接点包括走线或过孔；
所述接线端31和接线端32包括焊盘或孔盘，所述焊盘或孔盘的尺寸根据走线宽度或过孔直径确定；
所述2个接线端包括：分别包含焊盘且所述焊盘位于同一走线层的接线端31(第一接线端)和接线端32(第二接线端)，即接线端31(第一接线端)和接线端32(所述第二接线端)位于PCB板的同一内层走线层。接线端31和接线端32分别用于连接第一电路网络和第二电路网络的连接点；接线端31和接线端32的焊盘相切或相交导通。
在本实施例中，两个电路网络具有位于同一走线层的连接点，因此，所述连接装置的接线端31和接线端32的焊盘在同一走线层。
在其他的实施例中，所述第一接线端的焊盘和第二接线端的焊盘为长方形；如果所述第一电路网络或第二电路网络的连接点有通流能力要求，则所述第一接线端的焊盘的宽度不小于所述第一电路网络连接点的走线宽度或过孔直径，所述第二接线端的焊盘宽度不小于第二电路网络连接点的走线宽度或过孔直径。参见图3，如果所述第一电路网络或第二电路网络的连接点有通流能力要求，则接线端31(第一接线端)的焊盘宽度不小于所述第一电路网络连接点的走线宽度或过孔直径，接线端32(所述第二接线端)的焊盘宽度不小于第二电路网络连接点的走线宽度或过孔直径。
在本实施例中，接线端31和接线端32的焊盘长宽尺寸是根据连接点的走线宽度或者过孔大小来设计的，在实际应用中还需要考虑到工艺的要求和连接点通流能力的要求。理论上长宽是不限的，为了节省空间，可以设计的尽可能小，但是当连接点有通流能力要求时，也就是连接点需要进行电流的流通，并且对电流通流的能力大小有一定的要求时，如果焊盘设计的过小，可能会使得通流能力收到影响。因此，如果连接点为走线，焊盘的宽度应不小于走线宽度；如果连接点为过孔，那么焊盘的长宽都应不小于过孔的直径。
本发明实施例又提供一种电路网络间的连接装置，所述连接装置是一个PCB封装，所述PCB封装包括相互导通的N个接线端，其中N为大于等于2的整数；
所述N个接线端的每一所述接线端位于PCB板内层的走线层；所述N个接线端分别用于通过连接点来连接不同的电路网络；所述连接点包括走线或过孔；
每一所述接线端包括焊盘或孔盘，所述焊盘或孔盘的尺寸根据走线宽度或过孔直径确定；
所述N个接线端包括：第三接线端和第四接线端；所述第三接线端用于与连接点位于第一走线层的第三网络连接；所述第四接线端用于与位于第二走线层的第四网络连接；其中，所述第三接线端贯穿第一走线层和第二走线层，第四接线端位于第二走线层。图4为本实施例提供的电路网络间的连接装置结构示意图，图4中仅示出N个接线端中第三接线端和第四接线端的关系，如图4所示，该连接装置PCB封装的接线端41(第三接线端)和接线端42(第四接线端)相互导通，其中，接线端41(第三接线端)贯穿第一走线层和第二走线层，接线端42(第四接线端)位于第二走线层，接线端41(第三接线端)用于连接第三网络位于第一走线层的连接点，接线端42(第四接线端)用于连接第四网络位于第二走线层的连接点。
在其他实施例中，第三接线端为贯穿第一走线层和第二走线层的过孔，所述过孔包括圆形的孔盘和与孔盘相连接的圆柱形钻孔，其中，孔盘位于第一走线层，钻孔贯穿第一走线层和第二走线层。如图4所示，接线端41(第三接线端)为贯穿第一走线层L1和第二走线层L2的过孔；所述过孔包括圆形的孔盘40和与孔盘相连接圆柱形钻孔43，其中，孔盘40位于第一走线层L1，钻孔43贯穿第一走线层L1和第二走线层L2。
在其他实施例中，第三接线端还包括位于第二走线层的子孔盘，所述第三接线端的孔盘和子孔盘通过所述钻孔相连接，所述子孔盘与所述第四接线端的焊盘相连接；所述第三接线端的孔盘和子孔盘的圆心，与所述第四接线端的焊盘的圆心，以及所述钻孔的轴心中心对齐。
如图4的A图所示，接线端41还包括一个位于走线层L3的子孔盘44，用于连接位于走线层L3的接线端42和贯穿走线层L2和走线层L3接线端41的钻孔43。接线端41的孔盘40和子孔盘44以及接线端42的焊盘均为圆形，接线端41的钻孔43为圆柱形，并且孔盘40、子孔盘44、接线端42的焊盘的圆心以及钻孔43的轴心中心对齐。如图4的B图所示，接线端41通过孔盘40与走线层L2的第一电路网络的走线45连接，接线端42与走线层L3的走线46相连接。
需要说明的是，子孔盘44是用于表示焊盘42与钻孔43的连接关系，可以理解为，与上一实施例中两个同层的焊盘相交或相切的连接关系中的相交关系类似；如果为相切关系，则也可以没有子孔盘44。子孔盘44的直径小于孔盘40的直径，且没有最小限制。
在其他实施例中，所述第三接线端的孔盘与第四接线端的焊盘尺寸相等；
所述第三接线端的子孔盘的尺寸小于所述第三接线端的孔盘的尺寸。
接线端41的孔盘40与接线端42的焊盘尺寸相等，这是为了尽可能占用最小的空间。在实际应用中，也可以根据需求来灵活设计。子孔盘44的尺寸小于孔盘40和接线端42的焊盘的尺寸。
对于上述几个实施例，可以根据实际的情况任意组合使用，并且各接线端的形态、结构和数量也可以根据实际情况来灵活设计。对于各接线端不在同一走线层的情况，可以为上述实施例中的两层，并且这两层可以是相邻的层也可以是不相邻的层；也可以为三层甚至多层，来连接更多的电路网络。并且在上述两个接线端在同一走线层和在不同走线层的结构也可以结合起来，连接更加复杂的电路网络结构。
本发明提供的又一实施例如图5所示，图5为10层3阶HDI板的结构纵切面图；其中，L1至L10为导电层(即走线层)，各导电层之间有绝缘基材500，常见材质为fr-4；连接装置的钻孔510位于L4至L7层的一个埋孔处，连接装置的接线端511用于连接电路网络501，接线端512用于连接电路网络502，接线端513用于连接接线端512和接线端514，接线端514用于连接电路网络503。
本实施例中的装置结构示意图如图6所示，结合图5应用于HDI板的示意图可以看出，该装置结构的PCB封装包括4个接线端，接线端610用于与L4层的一个电路网络连接；接线端620用于与L4层的另一电路网络连接；接线端630包括钻孔、孔盘631和孔盘632，其中孔盘631用于与接线端620连接，孔盘632用于与接线端640连接。孔盘632的直径小于孔盘631的直径，孔盘640的直径优选与孔盘631的直径相同。L4至L7表示接线端或孔盘在HDI板对应的走线层。
本实施例的连接装置可以将3个电路网络短接，其中接线端610与第一网络连接，接线端620与第二网络连接，接线端640用于与第三网络连接。第一网络与第二网络在同一走线层，第三网络在另一走线层，图中示例性地，第一网络与第二网络位于L4层，第三网络在L7层。
在其他实施例中，上述实施例的第三接线端630不仅可以连接第二接线端620和第四接线端640，也可以连接另一电路网络，并且这一电路网络可以位于L4层也可以位于L6层。
本发明实施例还提供一个在HDI板上实现不同电路网络间的连接装置，该连接装置是一个PCB封装，该PCB封装包含两个或两个以上接线端(pin)，所述的接线端(pin)可以位于PCB板的同一走线层或不同的走线层，位于PCB板的同一走线层的接线端(pin)通过接线端的焊盘相切或相交实现导通，位于不同走线层的接线端(pin)通过焊盘和相应的盲孔、埋孔短接实现导通。
根据HDI板叠层结构，本实施例中的连接装置可以放置于PCB板任何导电层，当连接装置放置在PCB的内部走线层时，短接装置不占据PCB板的布局空间，节约PCB板的布局空间；同时，可以依据HDI板上走线宽度和盲孔、埋孔的大小来设定短接装置的结构大小，短接装置的PCB封装占据最小的布线空间，节约PCB板的走线空间。
本实施例所提供的连接装置不仅可以实现不同网络间的走线短接，同时不增加产品的物料成本，而且节约PCB的布局、布线空间。
本实施例是通过连接装置连接不同网络的PCB走线。连接装置的PCB封装根据接线端(pin)在PCB板上导电层的分布情况有不同的实现方式：第一种实现方式为连接装置接线端(pin)位于同层的PCB封装，第二种实现方式为连接装置接线端(pin)位于不同层的PCB封装。下面分别介绍第一种实现方式和第二种实现方式。
第一种实现方式：连接装置接线端(pin)位于同层的PCB封装，参考图7和图8，其中：
图7为所述连接装置的接线端(pin)位于同一走线层的PCB封装实现方式，封装包括两个接线端(pin)，接线端71和接线端72，接线端71和接线端72的焊盘之间直接相切或相交，实现两个网络间的互联；接线端的焊盘可以选择为长方形，焊盘的宽度W值不限，如0.75毫米(mm)、0.1毫米(mm)、0.2毫米(mm)等；对于有通流能力要求的走线，焊盘的宽度W不应小于相应的PCB走线宽度；焊盘长度L不限，可以选择不小于盲孔的直径。
图8为连接的走线位于PCB相同的走线层时的实施方法的俯视图，所述的走线层为PCB的任意导电层，包括PCB板的表层和内部走线层。其中，图8中的A图为接线端81与接线端82连接都连接PCB走线，且电路网络83的走线与电路网络84的走线方向相同，图8中的B图为接线端81与接线端82连接都连接PCB走线，但电路网络83与电路网络84走线方向不同；图8中的C图为接线端81连接电路网络83的PCB走线，另一端连接电路网络84的过孔，如图8中的D图为接线端81和接线端82都连接过孔，其中接线端81连接电路网络83的过孔，接线端82连接电路网络84的过孔。
上述图8为图7中的装置应用于PCB板不同电路网络连接点时的情况。
本实施例中，在原理图上将连接装置封装的接线端分别赋需要短接的网络名；在PCB板上，根据需要短接走线的分布情况使用不同短接装置完成PCB走线短接。
第二种实现方式、连接装置接线端(pin)位于不同层的PCB封装，参考图9和图10，其中：
图9为一个应用于10层3阶HDI板上连接L4、L5、L6和L7层的PCB封装的结构示意图；其中，如图9的A图所示：第一接线端(pin1)为一个L4到L7层的埋孔，第一接线端(pin1)包含钻孔900、孔盘901和孔盘902，其中第一接线端(pin1)在L4和L6层的孔盘901连接一个电路网络；第一接线端(pin1)在L5和L7层的孔盘902用来连接第二接线端(pin2)的焊盘903。如图9的B图所示：孔盘902的直径d1小于孔盘901的直径，钻孔900的直径d1小于孔盘902的直径，本实施例中孔盘902的直径为0.22毫米。第二接线端(pin2)为一个在L5和L7层的焊盘，参考图9的A图的焊盘903，焊盘903的直径等于孔盘901的直径d3。实际应用中，根据PCB板的实际走线分布设置孔盘901、孔盘902和焊盘903的分布结构。
图10为图9中的装置应用于连接走线位于PCB不同的走线层时的示意图，图10为10层3阶HDI板的结构纵切面的侧视图；其中，L1至L10为导电层，L1和L10为元器件的布局层和走线层，即表面层，L2至L9为PCB内部走线层，L1至L10常见材质为铜箔；各导电层之间为绝缘基材，常见材质为fr-4。图中包括一个贯穿导电层L4到导电层L7的连接装置，连接装置的第一接线端1010的孔盘1012在L4层与第一电路网络1001的走线连接，第二接线端1020的焊盘1020在L7层与第二电路网络1002的走线连接。
上述实施例均适用于电子产品的PCB板，包括HDI板上不同网络PCB走线间的短接。利用本发明实施例，避免了工程师人工完成网络间走线短接或分割可靠性差，容易出现漏接或误接的情况；无需人工反复确认，对于HDI板来说大大减少了工作量。虽然通过零欧姆电阻、磁珠或电感短接，可以保证网络连接的可靠性，但是会增加物料成本，且元件占用PCB布局空间，对于HDI板设计难度更大；而采用本发明实施例的方法，则可以有效避免上述问题。
本发明实施例还提供一种电路网络连接装置的实现方法，如图11所示，该方法主要包括以下步骤：
步骤111、确定PCB板或HDI板的层阶及电路网络走线布局；
步骤112、根据PCB板的层阶及电路网络的走线布局确定连接装置的相互导通的N个接线端的分布。
如果所述电路网络的走线或过孔在不同的走线层，则确定所述N个接线端分布在不同的走线层；如果所述电路网络的走线或过孔在同一的走线层，则确定所述N个接线端分布在同一走线层；其中，所述PCB板包括HDI板，所述HDI板至少包含两个表面层和一个内层
其中，N为大于等于2的整数，所述N个接线端的每一所述接线端位于PCB板内层的走线层，每一所述接线端包括焊盘或孔盘。
步骤113、确定所述电路网络连接点的走线宽度或过孔直径，并根据所述走线宽度或过孔直径确定所述焊盘或孔盘的尺寸。
步骤114、根据所述N个接线端的分布和所述N个接线端的焊盘或孔盘的尺寸，确定为一个PCB封装。
本发明实施例提供又一种电路网络连接装置的实现方法，如图12所示，该方法主要包括以下步骤：
步骤121、提供一块HDI板，板子为多层PCB板，HDI板的层数通常为4、6、8、10和12层，阶数为一阶、二阶、三阶和任意阶，不同的层数和阶数HDI板使用不同结构的盲孔和埋孔；PCB板上有多个网络走线。
步骤122、在PCB板上放置上述实施例中的连接装置，根据需要连接走线所在的PCB走线层，放置相应的PCB封装，同层走线间短接放置图7所示的PCB封装，不同层走线间的连接放置图9所示的PCB封装。
步骤123、所述连接装置的PCB封装的接线端分别连接需要短接的PCB走线，短接装置PCB封装在PCB板上的实现方式参考图8和图10。
通过本发明实施例所提供的连接方法，或利用本发明实施例提供的连接装置，可以灵活的将复杂电路板中的各个需要短接的电路网络进行短接，通过独立的封装结构在各电路网络之间添加连接装置，将短接点作为一个独立的器件处理，有助于标准化涉及和自动化处理。除此之外，本发明实施例的装置主要用于HDI板的内层走线层，不占用表面层空间，设计难度小且灵活，易于设计和修改布局，结构简单，占用空间小，可以应用于HDI板。并且本发明实施例不需要使用零欧姆电阻、磁珠等元器件，既保证了网络连接的可靠性，从原理上区分走线，避免PCB设计过程中出现漏接、误接，也降低了产品的物料成本。
也就是说，本发明实施例可以应用于电子产品的HDI板，也可以应用于非HDI的普通PCB板，并且如下有益效果：第一、节约成本，在PCB设计过程中，可以替代零欧姆电阻、磁珠或电感，降低产品的物料成本；第二、提高产品可靠性，从原理上区分走线，避免PCB设计过程中出现漏接、误接；提高走线的可靠性；第三、节约PCB布局、布线空间，提高PCB的空间利用率，应用方便，提高工程师设计效率。
需要说明的是，本发明实施例中，如果以软件功能模块的形式实现上述的电路网络间连接装置的实现方法，并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本发明各个实施例所述方法的全部或部分。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的介质。这样，本发明实施例不限制于任何特定的硬件和软件结合。
本发明实施例又提供一种电路网络间连接装置的实现设备，包括存储器、处理器，所述存储器存储有可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述的电路网络间连接装置的实现方法。
本发明实施例再提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机可执行指令，该计算机可执行指令配置为执行上述的电路网络间连接装置的实现方法。
本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用硬件实施例、软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器和光学存储器等)上实施的计算机程序产品的形式。
本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的设备。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令设备的制造品，该指令设备实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。
Claims (12)
1.一种电路网络间的连接装置，其特征在于，
所述连接装置是一个PCB封装，所述PCB封装包括相互导通的N个接线端，其中N为大于等于2的整数；
所述N个接线端的每一所述接线端位于PCB板内层的走线层；
每一所述接线端包括焊盘或孔盘，所述焊盘或孔盘的尺寸根据连接点处的走线宽度或过孔直径确定；
所述N个接线端分别用于通过所述连接点来连接不同的电路网络；
所述连接点包括走线或过孔。
2.根据权利要求1所述的连接装置，其特征在于，所述N个接线端位于PCB板的同一走线层或不同走线层；
所述PCB板包括HDI板，所述HDI板至少包含两个表面层和一个内层。
3.根据权利要求2所述的连接装置，其特征在于，所述N个接线端包括：位于同一走线层的第一接线端和第二接线端；
所述第一接线端与第二接线端分别包括焊盘；
所述第一接线端用于连接第一电路网络，第二接线端用于连接第二电路网络；
所述第一接线端的焊盘与第二接线端的焊盘相切或相交导通。
4.根据权利要求3所述的连接装置，其特征在于，所述第一接线端的焊盘和第二接线端的焊盘为长方形；
所述第一接线端的焊盘的宽度不小于所述第一电路网络连接点的走线宽度或过孔直径，所述第二接线端的焊盘宽度不小于第二电路网络连接点的走线宽度或过孔直径。
5.根据权利要求1或2所述的连接装置，其特征在于，所述N个接线端包括：第三接线端和第四接线端；
所述第三接线端用于与连接点位于第一走线层的第三网络连接；
所述第四接线端用于与连接点位于第二走线层的第四网络连接；
其中，所述第三接线端贯穿第一走线层和第二走线层，第四接线端位于第二走线层。
6.根据权利要求5所述的连接装置，其特征在于，所述第三接线端为贯穿第一走线层和第二走线层的过孔，所述过孔包括孔盘和与孔盘相连接的钻孔，其中，孔盘位于第一走线层，钻孔贯穿第一走线层和第二走线层；
所述第四接线端包括与第三接线端相连接的圆形焊盘；所述第四接线端的焊盘位于第二走线层，并与第三接线端的钻孔相连接。
7.根据权利要求6所述的连接装置，其特征在于，所述第三接线端还包括位于第二走线层的子孔盘，所述第三接线端的孔盘和子孔盘通过所述钻孔相连接，所述子孔盘与所述第四接线端的焊盘相连接；
所述第三接线端的孔盘和子孔盘的中心，与所述第四接线端的焊盘的中心，以及所述钻孔的轴心中心对齐。
8.根据权利要求7所述的连接装置，其特征在于，所述第三接线端的孔盘与所述第四接线端的焊盘尺寸相等；
所述第三接线端的子孔盘的尺寸小于所述第三接线端的孔盘的尺寸。
9.一种电路网络间连接装置的实现方法，其特征在于，该方法包括：
确定PCB板的层阶及电路网络走线布局；
根据PCB板的层阶及电路网络的走线布局确定连接装置的相互导通的N个接线端的分布；其中，N为大于等于2的整数，所述N个接线端的每一所述接线端位于PCB板内层的走线层，每一所述接线端包括焊盘或孔盘；
确定所述电路网络连接点的走线宽度或过孔直径，并根据所述走线宽度或过孔直径确定所述焊盘或孔盘的尺寸；
根据所述N个接线端的分布和所述N个接线端的焊盘或孔盘的尺寸，进行PCB封装，得到所述电路网络间连接装置。
10.根据权利要求9所述的连接方法，其特征在于，所述根据PCB板的层阶及电路网络的走线布局确定连接装置的相互导通的N个接线端的分布包括：
如果所述电路网络的走线或过孔在不同的走线层，则确定所述N个接线端分布在不同的走线层；如果所述电路网络的走线或过孔在同一的走线层，则确定所述N个接线端分布在同一走线层；其中，所述PCB板包括HDI板，所述HDI板至少包含两个表面层和一个内层。
11.一种电路网络间连接装置的实现设备，其特征在于，包括存储器、处理器，所述存储器存储有可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述权利要求9或10提供的电路网络间连接装置的实现方法。
12.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机可执行指令，该计算机可执行指令配置为执行上述权利要求9或10提供的电路网络间连接装置的实现方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810756010.6A CN110719691A (zh) | 2018-07-11 | 2018-07-11 | 电路网络间的连接装置及实现方法、设备、存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810756010.6A CN110719691A (zh) | 2018-07-11 | 2018-07-11 | 电路网络间的连接装置及实现方法、设备、存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110719691A true CN110719691A (zh) | 2020-01-21 |
Family
ID=69208180
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810756010.6A Pending CN110719691A (zh) | 2018-07-11 | 2018-07-11 | 电路网络间的连接装置及实现方法、设备、存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110719691A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6747862B1 (en) * | 2000-07-17 | 2004-06-08 | Alcatel | System and method for providing high voltage withstand capability between pins of a high-density compliant pin connector |
| CN102843859A (zh) * | 2012-08-14 | 2012-12-26 | 广东欧珀移动通信有限公司 | 一种不同网络的短接方法及pcb焊盘封装 |
| CN106793467A (zh) * | 2017-01-03 | 2017-05-31 | 奇酷互联网络科技（深圳）有限公司 | 实现单点接地设计的方法、单点接地pcb封装和印刷电路板 |
| CN106980835A (zh) * | 2017-03-24 | 2017-07-25 | 维沃移动通信有限公司 | 一种指纹识别装置及电子设备 |
| CN107708334A (zh) * | 2017-09-27 | 2018-02-16 | 生益电子股份有限公司 | 一种pcb的制作方法及pcb |
-
2018
- 2018-07-11 CN CN201810756010.6A patent/CN110719691A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6747862B1 (en) * | 2000-07-17 | 2004-06-08 | Alcatel | System and method for providing high voltage withstand capability between pins of a high-density compliant pin connector |
| CN102843859A (zh) * | 2012-08-14 | 2012-12-26 | 广东欧珀移动通信有限公司 | 一种不同网络的短接方法及pcb焊盘封装 |
| CN106793467A (zh) * | 2017-01-03 | 2017-05-31 | 奇酷互联网络科技（深圳）有限公司 | 实现单点接地设计的方法、单点接地pcb封装和印刷电路板 |
| CN106980835A (zh) * | 2017-03-24 | 2017-07-25 | 维沃移动通信有限公司 | 一种指纹识别装置及电子设备 |
| CN107708334A (zh) * | 2017-09-27 | 2018-02-16 | 生益电子股份有限公司 | 一种pcb的制作方法及pcb |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100616384B1 (ko) | 수직 접속된 캐패시터를 구비하는 전자 어셈블리 및 제조방법 | |
| US20040022038A1 (en) | Electronic package with back side, cavity mounted capacitors and method of fabrication therefor | |
| JP4365166B2 (ja) | キャパシタ、多層配線基板及び半導体装置 | |
| US8488329B2 (en) | Power and ground vias for power distribution systems | |
| US6556453B2 (en) | Electronic circuit housing with trench vias and method of fabrication therefor | |
| CN101309559B (zh) | 多层印刷电路板及其设计方法和终端产品主板 | |
| WO2014002663A1 (ja) | インターポーザ、プリント基板及び半導体装置 | |
| JP7087044B2 (ja) | チップ電力供給システム、チップ、ｐｃｂ、およびコンピュータデバイス | |
| KR20150048105A (ko) | 배선 기판 및 배선 기판의 제조 방법 | |
| US20100108369A1 (en) | Printed Circuit Boards, Printed Circuit Board Capacitors, Electronic Filters, Capacitor Forming Methods, and Articles of Manufacture | |
| JP5190811B2 (ja) | 電源モジュール | |
| EP1295516B1 (en) | Bypass capacitor methods for achieving a desired value of electrical impedance between parallel planar conductors of an electrical power distribution structure, and associated electrical power distribution structures | |
| KR20200034175A (ko) | 인쇄 회로 기판 어셈블리 | |
| US10123426B2 (en) | Semiconductor integrated circuit device, printed board and manufacturing method of the semiconductor integrated circuit device | |
| EP2728976B1 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
| CN110719691A (zh) | 电路网络间的连接装置及实现方法、设备、存储介质 | |
| US8848386B2 (en) | Electronic circuit | |
| US9893701B1 (en) | Power filtering circuit and method | |
| JP2002171072A (ja) | 配線基板 | |
| CN110402022B (zh) | 一种pcb板及终端 | |
| US9215807B2 (en) | Small form factor stacked electrical passive devices that reduce the distance to the ground plane | |
| US7153723B1 (en) | Method of forming a ball grid array device | |
| JP4491338B2 (ja) | 半導体装置用基板および半導体装置 | |
| JP2000340956A (ja) | 多層配線基板 | |
| JP2002171073A (ja) | 配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200121 |
|
| RJ01 | Rejection of invention patent application after publication |