CN110708078B - 基于基模图的全局耦合ldpc码构造方法 - Google Patents

Abstract

本发明提出了一种基于基模图的全局耦合LDPC码构造方法，旨在解决现有技术存在的无法借助渐进性能分析工具优化译码门限的技术问题，并降低全局耦合LDPC码的误比特率。其实现步骤为:建立局部基模图；对局部基模图进行全局边扩展；对变量节点进行交织处理；筛选码长和码率满足条件的全局耦合LDPC码；确定最小译码门限；构建表示全局耦合LDPC码的基矩阵。本发明利用简单直观的图形结构，使用渐进性能分析工具优化译码门限，同时提升全局耦合LDPC码瀑布区的译码性能，降低误比特率，可用于光通信、无线通信和数据存储等场景中的编码。

Description

基于基模图的全局耦合LDPC码构造方法

技术领域

本发明属于无线通信技术及信道编码领域，涉及低密度校验码的构造方法，具体涉及一种基于基模图的全局耦合LDPC(low-density parity-check)码构造方法。本发明提出了一种基于图形结构的全局耦合LDPC码构造方法，用于光通信、无线通信和数据存储等场景中的编码。

背景技术

全局耦合LDPC码是由Juane Li和Shu Lin等人于2016年在Theory andApplications Workshop上发表的论文“Globally coupled LDPC codes”中提出的一类特殊结构的全局耦合LDPC码。从LDPC码的Tanner图上看，全局耦合LDPC码是利用一些额外的校验节点将多个独立的LDPC码连接起来，这些额外的校验节点为全局校验节点，而独立的LDPC码部分称为局部部分。正是因为有这些高联通性的全局校验节点，以及特定的代数构造方式，使得全局耦合LDPC码不但在AWGN信道和BEC信道性能优越，而且具有很好的迭代收敛速度。

Juane Li和Shu Lin等人在其发表的论文“Globally coupled LDPC codes”(IEEEInformation Theory and Applications Workshop,pp.1-10,2016)中，公开了两种基于有限域设计的全局耦合LDPC码构造方法。其中一种方法为级联型，该方法的设计步骤为：第一，构造在GF(q)上rk×rk(其中rk＝q-1)的基矩阵B_W并将其划分为r×r的阵列B_V，阵列中每一项为k×k的子矩阵W_ij，其中0≤i,j≤r-1；第二，将每个子阵W_ij提取m×n的子阵，构成新的r×r的阵列

第三，从

中提取t×t主对角部分作为局部部分B_R，从B_V阵列的每个子阵剩余部分的(k-m)行中选取相应的n列构成矩阵，并从矩阵中提取s行作为全局部分B_X；第四，将全局部分矩阵与局部部分拼接得到全局耦合LDPC码的基矩阵；第五，对基矩阵的每个元素进行扩展得到校验矩阵。另一种方法为交织型，该方法的设计步骤为：第一，构造在GF(q)上rk×rk(其中,rk＝q-1)的基矩阵B_W并从中提取rk×2ltf的阵列B_V(设l,t,f是满足2ltf<rk的三个正整数)；第二，从B_V提取前tf行得到tf×2ltf阵列

其中阵列中每一个项为f×2ltf的掩模矩阵M_i，其中0≤i≤t-1；第三，M_i中提取0≤j≤l-1的子矩阵

(第i+2tj个为f×f下三角矩阵M_low，第i+2tj+t个为f×f上三角矩阵M_up，其余均为全零矩阵)，对阵列

的子矩阵

利用M_i掩模得到矩阵B_i；第四，从B_V阵列每个子阵中剩余部分的(rk-tf)行中选取相应的n列并提取s行构成矩阵B_X，则可得到全局耦合LDPC码的基矩阵；第五，对基矩阵的每个元素进行扩展得到校验矩阵。该两种构造方法的不足之处在于，基于有限域等步骤复杂且不直观的代数方法构造，并仅能保证其构造出的全局耦合LDPC码拥有较低的错误平层，而无法保证其瀑布区的误比特率，且仅通过代数方法构造的全局耦合LDPC码无法无法借助渐进性能分析工具优化译码门限，导致较大的码率损失和较高的误比特率。

发明内容

本发明的目的在于针对上述现有技术的不足，提出一种基于基模图的全局耦合LDPC码构造方法，用于解决现有技术存在的无法使用渐进性能分析工具优化译码门限的缺陷，同时提升全局耦合LDPC码瀑布区的译码性能，降低误比特率。

实现本发明的技术方案是：首先利用基于基模图构造方法构造简单的基本LDPC码的基模图作为待构造全局耦合LDPC码的局部基模图，其次增加全局校验节点并利用全局边扩展方法构造全局耦合LDPC码的基模图，最后P-EXIT图分析算法优化基于基模图的全局耦合LDPC码的最小译码门限，实现本发明目的的具体步骤如下：

步骤1，基于基模图构造方法建立局部基模图：

建立一个由T个初始状态基模图构成的局部基模图，每个初始状态基模图中有m个基本LDPC码的校验节点和n个变量节点，每个变量节点与每个校验节点之间有k条边，其中，T∈{2,3,...,q-1}，m∈{1,2,...,n}，n∈{2,3,...,(q-1)/T}，k∈{2,…,(q-m×T)}，∈表示属于符号，q表示待构造的全局耦合LDPC码所在有限域GF(q)的阶数；

步骤2，增加全局校验节点并对局部基模图进行全局边扩展：

从局部基模图中的每个变量节点与每个基本LDPC码校验节点之间的k条边中，随机删除s条边，1≤s≤(q-m×T-1)；

在局部基模图中，除初始状态基模图的基本LDPC码校验节点外，再随机建立w个校验节点作为全局校验节点，w的取值与s相等；

将局部基模图中的每个变量节点分别与每个全局校验节点相连，得到一个全局边扩展后的基模图；

步骤3，对变量节点进行交织处理：

在全局边扩展后的基模图的所有变量节点中，随机选取p个由任意两个变量节点组合形成的变量节点对，交换每一对变量节点中两个节点的位置及其各节点与每个校验节点连接的边，获得一个变量节点交织后的基模图，p的取值范围为

其中，

表示向下取整操作；

步骤4，计算全局耦合LDPC码的码长和码率：

按照N_d＝n×T×(q-1)和

分别计算变量节点交织后的基模图对应构建的全局耦合LDPC码的码长N_d和码率R_d；

步骤5，判断全局耦合LDPC码是否满足构造参数条件，若是，将基模图数量N加1后执行步骤6；否则，执行步骤1；

步骤6，构建基矩阵：

构建一个变量节点交织后的基模图对应的基矩阵B＝[b_ij]，其中，b_ij表示基模图中第i个校验节点与第j个变量节点所连接的边数，0≤i≤(m×T+s-1),0≤j≤(n×T-1)；

步骤7，判断迭代次数N是否满足100，若是，则执行步骤8；否则，执行步骤1；

步骤8，采用P-EXIT图分析算法确定最小译码门限：

按照P-EXIT图分析算法，计算每次迭代构建的基矩阵B对应的译码门限K(B)，找到使译码门限值最小的基矩阵

将其所对应的译码门限

作为最小译码门限；

步骤9，将基矩阵

作为所构建全局耦合LDPC码的矩阵。

本发明与现有技术相比，具有如下优点：

第一，由于本发明采用基于基模图构造方法建立局部基模图，克服了现有技术基于有限域等步骤复杂且不直观的代数方法构造的不足，使得本发明可以从基模图的角度，用简便的步骤直观的构造全局耦合LDPC码。

第二，由于本发明采用增加全局校验节点并对局部基模图进行全局边扩展，克服了现有技术仅能保证其构造出的全局耦合LDPC码拥有较低的错误平层，而无法保证其瀑布区的误比特率的不足，使得本发明可以通过全局边扩展方法构造具有全局连接关系的校验节点的全局耦合LDPC码，借助扩展全局校验节点的边带来误比特率的提高。

第三，由于本发明采用P-EXIT图分析算法确定最小译码门限，克服了现有技术通过代数方法构造的全局耦合LDPC码无法无法借助渐进性能分析工具优化译码门限，导致较大的码率损失和较高的误比特率的不足，使得本发明可以在给定的码长和码率下设计出译码门限更低的全局耦合LDPC码。

附图说明

图1为本发明的流程图；

图2为本发明局部基模图的示意图；

图3为本发明进行全局边扩展后的基模图的示意图；

图4为本发明仿真实验中本发明与现有技术误比特率性能对比图。

具体实施方式

下面结合附图对本发明的技术方案和效果作进一步详细描述。

参照图1，对本发明的技术方案作进一步详细描述。

步骤1，建立局部基模图。

参照图2，建立一个由3个初始状态基模图构成的局部基模图，其中，黑色实心圆圈表示变量节点，黑色空心方块表示校验节点，两点间的黑色曲线表示相应变量节点与校验节点存在连接关系，每个初始状态基模图中，包含1个基本LDPC码的校验节点和2个变量节点，每个变量节点与每个校验节点之间有2条边。

步骤2，对局部基模图进行全局边扩展。

从局部基模图中的每个变量节点与每个基本LDPC码校验节点之间的2条边中，删除1条边。

参照图3，建立全局边扩展后的基模图，其中，图3中的1个黑色空心方块表示新建立的1个全局校验节点，3个局部基模图的每个变量节点分别连接到该全局校验节点，虚线框表示将每2个变量节点构成1个变量节点对所在的单元。

步骤3，对变量节点进行交织处理。

在全局边扩展后的6个变量节点中，交换每一对变量节点中两个节点的位置及其与每个校验节点连接的边，获得一个变量节点交织后的基模图。

步骤4，计算全局耦合LDPC码的码长和码率：

分别计算变量节点交织后的基模图对应构建的全局耦合LDPC码的码长N_d＝6和码率R_d＝1/3。

步骤5，给定全局耦合LDPC码的码长N_min＝15700、N_max＝16000，给定全局耦合LDPC码的码率R_min＝0.95、R_max＝0.96，经判断，

执行步骤1。

选取码参数(m,n,T,s)为(2,63,2,2)，q＝127，执行与上述步骤1到4相同的过程后，判断对应构建的全局耦合LDPC码的码长N_d＝15876，满足15876∈{15700,15701,...,16000}，码率R_d＝20/21，满足0.95≤R_d≤0.96，执行步骤6。

步骤6，构建基矩阵。

构建1个变量节点交织后的基模图对应的基矩阵，如下：

其中，第i行表示第i个校验节点，第j列表示第j个变量节点，基矩阵虚线上方表示基本LDPC码校验节点，下方表示全局校验节点，其中0≤i≤3，0≤j≤5。

步骤7，继续迭代直到迭代次数N等于100。

步骤8，确定最小译码门限。

利用基于基模图的P-EXIT图分析算法，分别对100个不同结构的基矩阵，在E_b/N₀初始化值为-14dB并以步长0.0001不断增加的迭代过程中，更新变量节点与校验节点之间的信息，计算使得后验概率互信息达到要求精度的最小E_b/N₀作为每个基矩阵所对应的译码门限，在计算得到的100个译码门限中，码长15876比特，码率20/21，码参数(m,n,T,s)为(2,63,2,2)的待构造全局耦合LDPC码的译码门限最小，最小译码门限为4.6284dB。

步骤9，获得表示全局耦合LDPC码的基矩阵。

将最小译码门限为4.6284dB，码参数(m,n,T,s)为(2,63,2,2)的全局耦合LDPC码所对应的基矩阵作为所构建全局耦合LDPC码的基矩阵。

根据本发明基于基模图的全局耦合LDPC码构造方法的步骤可以看出，基于图形方法的构造步骤更加简单直观；通过全局边扩展方法，构造出的全局耦合LDPC码的校验节点具有全局连接关系，可以提高瀑布区的译码性能；采用P-EXIT图分析算法确定最小译码门限，可以在给定的码长和码率下设计出译码门限更低的全局耦合LDPC码。

下面结合仿真实验对本发明的效果做进一步的说明：

1.仿真实验条件：

本发明的仿真实验的软件平台为：Windows 7操作系统和Microsoft VisualStudio 2013。

2.仿真内容及其结果分析：

本发明仿真实验是采用本发明和现有构造方法，分别对码长为15876比特、码率为20/21的LDPC码编码，进行二进制相移键控BPSK调制，再经过加性高斯白噪声AWGN信道加噪处理，最后用最小和译码算法，迭代50次进行误比特率性能仿真，结果如图4所示。

在仿真实验中所采用的现有构造方法是指：Juane Li和Shu Lin等人发表的论文“Globally coupled LDPC codes”(IEEE Information Theory and ApplicationsWorkshop,pp.1-10,2016)中提出的基于有限域设计全局耦合LDPC码的级联型构造方法。

图4中以星号标示的黑色实线表示在加性高斯白噪声AWGN信道下，本发明构造的全局耦合LDPC码C_pro在不同信噪比4.6、4.8、5.0、5.2和5.4dB下迭代50次的误比特率曲线。

图4中以三角标示的黑色虚线表示在加性高斯白噪声AWGN信道下，现有构造方法所构造的全局耦合LDPC码C_cas在不同信噪比4.6、4.8、5.0、5.2和5.25dB下迭代50次的误比特率曲线。

从图4中可以看出，本发明提出的构造方法所构造的全局耦合LDPC码C_pro，在相同的信噪比下均比现有构造方法所构造的全局耦合LDPC码C_cas具有更低的误比特率。说明本发明提出的构造方法与现有构造方法相比，可以提高全局耦合LDPC码的瀑布区性能，降低误比特率。

Claims (3)

1.一种基于基模图的全局耦合LDPC码构造方法，其特征在于，建立局部基模图，对局部基模图进行全局边扩展，确定最小译码门限，该方法的步骤包括如下：

步骤1，建立局部基模图：

建立一个由T个初始状态基模图构成的局部基模图，每个初始状态基模图中有m个基本LDPC码的校验节点和n个变量节点，每个变量节点与每个校验节点之间有k条边，其中，T∈{2,3,...,q-1}，m∈{1,2,...,n}，n∈{2,3,...,(q-1)/T}，k∈{2,…,(q-m×T)}，∈表示属于符号，q表示待构造的全局耦合LDPC码所在有限域GF(q)的阶数；

步骤2，对局部基模图进行全局边扩展：

从局部基模图中的每个变量节点与每个基本LDPC码校验节点之间的k条边中，随机删除s条边，1≤s≤(q-m×T-1)；

在局部基模图中，除初始状态基模图的基本LDPC码校验节点外，再随机建立w个校验节点作为全局校验节点，w的取值与s相等；

将局部基模图中的每个变量节点分别与每个全局校验节点相连，得到一个全局边扩展后的基模图；

步骤3，对变量节点进行交织处理：

在全局边扩展后的基模图的所有变量节点中，随机选取p个由任意两个变量节点组合形成的变量节点对，交换每一对变量节点中两个节点的位置及其各节点与每个校验节点连接的边，获得一个变量节点交织后的基模图，p的取值范围为

其中，

表示向下取整操作；

步骤4，计算全局耦合LDPC码的码长和码率：

按照N_d＝n×T×(q-1)和

分别计算变量节点交织后的基模图对应构建的全局耦合LDPC码的码长N_d和码率R_d；

步骤5，判断全局耦合LDPC码是否满足条件，若是，将基模图数量N加1后执行步骤6；否则，执行步骤1；

步骤6，构建基矩阵：

构建一个变量节点交织后的基模图对应的基矩阵B＝[b_ij]，其中，b_ij表示基模图中第i个校验节点与第j个变量节点所连接的边数，0≤i≤(m×T+s-1),0≤j≤(n×T-1)；

步骤7，判断迭代次数N是否满足100，若是，则执行步骤8；否则，执行步骤1；

步骤8，确定最小译码门限：

按照P-EXIT图分析算法，计算每次迭代构建的基矩阵B对应的译码门限K(B)，取其中的最小值作为最小译码门限

步骤9，获得表示全局耦合LDPC码的矩阵：

将最小译码门限对应的基矩阵

作为所构建全局耦合LDPC码的矩阵。

2.根据权利要求1所述的基于基模图的全局耦合LDPC码构造方法，其特征在于，步骤5中所述的条件是指：全局耦合LDPC码的码长N_d和码率R_d同时满足以下两个条件的情形：

条件1，N_d∈{N_min,N_min+1,…,N_max}；

条件2，R_min≤R_d≤R_max；

其中，N_min表示全局耦合LDPC码码长的最小值，N_max表示全局耦合LDPC码码长的最大值，R_min表示全局耦合LDPC码码率的最小值，R_max表示全局耦合LDPC码码率的最大值。

3.根据权利要求1所述的基于基模图的全局耦合LDPC码构造方法，其特征在于，步骤8中所述P-EXIT图分析算法的具体步骤如下：

第一步，按照

计算一致高斯输入的信道方差矢量

其中，(E_b/N₀)_j表示第j个变量节点所对应的AWGN信道下信号功率E_b与信道噪声功率N₀的信噪比，该信噪比的初始化值为-14dB，R表示全局耦合LDPC码码率，0＜R≤1；

第二步，按照

初始化每个校验节点到变量节点的先验信息，其中，

表示从第c个校验节点传递到第j个变量节点的先验信息，0≤j≤n×T-1；

第三步，按照z＝0，初始化迭代次数，其中z表示迭代次数；

第四步，按照

计算第j个变量节点传递到第i个校验节点的信息

i＝0,...,m×T+s-1，j＝0,...,n×T-1，其中，J表示基于变量节点的信息所服从分布的标准差计算互信息的操作，

表示开根号符号，∑表示求和符号，b_cj表示基矩阵B中第c行第j列的值，δ(c,i)表示判断c和i是否相等的操作，当c＝i时，δ(c,i)＝1，否则，δ(c,i)＝0，-1表示取逆操作；

第五步，更新校验节点传递到变量节点的信息：

按照

计算第i个校验节点传递到第j个变量节点的信息

其中，b_iv表示基矩阵B中第i行第v列的值，

表示从第v个变量节点传递到第i个校验节点的先验信息，当v＝j时，δ(v,j)＝1，否则，δ(v,j)＝0；

第六步，计算后验概率互信息：

按照

分别计算第j个变量节点的后验概率互信息，其中I^j表示第j个变量节点的互信息；

第七步，判断所有变量节点j是否均满足I^j≤1-ξ，若是，Y＝1，执行第十步，否则，执行第八步，其中，ξ表示给定精度误差值，0＜ξ1，Y表示译码门限计算成功的判别值，当Y＝1时，计算成功，否则，计算失败；

第八步，判断z是否满足10000，若是，执行第九步，否则，z＝z+1，执行第四步；

第九步，判断E_b/N₀是否满足14dB，若是，Y＝0，执行第十步，否则，E_b/N₀＝E_b/N₀+0.0001，执行第二步；

第十步，判断Y是否满足1，若是，K(B)＝E_b/N₀，否则，K(B)＝14dB。

Images