CN110705197B - 一种数字孪生系统复杂任务布局紧耦合运行方法及系统 - Google Patents

一种数字孪生系统复杂任务布局紧耦合运行方法及系统 Download PDF

Info

Publication number
CN110705197B
CN110705197B CN201910910964.2A CN201910910964A CN110705197B CN 110705197 B CN110705197 B CN 110705197B CN 201910910964 A CN201910910964 A CN 201910910964A CN 110705197 B CN110705197 B CN 110705197B
Authority
CN
China
Prior art keywords
fpga
task
tight coupling
digital twin
layout
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910910964.2A
Other languages
English (en)
Other versions
CN110705197A (zh
Inventor
邹孝付
陶飞
刘蔚然
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihang University
Original Assignee
Beihang University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beihang University filed Critical Beihang University
Priority to CN201910910964.2A priority Critical patent/CN110705197B/zh
Publication of CN110705197A publication Critical patent/CN110705197A/zh
Application granted granted Critical
Publication of CN110705197B publication Critical patent/CN110705197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了一种数字孪生系统复杂任务布局紧耦合运行方法及系统，该方法适用于Xilinx公司Virtex‑5系列FPGA芯片，包括设计数字孪生系统复杂任务布局紧耦合权值定义模块，该模块完成对FPGA的边和FPGA中正在运行区域的边设定不同的紧耦合权值；设计数字孪生系统复杂任务布局紧耦合度计算模块，该模块基于定义的不同紧耦合权值完成紧耦合度计算。本发明能够在一定程度上解决由于前次任务布局的不合理导致后续任务无法被布局在FPGA上运行的问题，提高数字孪生系统复杂任务在FPGA上运行的效率。

Description

一种数字孪生系统复杂任务布局紧耦合运行方法及系统
技术领域
本发明属于电子工程和计算机科学领域，具体涉及一种数字孪生系统复杂任务布局紧耦合运行方法及系统。
背景技术
当前基于虚实交互、融合技术的数字孪生技术已得到国内外学者的广泛研究，包括基于数字孪生驱动的设备健康管控、工艺仿真分析、产线运行状态监控等。数字孪生中的关键使能技术之一就是数据、模型的融合，包括制造底层异构设备、产线间数据的融合，以及不同设备模型(主要指三维模型背后的某种行为、规则、物理约束条件)的融合，这是一个十分复杂的系统，包括不同协议、不同接口数据的融合，设备机械特性、热特性、材质特性、工艺约束等的模型融合等。数字孪生系统中的数据、模型融合最终体现为算法的云行，如在计算机上运行数据/模型融合算法、在嵌入式系统上运行数据/模型融合算法，以及在FPGA上进行数据/模型算法的加速运行等。复杂的数据/模型融合算法可以实现分解成具有一定关联关系的任务，这些任务最终要在硬件上运行，以FPGA为例，这些任务最终是布局在FPGA中的硬件电路上进行运行，而FPGA的硬件资源是有限的，如何在有限资源的条件下使得更大任务得到布局运行是值得研究的。
数字孪生复杂任务在FPGA上的布局运行是有先有后的，对于有限硬件资源的FPGA而言，如果前次任务随意布局将会导致后续任务没有足够的运行空间，为此，本发明公开了一种数字孪生系统复杂任务布局紧耦合运行方法及系统，该方法适用于Xilinx公司Virtex-5系列FPGA芯片，通过定义紧耦合权值，并计算任务在不同布局方式下的紧耦合度来指导数字孪生复杂任务在FPGA上的运行，能够在一定程度上解决由于前次任务布局的不合理导致后续任务无法被布局在FPGA上运行的问题，提高数字孪生系统复杂任务在FPGA上运行的效率。
发明内容
本发明要解决的技术问题为：提供一种数字孪生系统复杂任务布局紧耦合运行方法及系统，该方法涵盖了数字孪生系统复杂任务布局紧耦合权值定义模块设计、数字孪生系统复杂任务布局紧耦合度计算模块设计，能够在一定程度上解决由于前次任务布局的不合理导致后续任务无法被布局在FPGA上运行的问题，提高数字孪生系统复杂任务在FPGA上运行的效率。
本发明解决其技术问题是采取以下技术方案实现的：
一种数字孪生系统复杂任务布局紧耦合运行方法，包括：
步骤(1)设计数字孪生系统复杂任务布局紧耦合权值定义模块，其完成对FPGA的边和FPGA中正在运行区域的边设定不同的紧耦合权值，包括定义FPGA边的紧耦合权值为c1，定义FPGA中正在运行区域边的紧耦合权值为c2，且c1>c2；
步骤(2)设计数字孪生系统复杂任务布局紧耦合度计算模块，其基于定义的不同紧耦合权值完成紧耦合度计算，具体实现如下：
①定义数字孪生系统复杂任务布局紧耦合度为C(Taski)，其中i为不同任务的编号；
②紧耦合度C(Taski)＝c1×n+c2×m，其中n表示第i个任务的拟运行区域与FPGA边重合的数量，m表示第i个任务的拟运行区域与FPGA中正在运行区域的边重合的数量；
③将Taski在FPGA中进行多次随机布局，并计算由此产生的多个C(Taski)，选取C(Taski)最大的布局方式作为Taski的最终运行区域。
进一步的，所述的方法适用于Xilinx公司Virtex-5系列FPGA芯片。
本发明还提出一种数字孪生系统复杂任务布局紧耦合运行系统，包括：
数字孪生系统复杂任务布局紧耦合权值定义模块，其完成对FPGA的边和FPGA中正在运行区域的边设定不同的紧耦合权值，包括定义FPGA边的紧耦合权值为c1，定义FPGA中正在运行区域边的紧耦合权值为c2，且c1>c2；
数字孪生系统复杂任务布局紧耦合度计算模块，其基于定义的不同紧耦合权值完成紧耦合度计算，包括：
①定义数字孪生系统复杂任务布局紧耦合度为C(Taski)，其中i为不同任务的编号；
②紧耦合度C(Taski)＝c1×n+c2×m，其中n表示第i个任务的拟运行区域与FPGA边重合的数量，m表示第i个任务的拟运行区域与FPGA中正在运行区域的边重合的数量；
③将Taski在FPGA中进行多次随机布局，并计算由此产生的多个C(Taski)，选取C(Taski)最大的布局方式作为Taski的最终运行区域。
本发明与现有技术相比的优点在于通过定义紧耦合权值，并计算任务在不同布局方式下的紧耦合度来指导数字孪生复杂任务在FPGA上的运行，能够在一定程度上解决由于前次任务布局的不合理导致后续任务无法被布局在FPGA上运行的问题，提高数字孪生系统复杂任务在FPGA上运行的效率。
附图说明
图1为本发明的结构框图；
图2(a)为任意布局图；
图2(b)为按照本发明方法的布局图。
具体实施方式
下面结合附图对本发明做进一步详细的描述。
本发明涉及一种数字孪生系统复杂任务布局紧耦合运行方法，适用于Xilinx公司Virtex-5系列FPGA芯片。数字孪生关键使能技术中的数据、模型融是一个复杂的系统任务，涉及到制造底层异构设备、产线间数据的融合，包括不同协议、不同接口数据的融合，设备机械特性、热特性、材质特性、工艺约束等的模型融合等。复杂的数据/模型融合算法可以实现分解成具有一定关联关系的任务，这些任务最终要在硬件上运行，以FPGA为例，这些任务最终是布局在FPGA中的硬件电路上进行运行，而FPGA的硬件资源是有限的，如何在有限资源的条件下使得更大任务得到布局运行是值得研究的。数字孪生复杂任务在FPGA上的布局运行是有先有后的，对于有限硬件资源的FPGA而言，如果前次任务随意布局将会导致后续任务没有足够的运行空间，为此，本发明公开了一种数字孪生系统复杂任务布局紧耦合运行方法，通过定义紧耦合权值，并计算任务在不同布局方式下的紧耦合度来指导数字孪生复杂任务在FPGA上的运行，能够在一定程度上解决由于前次任务布局的不合理导致后续任务无法被布局在FPGA上运行的问题，提高数字孪生系统复杂任务在FPGA上运行的效率。
本发明的结构框图如图1所示，具体实施方式如下：
(1)图1中的1表示数字孪生系统复杂任务布局紧耦合权值定义模块，该模块完成对FPGA的边和FPGA中正在运行区域的边设定不同的紧耦合权值，包括定义FPGA边的紧耦合权值为c1，定义FPGA中正在运行区域边的紧耦合权值为c2，且c1>c2。此处FPGA边表示Xilinx公司Virtex-5系列FPGA芯片的边界，FPGA中正在运行区域边表示Xilinx公司Virtex-5系列FPGA芯片中正在运行的区域的边界，数字孪生系统复杂任务运行在Xilinx公司Virtex-5系列FPGA芯片中；
(2)图1中的2表示数字孪生系统复杂任务布局紧耦合权值定义模块，具体实现如下：
①定义数字孪生系统复杂任务布局紧耦合度为C(Taski)，其中i为不同任务的编号；
②紧耦合度C(Taski)＝c1×n+c2×m，其中n表示第i个任务的拟运行区域与FPGA边重合的数量，m表示第i个任务的拟运行区域与FPGA中正在运行区域的边重合的数量；
③将Taski在FPGA中进行多次随机布局，并计算由此产生的多个C(Taski)，选取C(Taski)最大的布局方式作为Taski的最终运行区域。
假定有如下表1所示的三个在FPGA上待布局运行的任务，且假定FPGA边的紧耦合权值c1等于2，FPGA中正在运行区域边的紧耦合权值c2等于1。
表1待布局运行的任务
Figure BDA0002214670150000041
如图2(a)所示：由于Task1是第一个布局在FPGA上运行的任务，其C(Task1)＝0；C(Task2)＝2×6+1×2＝14，但是当Task3和Task4到来时由于没有足够的矩形区域供它们布局运行，导致Task3和Task4运行失败。
如图2(b)所示：由于Task1是第一个布局在FPGA上运行的任务，其C(Task1)＝2×6＝12；C(Task2)＝2×6+1×2＝14，C(Task3)＝2×3+1×6＝12，可以看出最终Task4也布局运行成功。
图2(b)中的C(Task1)大于图2(a)中的C(Task1)，也就是说Task1在图2(b)中布局运行不是随意的，其考虑到了后续任务的布局运行，也就是说前次任务布局的越紧密，后续任务布局运行的成功率越大。
综上所述，本发明公开了一种数字孪生系统复杂任务布局紧耦合运行方法及系统，包括数字孪生系统复杂任务布局紧耦合权值定义模块设计、数字孪生系统复杂任务布局紧耦合度计算模块设计，能够在一定程度上解决由于前次任务布局的不合理导致后续任务无法被布局在FPGA上运行的问题，提高数字孪生系统复杂任务在FPGA上运行的效率。
本发明说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (3)

1.一种数字孪生系统复杂任务布局紧耦合运行方法，其特征在于，包括：
步骤(1)、设计数字孪生系统复杂任务布局紧耦合权值定义模块，其完成对FPGA的边和FPGA中正在运行区域的边设定不同的紧耦合权值，包括定义FPGA边的紧耦合权值为c1，定义FPGA中正在运行区域边的紧耦合权值为c2，且c1>c2；FPGA边表示Xilinx公司Virtex-5系列FPGA芯片的边界，FPGA中正在运行区域边表示Xilinx公司Virtex-5系列FPGA芯片中正在运行的区域的边界；
步骤(2)、设计数字孪生系统复杂任务布局紧耦合度计算模块，其基于定义的不同紧耦合权值完成紧耦合度计算，具体实现如下：
①定义数字孪生系统复杂任务布局紧耦合度为C(Taski)，其中i为不同任务的编号；
②紧耦合度C(Taski)＝c1×n+c2×m，其中n表示第i个任务的拟运行区域与FPGA边重合的数量，m表示第i个任务的拟运行区域与FPGA中正在运行区域的边重合的数量；
③将Taski在FPGA中进行多次随机布局，并计算由此产生的多个C(Taski)，选取C(Taski)最大的布局方式作为Taski的最终运行区域。
2.如权利要求1所述的一种数字孪生系统复杂任务布局紧耦合运行方法，其特征在于：所述的方法适用于Xilinx公司Virtex-5系列FPGA芯片。
3.一种数字孪生系统复杂任务布局紧耦合运行系统，其特征在于，包括：
数字孪生系统复杂任务布局紧耦合权值定义模块，其完成对FPGA的边和FPGA中正在运行区域的边设定不同的紧耦合权值，包括定义FPGA边的紧耦合权值为c1，定义FPGA中正在运行区域边的紧耦合权值为c2，且c1>c2；FPGA边表示Xilinx公司Virtex-5系列FPGA芯片的边界，FPGA中正在运行区域边表示Xilinx公司Virtex-5系列FPGA芯片中正在运行的区域的边界；
数字孪生系统复杂任务布局紧耦合度计算模块，其基于定义的不同紧耦合权值完成紧耦合度计算，包括：
①定义数字孪生系统复杂任务布局紧耦合度为C(Taski)，其中i为不同任务的编号；
②紧耦合度C(Taski)＝c1×n+c2×m，其中n表示第i个任务的拟运行区域与FPGA边重合的数量，m表示第i个任务的拟运行区域与FPGA中正在运行区域的边重合的数量；
③将Taski在FPGA中进行多次随机布局，并计算由此产生的多个C(Taski)，选取C(Taski)最大的布局方式作为Taski的最终运行区域。
CN201910910964.2A 2019-09-25 2019-09-25 一种数字孪生系统复杂任务布局紧耦合运行方法及系统 Active CN110705197B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910910964.2A CN110705197B (zh) 2019-09-25 2019-09-25 一种数字孪生系统复杂任务布局紧耦合运行方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910910964.2A CN110705197B (zh) 2019-09-25 2019-09-25 一种数字孪生系统复杂任务布局紧耦合运行方法及系统

Publications (2)

Publication Number Publication Date
CN110705197A CN110705197A (zh) 2020-01-17
CN110705197B true CN110705197B (zh) 2020-08-04

Family

ID=69197166

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910910964.2A Active CN110705197B (zh) 2019-09-25 2019-09-25 一种数字孪生系统复杂任务布局紧耦合运行方法及系统

Country Status (1)

Country Link
CN (1) CN110705197B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10310760B1 (en) * 2018-05-21 2019-06-04 Pure Storage, Inc. Layering communication fabric protocols
CN110187686A (zh) * 2019-06-03 2019-08-30 济南浪潮高新科技投资发展有限公司 一种基于数字孪生技术的物联网工业生产过程监控方法
CN110197087A (zh) * 2019-04-28 2019-09-03 郑州航空工业管理学院 基于数字孪生的数据处理平台

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10310760B1 (en) * 2018-05-21 2019-06-04 Pure Storage, Inc. Layering communication fabric protocols
CN110197087A (zh) * 2019-04-28 2019-09-03 郑州航空工业管理学院 基于数字孪生的数据处理平台
CN110187686A (zh) * 2019-06-03 2019-08-30 济南浪潮高新科技投资发展有限公司 一种基于数字孪生技术的物联网工业生产过程监控方法

Also Published As

Publication number Publication date
CN110705197A (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
CN107562976B (zh) 结构的多个平面中的裂纹传播的有限元建模和分析
CN103279627B (zh) 一种基于有限元的热-机械-磨损耦合分析数值模拟方法
CN110750345B (zh) 一种数字孪生系统复杂任务高效调度系统
WO2005036591A3 (en) System and method for using first-principles simulation to facilitate a semiconductor manufacturing process
WO2005034182A3 (en) System and method for using first-principles simulation to analyze a process performed by a semiconductor processing tool
CN102609990B (zh) 面向复杂三维cad模型的海量场景渐进式更新算法
CN105677691A (zh) 巨量串流数据实时处理方法及其装置与应用系统
US10670515B2 (en) Detecting edge cracks
Qin et al. Constructing digital twin for smart manufacturing
CN110705197B (zh) 一种数字孪生系统复杂任务布局紧耦合运行方法及系统
Seyoum et al. Flora: Floorplan optimizer for reconfigurable areas in fpgas
CN108710724A (zh) 一种计算叶盘振动可靠性的模糊双重响应面法
CN105373668A (zh) 芯片版图设计方法
CN104123253B (zh) 一种实现待验证芯片互联的方法和装置
WO2024082578A1 (zh) 一种芯片封装电源网络电磁建模方法及系统
CN112199918A (zh) 一种通用eda模型版图物理连接关系的重建方法
CN1556467A (zh) 采用混合压缩两级流水乘加单元的数字信号处理器
CN104978441A (zh) 电路布局方法及电路布局装置
Simona et al. Researches concerning risk assessing using Pareto diagram for design process of technological processes
JP4534384B2 (ja) 半導体集積回路の自動フロアプランシステムとそのフロアプラン方法及びそのコンピュータプログラム
CN105045338B (zh) 一种多外设低能耗计算机架构及控制方法
Dawes Automated meshing for aero-thermal analysis of complex automotive geometries
CN112560313B (zh) 面向高科电子产品仿真驱动的智能设计推荐方法及系统
CN108269227A (zh) 一种计算机图形处理系统
CN107807963A (zh) 一种基于分治策略的输电网线路汇集区快速搜索的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant