CN110690889A - 一种电平移位电路 - Google Patents

一种电平移位电路 Download PDF

Info

Publication number
CN110690889A
CN110690889A CN201910971499.3A CN201910971499A CN110690889A CN 110690889 A CN110690889 A CN 110690889A CN 201910971499 A CN201910971499 A CN 201910971499A CN 110690889 A CN110690889 A CN 110690889A
Authority
CN
China
Prior art keywords
transistor
level
electrode
shift circuit
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910971499.3A
Other languages
English (en)
Other versions
CN110690889B (zh
Inventor
吴为敬
林奕圳
陈俊伟
徐苗
王磊
宁洪龙
彭俊彪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201910971499.3A priority Critical patent/CN110690889B/zh
Publication of CN110690889A publication Critical patent/CN110690889A/zh
Application granted granted Critical
Publication of CN110690889B publication Critical patent/CN110690889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种电平移位电路，包括第一耦合模块、第二耦合模块及第三耦合模块；所述第一耦合模块包括第一晶体管、第二晶体管、第三晶体管、第九晶体管以及第一电容；所述第二耦合模块包括第四晶体管、第五晶体管、第六晶体管、第十晶体管及第二电容；所述第三耦合模块包括第七晶体管及第八晶体管，本发明在仅使用N型晶体管的情况下实现电平移位的功能，利用低摆幅信号控制切换高摆幅信号。

Description

一种电平移位电路
技术领域
本发明涉及薄膜晶体管集成电路领域，具体涉及一种电平移位电路。
背景技术
电平移位电路是数字集成电路一个基础模块，其功能是使用低摆幅信号控制切换高摆幅信号，广泛应用于脉冲信号摆幅调整，传统的电平移位电路采用互补结构设计，电路结构简单，静态功耗极低。随着薄膜晶体管技术的发展，特别是氧化物半导体薄膜晶体管的发展，利用单一类型的晶体管直接集成数字电路是科学界和产业界发展的重要研究方向。
金属氧化物薄膜晶体管具有较高的载流子迁移率，与非晶硅工艺兼容度高，制备成本低廉，具有很好的均匀性和很高的电流开关比等等优点，具有很好的发展潜力。但是，由于金属氧化物薄膜晶体管只有N型能够稳定工作，传统的电平移位电路不能使用，因此需要提出了新型的仅采用N型晶体管实现的电平移位电路。
发明内容
为了克服现有技术存在的缺点与不足，本发明提供一种电平移位电路。
本发明采用如下技术方案：
一种电平移位电路，包括第一耦合模块、第二耦合模块及第三耦合模块；
所述第一耦合模块包括第一晶体管、第二晶体管、第三晶体管、第九晶体管以及第一电容；
所述第一晶体管的栅极、第一晶体管的漏极及第九晶体管的漏极与第一高电平信号端连接，
所述第一晶体管的源极、第二晶体管的漏极与第一电容的一端连接，构成第一节点，
第二晶体管的源极、第三晶体管的漏极与第九晶体管的源极连接；
第二晶体管的栅极、第三晶体管的栅极与输入信号端连接；
第九晶体管的栅极与第一电容的另一端连接，构成第二节点；
第三晶体管的源极与低电平信号端相连；
所述第二耦合模块包括第四晶体管、第五晶体管、第六晶体管、第十晶体管及第二电容；
第四晶体管的漏极与第二高电平信号端连接，第四晶体管的栅极与第一节点连接；
第四晶体管的源极、第五晶体管的漏极及第二电容的一端与第二节点连接；
第五晶体管的栅极及第六晶体管的栅极与输入信号端连接；
第五晶体管的源极、第六晶体管的漏极与第十晶体管的源极相连；
第六晶体管的源极与低电平信号端相连，第十晶体管的漏极与第一高电平信号端相连，第十晶体管的栅极及第二电容的另一端与输出信号端相连；
所述第三耦合模块包括第七晶体管及第八晶体管，第七晶体管的漏极与第二高电平信号端相连，第七晶体管的栅极与第二节点相连，第七晶体管的源极及第八晶体管的漏极与输出信号端相连，第八晶体管的栅极与输入信号端相连，第八晶体管的源极与低电平信号端相连。
所述第一高电平信号端与第二高电平信号端的信号皆为固定高电平，且第二高电平信号端的电压大于第一电平信号端的电压。
本发明所用晶体管均为N型晶体管。
本发明采用多级耦合的结构，利用级联反馈，保持各关键节点的电压，实现低摆幅信号控制切换高摆幅信号的功能。
本发明的有益效果：
(1)通过使用多级耦合的结构，充分利用级联反馈，保持各关键节点的电压，实现低摆幅信号控制切换高摆幅信号的功能，并能稳定保持切换电平。
(2)该电平移位电路仅需要N型晶体管便可正常工作，同时对输入信号并无特殊要求，因此其在工艺信号等方面要求优于传统电平切换电路。
附图说明
图1A是采用互补结构的电平移位电路示意结构图；
图1B是一种纯N型结构电平移位电路示意结构图；
图2是本发明一种电平移位电路的结构示意图。
具体实施方式
下面结合实施例及附图，对本发明作进一步地详细说明，但本发明的实施方式不限于此。
实施例
本实施例中信号端包括第一高平信号端VDD、第二高平信号端VPP、输出信号端VOUT、低电平信号端VSS及输入信号端VIN。节点包括第一节点A及第二节点B。
图1A显示的是采用互补结构的电平移位电路的示意结构图，该电平移位电路对于电平的切换保持效果好，且过程中产生的功耗极低，但是该电路需要同时实现N型晶体管和P型晶体管，此外需要一个反相器X1对输入信号端口VIN的信号进行反相操作，这对于目前仅有N型晶体管可用的金属氧化物薄膜晶体管工艺是无法实现的。
图1B显示的是一种纯N型结构电平移位电路的示意结构图，该电平移位电路基于传统纯N型反相器电路，需要两个互为反相的信号，分别为输入信号端口VIN的信号以及反相输入信号端口VINB的信号，反相输入信号端口VINB代替了原来传统纯N型反相器的VSS端口，将固定电平更改为随输入信号端口VIN的信号变化的动态电平信号，以此来达到利用反相器结构对电平进行切换控制的目的。但是该电平移位电路对输入信号要求比较复杂，需要两个互为反相的输入信号，这个同图1A所示互补结构的电平移位电路一样，另外该电路在输入信号端口VIN为高电平时，高电平信号端口VPP同反相输入信号端口VINB是直通的，若高电平信号端口VPP的信号来自电荷泵电路，该结构对于电荷泵输出电压的影响较大，其输出信号端口VOUT的电平较难达到期望的低电平；此外受到传统纯N型反相器静态特性差的影响，当电平移位电路在输入信号端口VIN为低电平时，其输出信号端口VOUT的信号并不能将电压保持在高电平信号端口VPP的信号的高电平，存在较大的电压损失。
如图2所示，为了克服以上问题，本发明提出的一种电平移位电路包括：第一耦合模块10、第二耦合模块11和第三耦合模块12；
第一耦合模块10由第一晶体管T1、第二晶体管T2、第三晶体管T3、第九晶体管T9以及第一电容C1构成，第一晶体管T1的栅极、第一晶体管T1的漏极、第九晶体管T9的漏极与第一高电平信号端VDD相连，第一晶体管T1的源极、第二晶体管T2的漏极与第一电容C1的一端相连，构成第一节点A，
第二晶体管T2的栅极、第三晶体管T3的栅极与输入信号端VIN相连，第二晶体管T2的源极、第三晶体管T3的漏极与第九晶体管T9的源极相连，第九晶体管T9的栅极与第一电容C1的另一端相连，构成第二节点B，第三晶体管T3的源极与低电平信号端VSS相连；
第二耦合模块11由第四晶体管T4、第五晶体管T5、第六晶体管T6、第十晶体管T10以及第二电容C2构成，
第四晶体管T4的漏极与第二高电平信号端VPP相连，第四晶体管T4的栅极与第一节点A相连，第四晶体管T4的源极、第五晶体管T5的漏极、第二电容C2的一端与第二节点B相连，
第五晶体管T5的栅极、第六晶体管T6的栅极与输入信号端VIN相连，
第五晶体管T5的源极、第六晶体管T6的漏极与第十晶体管T10的源极相连，第六晶体管T6的源极与低电平信号端VSS相连，第十晶体管T10的漏极与第一高电平信号端VDD相连，第十晶体管T10的栅极、第二电容C2的另一端与输出信号端VOUT相连；
第三耦合模块12由第七晶体管T7以及第八晶体管T8构成，第七晶体管T7的漏极与第二高电平信号端VPP相连，第七晶体管T7的栅极与第二节点B相连，第七晶体管T7的源极、第八晶体管T8的漏极与输出信号端VOUT相连，第八晶体管T8的栅极与输入信号端VIN相连，第八晶体管T8的源极与低电平信号端VSS相连。
需要注意的是，该电平移位电路的第一高电平信号端VDD与第二高电平信号端VPP的信号皆为固定高电平，且第二高电平信号端VPP的电压大于第一电平信号端VDD的电压；该电平移位电路的低电平信号端VSS的信号为固定低电平，输入信号端VIN的信号可以是固定电平、脉冲信号等任意电学信号。
该电平移位电路的晶体管均为N型晶体管，此外在此电路基本结构的基础上利用P型晶体管来实现，只是信号端口需要依据P型晶体管的特性进行相应镜像调整，这也是本领域技术人员依据本发明的实施例可以做出的合理变通方案，考虑工艺成本的问题，在制备包含上述反相器的晶体管电路时，采用同一类型晶体管有利于简化工艺，降低生产成本。
本发明的工作原理如下：
在图2中，当输入信号端口VIN的信号从高电压转变为低电压时，第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6以及第八晶体管T8被关断，第一节点A的电压升高，打开第四晶体管T4，带动第二节点B的电压升高，同理第二节点B电压的升高打开第七晶体管T7，输出信号端口VOUT输出高电压，同时由于第一电容C1和第二电容C2的耦合作用，第一节点A和第二节点B的电压进一步被抬高至更高水平，从而加快输出信号端口VOUT的电压充电速度，使其电压快速并且能够达到第二高电平信号端VPP的电压水平。此外，由于第九晶体管T9以及第十晶体管T10的存在，使得在电平移位电路输出高电压期间第二晶体管T2和第五晶体管T5被彻底关断，第一节点A和第二节点B的高电压能够一直保持，不会降低输出信号VOUT的高电压。
当输入信号端口VIN的信号从低电压转变为高电压，第二晶体管T2、第三晶体管T3、第五晶体管T5、第六晶体管T6以及第八晶体管T8被打开，第一节点A的电压降低，关断第四晶体管T4，第二节点B的电压降低，将第七晶体管T7关断，输出信号端口VOUT断开了与第二高电平信号端口VPP的连接，从而完成低电压的输出。
上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受所述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims (4)

1.一种电平移位电路，其特征在于，包括第一耦合模块、第二耦合模块及第三耦合模块；
所述第一耦合模块包括第一晶体管、第二晶体管、第三晶体管、第九晶体管以及第一电容；
所述第一晶体管的栅极、第一晶体管的漏极及第九晶体管的漏极与第一高电平信号端连接，
所述第一晶体管的源极、第二晶体管的漏极与第一电容的一端连接，构成第一节点，
第二晶体管的源极、第三晶体管的漏极与第九晶体管的源极连接；
第二晶体管的栅极、第三晶体管的栅极与输入信号端连接；
第九晶体管的栅极与第一电容的另一端连接，构成第二节点；
第三晶体管的源极与低电平信号端相连；
所述第二耦合模块包括第四晶体管、第五晶体管、第六晶体管、第十晶体管及第二电容；
第四晶体管的漏极与第二高电平信号端连接，第四晶体管的栅极与第一节点连接；
第四晶体管的源极、第五晶体管的漏极及第二电容的一端与第二节点连接；
第五晶体管的栅极及第六晶体管的栅极与输入信号端连接；
第五晶体管的源极、第六晶体管的漏极与第十晶体管的源极相连；
第六晶体管的源极与低电平信号端相连，第十晶体管的漏极与第一高电平信号端相连，第十晶体管的栅极及第二电容的另一端与输出信号端相连；
所述第三耦合模块包括第七晶体管及第八晶体管，第七晶体管的漏极与第二高电平信号端相连，第七晶体管的栅极与第二节点相连，第七晶体管的源极及第八晶体管的漏极与输出信号端相连，第八晶体管的栅极与输入信号端相连，第八晶体管的源极与低电平信号端相连。
2.根据权利要求1所述的一种电平移位电路，其特征在于，所述第一高电平信号端与第二高电平信号端的信号皆为固定高电平，且第二高电平信号端的电压大于第一电平信号端的电压。
3.根据权利要求1所述的一种电平移位电路，其特征在于，晶体管均为N型晶体管。
4.根据权利要求1所述的一种电平移位电路，其特征在于，采用多级耦合的结构，利用级联反馈，保持各关键节点的电压，实现低摆幅信号控制切换高摆幅信号的功能。
CN201910971499.3A 2019-10-14 2019-10-14 一种电平移位电路 Active CN110690889B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910971499.3A CN110690889B (zh) 2019-10-14 2019-10-14 一种电平移位电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910971499.3A CN110690889B (zh) 2019-10-14 2019-10-14 一种电平移位电路

Publications (2)

Publication Number Publication Date
CN110690889A true CN110690889A (zh) 2020-01-14
CN110690889B CN110690889B (zh) 2021-08-10

Family

ID=69112476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910971499.3A Active CN110690889B (zh) 2019-10-14 2019-10-14 一种电平移位电路

Country Status (1)

Country Link
CN (1) CN110690889B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140148235A (ko) * 2013-06-21 2014-12-31 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
CN104318909A (zh) * 2014-11-12 2015-01-28 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示面板
EP3070848A1 (en) * 2013-11-15 2016-09-21 BOE Technology Group Co., Ltd. Nand gate circuit, display back panel, display and electronic device
CN106023941A (zh) * 2016-07-29 2016-10-12 京东方科技集团股份有限公司 电平转移电路及其驱动方法、栅极驱动电路和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140148235A (ko) * 2013-06-21 2014-12-31 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
EP3070848A1 (en) * 2013-11-15 2016-09-21 BOE Technology Group Co., Ltd. Nand gate circuit, display back panel, display and electronic device
CN104318909A (zh) * 2014-11-12 2015-01-28 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法、显示面板
CN106023941A (zh) * 2016-07-29 2016-10-12 京东方科技集团股份有限公司 电平转移电路及其驱动方法、栅极驱动电路和显示装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
NALI ETC: "Extraction of Contact Resistance and DC Modeling in Metal Oxide TFTs", 《JOURNAL OF THE ELECTRON DEVICES SOCIETY》 *
胡宇峰 等: "二次耦合直流输出的金属氧化物TFT行驱动电路", 《发光学报》 *

Also Published As

Publication number Publication date
CN110690889B (zh) 2021-08-10

Similar Documents

Publication Publication Date Title
US6819142B2 (en) Circuit for transforming a differential mode signal into a single ended signal with reduced standby current consumption
US6765430B2 (en) Complementary source follower circuit controlled by back bias voltage
US7061299B2 (en) Bidirectional level shifter
CN104796171B (zh) 一种应用于soi cmos射频开关的控制电路
EP2241009B1 (en) Low-swing cmos input circuit
CN102291103B (zh) 动态体偏置型c类反相器及其应用
CN108155899B (zh) 一种栅压自举开关电路
JPH11214962A (ja) 半導体集積回路装置
CN105099173A (zh) 充电泵
WO2023125978A1 (zh) 逻辑电路、反相器、跟随器及复合逻辑电路
KR102079070B1 (ko) 실리콘 광 변조기에 사용하기에 적합한 고속, 고-스윙 구동 회로
CN108494406B (zh) 一种高速动态锁存型比较器、芯片及通信终端
CN108336991B (zh) 电平移位电路
JP2871087B2 (ja) フリップフロップ回路
CN110690889B (zh) 一种电平移位电路
CN103281085B (zh) 数模转换器
CN112803721A (zh) 一种电压转换器
CN110690890B (zh) 一种电平移位电路
US7133487B2 (en) Level shifter
KR20130131070A (ko) 전압 레벨 쉬프터
CN112350568B (zh) 低功耗高开关速率电荷泵电路
CN110601691B (zh) 电平移位电路
CN216981890U (zh) 纯耗尽型逻辑电路及反相器、跟随器、复合逻辑电路
JP3523611B2 (ja) 差動型論理回路
CN110768658A (zh) 一种反相器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant