CN216981890U - 纯耗尽型逻辑电路及反相器、跟随器、复合逻辑电路 - Google Patents
纯耗尽型逻辑电路及反相器、跟随器、复合逻辑电路 Download PDFInfo
- Publication number
- CN216981890U CN216981890U CN202123452034.9U CN202123452034U CN216981890U CN 216981890 U CN216981890 U CN 216981890U CN 202123452034 U CN202123452034 U CN 202123452034U CN 216981890 U CN216981890 U CN 216981890U
- Authority
- CN
- China
- Prior art keywords
- circuit
- compound
- logic
- resistor
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Logic Circuits (AREA)
Abstract
一种纯耗尽型逻辑电路及复合逻辑电路,属于半导体领域,通过电平转换电路接入输入信号,并对输入信号进行分压和电平位移,以输出第一逻辑信号;反相电路基于耗尽型HEMT晶体管对第一逻辑信号进行反相,以输出第二逻辑信号;反相电路由单电源供电;故简化了基于化合物的纯耗尽型逻辑电路的外围电源电路。
Description
技术领域
本申请属于半导体技术领域,尤其涉及一种纯耗尽型逻辑电路及反相器、跟随器、复合逻辑电路。
背景技术
在微波集成电路中,控制逻辑电路是必不可少的单元电路,用于实现开关通断、衰减量/相移量切换等数字逻辑控制功能。化合物基高电子迁移率晶体管 (High ElectronMobility Transistor,HEMT)晶体管和金属半导体场效应晶体管(Metal SemiconductorField Effect Transistors,MESFET)具有特征频率高、开关速度快、噪声性能好、输出功率高等显著特点,应用广泛。
相关的基于化合物的纯耗尽型逻辑电路如图1所示,第一二极管D1、第二二极管D2和第三二极管D3依次同相串联,第一二极管D1的正极接入输入信号,第三二极管D3的负极与第三耗尽型MESFET晶体管M3的漏极和第一耗尽型 MESFET晶体管M1的栅极连接,第三耗尽型MESFET晶体管M3的源极和第三耗尽型MESFET晶体管M3的栅极共接于负压电源Vss,第一耗尽型MESFET晶体管 M1的漏极、第二耗尽型MESFET晶体管M2的源极和第二耗尽型MESFET晶体管 M2的栅极共同作为纯耗尽型逻辑电路的输出端,第二耗尽型MESFET晶体管M2 的漏极与正压电源VDD连接,第一耗尽型MESFET晶体管M1的源极与电源地连接。由此可见,相关的基于化合物的纯耗尽型逻辑电路需要双电源供电,从而导致外围的电源电路复杂。
实用新型内容
本申请的目的在于提供一种纯耗尽型逻辑电路及反相器、跟随器、复合逻辑电路,旨在解决相关的基于化合物的纯耗尽型逻辑电路的外围电源电路复杂的缺陷。
本申请实施例提供了一种基于化合物的纯耗尽型逻辑电路,包括:
电平转换电路,配置为接入输入信号,并对所述输入信号进行分压和电平位移,以输出第一逻辑信号;
反相电路,与所述电平转换电路连接,配置为基于耗尽型HEMT晶体管对所述第一逻辑信号进行反相,以输出第二逻辑信号;所述反相电路由单电源供电。
在其中一个实施例中,所述单电源为正压电源,所述反相电路与所述正压电源连接,所述正压电源配置为提供正压电压;
所述反相电路具体配置为基于所述耗尽型HEMT晶体管根据所述正压电压对所述第一逻辑信号进行反相,以输出所述第二逻辑信号。
在其中一个实施例中,所述反相电路包括第一负载、第一耗尽型HEMT晶体管、第一二极管以及第一电阻;
所述第一电阻的第一端作为所述反相电路的输入端,与所述电平转换电路连接,以输入所述第一逻辑信号;
所述第一电阻的第二端与所述第一耗尽型HEMT晶体管的栅极连接,所述第一耗尽型HEMT晶体管的源极与所述第一二极管的正极连接,所述第一二极管的负极与电源地连接;
所述第一耗尽型HEMT晶体管的漏极和所述第一负载的第一端共同作为所述反相电路的输出端,以输出所述第二逻辑信号;
所述第一负载的第二端作为所述反相电路的正压电压输入端,与所述正压电源连接,以输入所述正压电压。
在其中一个实施例中,所述电平转换电路包括n个第一电平平移元件、第二电阻以及第三电阻;
n个所述第一电平平移元件依次同相串联;n为正整数;
第1个所述第一电平平移元件的正极作为所述电平转换电路的输入信号输入端,以接入所述输入信号;
第n个所述第一电平平移元件的负极与所述第二电阻的第一端连接;
所述第二电阻的第二端和所述第三电阻的第一端共同作为所述电平转换电路的第一逻辑信号输出端,与所述反相电路连接,以输出所述第一逻辑信号;
所述第三电阻的第二端与电源地连接。
在其中一个实施例中,所述第一电平平移元件包括基于化合物的二极管和/ 或基于化合物的HEMT晶体管;
当所述第一电平平移元件包括所述基于化合物的HEMT晶体管时,所述基于化合物的HEMT晶体管的漏极、所述基于化合物的HEMT晶体管的源极或者基于化合物的HEMT晶体管的漏极与所述基于化合物的HEMT晶体管的源极短接以作为所述第一电平平移元件的负极,所述基于化合物的HEMT晶体管的栅极作为所述第一电平平移元件的正极。
在其中一个实施例中,所述单电源为负压电源,所述反相电路和所述电平转换电路均与所述负压电源连接,所述负压电源配置为提供负压电压;
所述反相电路具体配置为基于所述耗尽型HEMT晶体管根据所述负压电压对所述第一逻辑信号进行反相,以输出所述第二逻辑信号;
所述电平转换电路具体配置为接入所述输入信号和所述负压电压,并根据所述负压电压对所述输入信号进行分压和电平位移,以输出所述第一逻辑信号。
在其中一个实施例中,所述反相电路包括第二负载、第二耗尽型HEMT晶体管、第三二极管以及第四电阻;
所述第四电阻的第一端作为所述反相电路的输入端,与所述电平转换电路连接,以输入所述第一逻辑信号;
所述第四电阻的第二端与所述第二耗尽型HEMT晶体管的栅极连接,所述第二耗尽型HEMT晶体管的源极与所述第三二极管的正极连接;
所述第三二极管的负极作为所述反相电路的负压电压输入端,与负压电源连接,以接入负压电压;
所述第二耗尽型HEMT晶体管的漏极和所述第二负载的第一端共同作为所述反相电路的输出端,以输出所述第二逻辑信号;
所述第二负载的第二端与电源地连接。
在其中一个实施例中,所述电平转换电路包括n个第二电平平移元件、第五电阻以及第六电阻;
n个所述第二电平平移元件依次同相串联;n为正整数;
第1个所述第二电平平移元件的正极作为所述电平转换电路的输入信号输入端,以接入所述输入信号;
第n个所述第二电平平移元件的负极与所述第五电阻的第一端连接;
所述第五电阻的第二端和所述第六电阻的第一端共同作为所述电平转换电路的第一逻辑信号输出端,与所述反相电路连接,以输出所述第一逻辑信号;
所述第六电阻的第二端作为所述电平转换电路的负压电压输入端,与所述负压电源连接,以接入所述负压电压。
在其中一个实施例中,所述第二电平平移元件包括基于化合物的二极管和/ 或基于化合物的HEMT晶体管;
当所述第二电平平移元件包括所述基于化合物的HEMT晶体管时,所述基于化合物的HEMT晶体管的漏极、所述基于化合物的HEMT晶体管的源极或者基于化合物的HEMT晶体管的漏极与所述基于化合物的HEMT晶体管的源极短接以作为所述第二电平平移元件的负极,所述基于化合物的HEMT晶体管的栅极作为所述第二电平平移元件的正极。
在其中一个实施例中,所述化合物包括GaAs、GaN以及InP。
本申请实施例还提供一种反相器,所述反相器包括奇数个级联的上述的基于化合物的纯耗尽型逻辑电路。
本申请实施例还提供一种跟随器,所述跟随器包括偶数个级联的上述的基于化合物的纯耗尽型逻辑电路。
本申请实施例还提供一种复合逻辑电路,包括第一逻辑电路、第二逻辑电路和第三逻辑电路,所述第一逻辑电路的输出端与所述第二逻辑电路的输入端和所述第三逻辑电路的输入端连接,所述第一逻辑电路的输入端接入所述输入信号;
所述第一逻辑电路包括K个级联的上述的基于化合物的纯耗尽型逻辑电路;
所述第二逻辑电路包括L个级联的上述的基于化合物的纯耗尽型逻辑电路;
所述第三逻辑电路包括M个级联的上述的基于化合物的纯耗尽型逻辑电路;
其中,所述K和所述L的和为奇数;所述K和所述M的和为偶数;所述K、所述L以及所述M均为正整数。
本实用新型实施例与现有技术相比存在的有益效果是:电平转换电路接入输入信号,并对输入信号进行分压和电平位移,以输出第一逻辑信号;反相电路基于耗尽型HEMT晶体管对所述第一逻辑信号进行反相,以输出第二逻辑信号,反相电路由单电源供电;故简化了基于化合物的纯耗尽型逻辑电路的外围电源电路。
附图说明
为了更清楚地说明本实用新型实施例中的技术实用新型,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为相关技术的基于化合物的纯耗尽型逻辑电路的一种示例电路原理图;
图2为本申请一实施例提供的基于化合物的纯耗尽型逻辑电路的一种结构示意图;
图3为本申请一实施例提供的基于化合物的纯耗尽型逻辑电路的另一种结构示意图;
图4为本申请一实施例提供的基于化合物的纯耗尽型逻辑电路的一种示例电路原理图;
图5为本申请一实施例提供的基于化合物的纯耗尽型逻辑电路的另一种结构示意图;
图6为本申请一实施例提供的基于化合物的纯耗尽型逻辑电路的另一种示例电路原理图;
图7为本申请一实施例提供的复合逻辑电路的一种结构示意图。
具体实施方式
为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
需要说明的是,当元件被称为“固定于”或“设置于”另一个元件,它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件,它可以是直接连接到另一个元件或间接连接至该另一个元件上。
需要理解的是,术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
图2示出了本申请较佳实施例提供的基于化合物的纯耗尽型逻辑电路的结构示意图,为了便于说明,仅示出了与本实施例相关的部分,详述如下:
上述基于化合物的纯耗尽型逻辑电路包括电平转换电路11和反相电路12。
电平转换电路11,配置为接入输入信号,并对输入信号进行分压和电平位移,以输出第一逻辑信号。
反相电路12,与电平转换电路11连接,配置为基于耗尽型HEMT晶体管对第一逻辑信号进行反相,以输出第二逻辑信号;反相电路12由单电源供电。
具体实施中,反相电路12配置为基于耗尽型HEMT晶体管对第一逻辑信号进行反相和放大,以输出第二逻辑信号。
作为示例而非限定,化合物包括GaAs、GaN以及InP。
具体实施中,如图3所示,单电源为正压电源VDD,反相电路12可以仅与正压电源VDD连接,正压电源VDD配置为提供正压电压;反相电路12具体配置为基于耗尽型HEMT晶体管根据正压电压对第一逻辑信号进行反相,以输出第二逻辑信号。
其中,根据正压电压输出的第二逻辑信号为正压信号,故与正压电源VDD 连接的基于化合物的纯耗尽型逻辑电路可以用于构建各类逻辑门电路,还可以作为驱动基于化合物的开关型器件的控制电路和/或可以作为有源电路中的有源晶体管的栅极驱动电路。
图4示出了本实用新型实施例提供的基于化合物的纯耗尽型逻辑电路的一种示例电路结构,为了便于说明,仅示出了与本实用新型实施例相关的部分,详述如下:
反相电路12包括第一负载X1、第一耗尽型HEMT晶体管M1、第一二极管 D1以及第一电阻R1;
第一电阻R1的第一端作为反相电路12的输入端,与电平转换电路11连接,以输入第一逻辑信号;第一电阻R1的第二端与第一耗尽型HEMT晶体管M1的栅极连接,第一耗尽型HEMT晶体管M1的源极与第一二极管D1的正极连接,第一二极管D1的负极与电源地连接;第一耗尽型HEMT晶体管M1的漏极和第一负载 X1的第一端共同作为反相电路12的输出端,以输出第二逻辑信号;第一负载 X1的第二端作为反相电路12的正压电压输入端,与正压电源VDD连接,以输入正压电压。
第一负载X1可以有两种实施方式,第一种实施方式如图4所示,包括第三耗尽型HEMT晶体管M3和第七电阻R7;第三耗尽型HEMT晶体管M3的栅极和第七电阻R7的第一端共同作为第一负载X1的第一端,第三耗尽型HEMT晶体管 M3的源极与第七电阻R7的第二端连接,第三耗尽型HEMT晶体管M3的漏极作为第一负载X1的第二端。第二种实施方式仅包括第一负载电阻Rz1(该种实施方式图中未示出)。
由于设置扼流器件(第一电阻R1),故功耗较小且保护了第一耗尽型HEMT 晶体管M1。
电平转换电路11包括n个第一电平平移元件D2、第二电阻R2以及第三电阻R3。
n个第一电平平移元件D2依次同相串联;n为正整数;第1个第一电平平移元件的正极作为电平转换电路11的输入信号输入端,以接入输入信号;第n 个第一电平平移元件的负极与第二电阻R2的第一端连接;第二电阻R2的第二端和第三电阻R3的第一端共同作为电平转换电路11的第一逻辑信号输出端,与反相电路12连接,以输出第一逻辑信号;第三电阻R3的第二端与电源地连接。具体实施中,第二电阻R2和n个第一电平平移元件D2的排列顺序也可以根据设计需求确定。
由于设置扼流器件(第二电阻R2以及第三电阻R3),故可以通过调整第二电阻R2的阻值以及第三电阻R3的阻值,以优化功耗。
第一电平平移元件D2包括基于化合物的二极管和/或基于化合物的HEMT 晶体管。
当第一电平平移元件D2包括基于化合物的HEMT晶体管时,基于化合物的 HEMT晶体管的漏极、基于化合物的HEMT晶体管的源极或者基于化合物的HEMT 晶体管的漏极与所述基于化合物的HEMT晶体管的源极短接以作为第一电平平移元件D2的负极,基于化合物的HEMT晶体管的栅极作为第一电平平移元件D2 的正极。
以下结合工作原理对图4所示的作进一步说明:
第一逻辑电压即为节点A的电压VA,当Vin大于等于n*Von时,节点A的电压VA满足下列公式:
VA=(Vin-n*Von)*R3/(R2+R3)其中,Von为第一电平平移元件D2的导通电压,n为正整数;Vin为输入信号的电压。
由于流经第一电阻R1的电流较小,故节点B的电压VB约等于节点A的电压VA;故反相电路的电压传输特性如下:当节点A的电压VA增大时,当大于第一耗尽型HEMT晶体管M1的阈值电压和第一二极管D1的开启电压的和时,第一耗尽型HEMT晶体管M1和第一二极管D1同时导通,反相电路12输出的第二逻辑信号Vout1的电压开始下降。当节点A的电压VA大于翻转点后逐渐增大时,反相电路12输出的第二逻辑信号Vout1的电压逐渐趋近于第一二极管D1的导通电压(低电平)。
例如,正压电压VDD为3.3V,第一电平平移元件D2为1个,第一电阻R1 为384欧姆,第二电阻R2为4921欧姆,第三电阻R3为9780欧姆,第七电阻 R7为257欧姆,电路设计参数如下:
当输入信号Vin为高电平,如3.3V时,节点A的电压VA为1.518V,节点 B的电压VB为1.518V,第二逻辑信号Vout1为1.141V,实现低电平输出。
当输入信号Vin为低电平,如0V时,节点A的电压VA为0V,节点B的电压VB为0V,第二逻辑信号Vout1为3.276V,实现高电平输出。
值得注意的是,第一耗尽型HEMT晶体管M1的输出信号Vout1下降10%时,节点A的电压VA约为0.4V,噪声容限较低,故通过设置n个第一电平平移元件D2提高了噪声容限,并通过设置第二电阻R2以及第三电阻R3的分压比实现了输入信号的翻转点可调。
当Vin小于n*Von时,VA=0V,反相电路的输出信号Vout1为高电平。
需要说明的是,本申请实施例的输入信号兼容TTL信号,输入信号的高电平为TTL高电平,输入信号的低电平为TTL低电平;第二逻辑信号Vout1的低电平为第一二极管D1的导通电压,第二逻辑信号Vout1的高电平为正压电压接近VDD。
具体实施中,如图5所示,单电源为负压电源Vss,反相电路12和电平转换电路11均可以仅与负压电源Vss连接,负压电源Vss配置为提供负压电压;反相电路12具体配置为基于耗尽型HEMT晶体管根据负压电压对第一逻辑信号进行反相,以输出第二逻辑信号。电平转换电路11具体配置为接入输入信号和负压电压,并根据负压电压对输入信号进行分压和电平位移,以输出第一逻辑信号。
其中,根据负压电压输出的第二逻辑信号为负压信号,故与负压电源Vss 连接的基于化合物的纯耗尽型逻辑电路可以用于构建各类逻辑电路,还可以作为驱动基于化合物的开关型器件的控制电路和/或可以作为有源电路中的有源晶体管的栅极驱动电路。
图6示出了本实用新型实施例提供的基于化合物的纯耗尽型逻辑电路的另一种示例电路结构,为了便于说明,仅示出了与本实用新型实施例相关的部分,详述如下:
反相电路12包括第二负载X2、第二耗尽型HEMT晶体管M2、第三二极管 D3以及第四电阻R4。
第四电阻R4的第一端作为反相电路12的输入端,与电平转换电路11连接,以输入第一逻辑信号;第四电阻R4的第二端与第二耗尽型HEMT晶体管M2的栅极连接,第二耗尽型HEMT晶体管M2的源极与第三二极管D3的正极连接;第三二极管D3的负极作为反相电路12的负压电压输入端,与负压电源Vss连接,以接入负压电压;第二耗尽型HEMT晶体管M2的漏极和第二负载X2的第一端共同作为反相电路12的输出端,以输出第二逻辑信号;第二负载X2的第二端与电源地连接。
第二负载X2可以有两种实施方式,第一种实施方式如图6所示,包括第四耗尽型HEMT晶体管M4和第八电阻R8;第四耗尽型HEMT晶体管M4的栅极和第八电阻R8的第一端共同作为第二负载X2的第一端,第四耗尽型HEMT晶体管 M4的源极与第八电阻R8的第二端连接,第四耗尽型HEMT晶体管M4的漏极作为第二负载X2的第二端。第二种实施方式仅包括第二负载电阻Rz2(该种实施方式图中未示出)。
由于设置扼流器件(第四电阻R4),故可以通过调整第四电阻R4的阻值以优化功耗且保护了第二耗尽型HEMT晶体管M2。
电平转换电路11包括n个第二电平平移元件D4、第五电阻R5以及第六电阻R6。
n个第二电平平移元件D4依次同相串联;n为正整数;第1个第二电平平移元件的正极作为电平转换电路11的输入信号输入端,以接入输入信号;第n 个第二电平平移元件的负极与第五电阻R5的第一端连接;第五电阻R5的第二端和第六电阻R6的第一端共同作为电平转换电路11的第一逻辑信号输出端,与反相电路12连接,以输出第一逻辑信号;第六电阻R6的第二端作为电平转换电路11的负压电压输入端,与负压电源Vss连接,以接入负压电压。具体实施中,第五电阻R5和n个第二电平平移元件D4的排列顺序也可以根据设计需求确定。
由于设置扼流器件(第五电阻R5以及第六电阻R6),故可以通过调整第五电阻R5的阻值以及第六电阻R6的阻值以优化功耗。
第二电平平移元件D4包括基于化合物的二极管和/或基于化合物的HEMT 晶体管。
当第二电平平移元件D4包括基于化合物的HEMT晶体管时,基于化合物的 HEMT晶体管的漏极、基于化合物的HEMT晶体管的源极或者基于化合物的HEMT 晶体管的漏极与所述基于化合物的HEMT晶体管的源极短接以作为第二电平平移元件D4的负极,基于化合物的HEMT晶体管的栅极作为第二电平平移元件D4 的正极。
以下结合工作原理对图6所示的作进一步说明:
第一逻辑电压即为节点C的电压VC,节点C的电压VC满足下列公式:
VC=(Vin-n*Von-Vss)R6/(R5+R6)+Vss
其中,Von为第二电平平移元件D4的导通电压,Vss为负压电压,n为正整数;Vin为输入信号的电压。
由于流经第四电阻R4的电流较小,故节点D的电压VD约等于节点C的电压VC。
反相电路的电压传输特性如下:当节点C的电压VC增大时,当电压VC和负压电压Vss的电压差大于第二耗尽型HEMT晶体管M2的阈值电压和第三二极管D3的开启电压的和时,第二耗尽型HEMT晶体管M2和第三二极管D3同时导通,反相电路12输出的第二逻辑信号Vout2的电压开始下降。当节点C的电压 VC大于翻转点后逐渐增大时,反相电路12输出的第二逻辑信号Vout2的电压逐渐趋近于第三二极管D3的导通电压和负压电压Vss的和(低电平)。
当(Vin-Vss)小于n*Von时,VC=VSS,反相电路的输出信号Vout2为高电平(约为0V)。
需要说明的是,本申请实施例的输入信号兼容TTL信号,第二逻辑信号 Vout2的低电平的电压为第三二极管D3的导通电压和负压电压Vss的和(第二逻辑信号Vout2的低电平的电压为负压值),第二逻辑信号Vout2的高电平的电压约为0V。
例如,负压电压Vss为-4V,第二电平平移元件D4为4个,第四电阻R4 为384欧姆,第五电阻R5为1464欧姆,第六电阻R6为5731欧姆,第八电阻 R8为257欧姆,电路设计参数如下:
当输入信号Vin为高电平,如3.3V时,节点C的电压VC为-3.1V,节点D 的电压VD为-3.1V,第二逻辑信号Vout2为-2.84V,实现低电平输出。
当输入信号Vin为低电平,如0V时,节点C的电压VC为-3.9V,节点D 的电压VD为-3.9V,第二逻辑信号Vout2为-0.1V,实现高电平输出。
值得注意的是,第二耗尽型HEMT晶体管M2的输出信号下降10%时,输入信号约为1V,节点C的电压VC约为-3.6V,故通过设置n个第二电平平移元件 D4以适配TTL信号的电平,并通过设置第五电阻R5以及第六电阻R6实现了输入信号的翻转点可调。
本申请实施例还提供一种反相器,反相器包括奇数个级联的上述的基于化合物的纯耗尽型逻辑电路。
本申请实施例还提供一种跟随器,跟随器包括偶数个级联的上述的基于化合物的纯耗尽型逻辑电路。
本申请实施例还提供一种复合逻辑电路,如图7所示,包括第一逻辑电路 10、第二逻辑电路20和第三逻辑电路30,第一逻辑电路10的输出端与第二逻辑电路20的输入端和第三逻辑电路30的输入端连接,第一逻辑电路10的输入端接入输入信号。
第一逻辑电路10包括K个级联的上述的基于化合物的纯耗尽型逻辑电路;第二逻辑电路20包括L个级联的上述的基于化合物的纯耗尽型逻辑电路;第三逻辑电路30包括M个级联的上述的基于化合物的纯耗尽型逻辑电路;其中,K 和L的和为奇数;K和M的和为偶数;K、L以及M均为正整数。
上述复合逻辑电路既可以对输入信号进行反相,又可以对输入信号进行跟随,丰富了复合逻辑电路的功能。且通过多个级联的上述的基于化合物的纯耗尽型逻辑电路,使得反相和跟随的跳变时间减小(上升沿的时间和下降沿的时间减小),提高了反相和跟随的响应速度。
本实用新型实施例通过电平转换电路接入输入信号,并对输入信号进行分压和电平位移,以输出第一逻辑信号;反相电路基于耗尽型HEMT晶体管对第一逻辑信号进行反相,以输出第二逻辑信号;反相电路由单电源供电;故简化了基于化合物的纯耗尽型逻辑电路的外围电源电路。
应理解,上述实施例中各步骤的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。
以上所述实施例仅用以说明本申请的技术方案,而非对其限制;尽管参照前述实施例对本申请进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围,均应包含在本申请的保护范围之内。
Claims (12)
1.一种基于化合物的纯耗尽型逻辑电路,其特征在于,包括:
电平转换电路,配置为接入输入信号,并对所述输入信号进行分压和电平位移,以输出第一逻辑信号;
反相电路,与所述电平转换电路连接,配置为基于耗尽型HEMT晶体管对所述第一逻辑信号进行反相,以输出第二逻辑信号;所述反相电路由单电源供电。
2.如权利要求1所述的基于化合物的纯耗尽型逻辑电路,其特征在于,所述单电源为正压电源,所述反相电路与所述正压电源连接,所述正压电源配置为提供正压电压;
所述反相电路具体配置为基于所述耗尽型HEMT晶体管根据所述正压电压对所述第一逻辑信号进行反相,以输出所述第二逻辑信号。
3.如权利要求2所述的基于化合物的纯耗尽型逻辑电路,其特征在于,所述反相电路包括第一负载、第一耗尽型HEMT晶体管、第一二极管以及第一电阻;
所述第一电阻的第一端作为所述反相电路的输入端,与所述电平转换电路连接,以输入所述第一逻辑信号;
所述第一电阻的第二端与所述第一耗尽型HEMT晶体管的栅极连接,所述第一耗尽型HEMT晶体管的源极与所述第一二极管的正极连接,所述第一二极管的负极与电源地连接;
所述第一耗尽型HEMT晶体管的漏极和所述第一负载的第一端共同作为所述反相电路的输出端,以输出所述第二逻辑信号;
所述第一负载的第二端作为所述反相电路的正压电压输入端,与所述正压电源连接,以输入所述正压电压。
4.如权利要求2所述的基于化合物的纯耗尽型逻辑电路,其特征在于,所述电平转换电路包括n个第一电平平移元件、第二电阻以及第三电阻;
n个所述第一电平平移元件依次同相串联;n为正整数;
第1个所述第一电平平移元件的正极作为所述电平转换电路的输入信号输入端,以接入所述输入信号;
第n个所述第一电平平移元件的负极与所述第二电阻的第一端连接;
所述第二电阻的第二端和所述第三电阻的第一端共同作为所述电平转换电路的第一逻辑信号输出端,与所述反相电路连接,以输出所述第一逻辑信号;
所述第三电阻的第二端与电源地连接。
5.如权利要求4所述的基于化合物的纯耗尽型逻辑电路,其特征在于,所述第一电平平移元件包括基于化合物的二极管和/或基于化合物的HEMT晶体管;
当所述第一电平平移元件包括所述基于化合物的HEMT晶体管时,所述基于化合物的HEMT晶体管的漏极、所述基于化合物的HEMT晶体管的源极或者基于化合物的HEMT晶体管的漏极与所述基于化合物的HEMT晶体管的源极短接以作为所述第一电平平移元件的负极,所述基于化合物的HEMT晶体管的栅极作为所述第一电平平移元件的正极。
6.如权利要求1所述的基于化合物的纯耗尽型逻辑电路,其特征在于,所述单电源为负压电源,所述反相电路和所述电平转换电路均与所述负压电源连接,所述负压电源配置为提供负压电压;
所述反相电路具体配置为基于所述耗尽型HEMT晶体管根据所述负压电压对所述第一逻辑信号进行反相,以输出所述第二逻辑信号;
所述电平转换电路具体配置为接入所述输入信号和所述负压电压,并根据所述负压电压对所述输入信号进行分压和电平位移,以输出所述第一逻辑信号。
7.如权利要求6所述的基于化合物的纯耗尽型逻辑电路,其特征在于,所述反相电路包括第二负载、第二耗尽型HEMT晶体管、第三二极管以及第四电阻;
所述第四电阻的第一端作为所述反相电路的输入端,与所述电平转换电路连接,以输入所述第一逻辑信号;
所述第四电阻的第二端与所述第二耗尽型HEMT晶体管的栅极连接,所述第二耗尽型HEMT晶体管的源极与所述第三二极管的正极连接;
所述第三二极管的负极作为所述反相电路的负压电压输入端,与负压电源连接,以接入负压电压;
所述第二耗尽型HEMT晶体管的漏极和所述第二负载的第一端共同作为所述反相电路的输出端,以输出所述第二逻辑信号;
所述第二负载的第二端与电源地连接。
8.如权利要求6所述的基于化合物的纯耗尽型逻辑电路,其特征在于,所述电平转换电路包括n个第二电平平移元件、第五电阻以及第六电阻;
n个所述第二电平平移元件依次同相串联;n为正整数;
第1个所述第二电平平移元件的正极作为所述电平转换电路的输入信号输入端,以接入所述输入信号;
第n个所述第二电平平移元件的负极与所述第五电阻的第一端连接;
所述第五电阻的第二端和所述第六电阻的第一端共同作为所述电平转换电路的第一逻辑信号输出端,与所述反相电路连接,以输出所述第一逻辑信号;
所述第六电阻的第二端作为所述电平转换电路的负压电压输入端,与所述负压电源连接,以接入所述负压电压。
9.如权利要求8所述的基于化合物的纯耗尽型逻辑电路,其特征在于,所述第二电平平移元件包括基于化合物的二极管和/或基于化合物的HEMT晶体管;
当所述第二电平平移元件包括所述基于化合物的HEMT晶体管时,所述基于化合物的HEMT晶体管的漏极、所述基于化合物的HEMT晶体管的源极或者基于化合物的HEMT晶体管的漏极与所述基于化合物的HEMT晶体管的源极短接以作为所述第二电平平移元件的负极,所述基于化合物的HEMT晶体管的栅极作为所述第二电平平移元件的正极。
10.一种反相器,其特征在于,所述反相器包括奇数个级联的如权利要求1至9任意一项所述的基于化合物的纯耗尽型逻辑电路。
11.一种跟随器,其特征在于,所述跟随器包括偶数个级联的如权利要求1至9任意一项所述的基于化合物的纯耗尽型逻辑电路。
12.一种复合逻辑电路,其特征在于,包括第一逻辑电路、第二逻辑电路和第三逻辑电路;
所述第一逻辑电路包括K个级联的如权利要求1至9任意一项所述的基于化合物的纯耗尽型逻辑电路;
所述第二逻辑电路包括L个级联的如权利要求1至9任意一项所述的基于化合物的纯耗尽型逻辑电路;
所述第三逻辑电路包括M个级联的如权利要求1至9任意一项所述的基于化合物的纯耗尽型逻辑电路;
其中,所述K和所述L的和为奇数;所述K和所述M的和为偶数;所述K、所述L以及所述M均为正整数;
所述第一逻辑电路的输出端与所述第二逻辑电路的输入端和所述第三逻辑电路的输入端连接,所述第一逻辑电路的输入端接入所述输入信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123452034.9U CN216981890U (zh) | 2021-12-31 | 2021-12-31 | 纯耗尽型逻辑电路及反相器、跟随器、复合逻辑电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123452034.9U CN216981890U (zh) | 2021-12-31 | 2021-12-31 | 纯耗尽型逻辑电路及反相器、跟随器、复合逻辑电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216981890U true CN216981890U (zh) | 2022-07-15 |
Family
ID=82350858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202123452034.9U Active CN216981890U (zh) | 2021-12-31 | 2021-12-31 | 纯耗尽型逻辑电路及反相器、跟随器、复合逻辑电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216981890U (zh) |
-
2021
- 2021-12-31 CN CN202123452034.9U patent/CN216981890U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8324955B2 (en) | Level shifter design | |
WO2023125978A1 (zh) | 逻辑电路、反相器、跟随器及复合逻辑电路 | |
CN102291103B (zh) | 动态体偏置型c类反相器及其应用 | |
EP0212004B1 (en) | A solid state inverting circuit having a bipolar transistor for rapidly processing i/o signals | |
JPH0454724A (ja) | 論理回路 | |
CN108199701B (zh) | 一种高速的cmos传输门开关电路 | |
CN216981890U (zh) | 纯耗尽型逻辑电路及反相器、跟随器、复合逻辑电路 | |
CN210041792U (zh) | 一种基于GaAs HEMT工艺的正压转负压逻辑电路 | |
CN110798201B (zh) | 一种高速耐压电平转换电路 | |
CN217508742U (zh) | 复合逻辑门电路及包括其的芯片和电子装置 | |
JPH02149123A (ja) | 増幅回路 | |
US11901869B2 (en) | Amplifier capable of minimizing short-circuit current of output stage while having improved slew rate | |
EP0529545A1 (en) | Level shifting CMOS integrated circuits | |
CN115224927A (zh) | 基于斜率控制的驱动电路及芯片 | |
CN110601691B (zh) | 电平移位电路 | |
CN111989851B (zh) | 一种电源电路及装置 | |
CN110690889B (zh) | 一种电平移位电路 | |
CN110690890B (zh) | 一种电平移位电路 | |
CN218772053U (zh) | 电平转换电路、电平转换设备及电机设备 | |
CN112332824B (zh) | 具有缓冲结构的驱动电路以及集成电路 | |
CN110729895A (zh) | 全n型mosfet实现的电压自举电路及驱动控制电路 | |
CN216699982U (zh) | 电平转换电路、芯片、主板及电子设备 | |
JP3523611B2 (ja) | 差動型論理回路 | |
CN213402974U (zh) | 电平转换电路及终端 | |
CN110620578B (zh) | 电压电平移位电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |