CN110687707A - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN110687707A CN110687707A CN201910589923.8A CN201910589923A CN110687707A CN 110687707 A CN110687707 A CN 110687707A CN 201910589923 A CN201910589923 A CN 201910589923A CN 110687707 A CN110687707 A CN 110687707A
- Authority
- CN
- China
- Prior art keywords
- pixel electrode
- edge portion
- display device
- valley
- cover layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims description 9
- 230000005856 abnormality Effects 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 138
- 101150040546 PXL1 gene Proteins 0.000 description 60
- 101100513400 Arabidopsis thaliana MIK1 gene Proteins 0.000 description 41
- 230000000694 effects Effects 0.000 description 30
- 238000013461 design Methods 0.000 description 29
- 239000003990 capacitor Substances 0.000 description 14
- 101000836906 Homo sapiens Signal-induced proliferation-associated protein 1 Proteins 0.000 description 13
- 102100027163 Signal-induced proliferation-associated protein 1 Human genes 0.000 description 13
- 101150012812 SPA2 gene Proteins 0.000 description 10
- 230000002829 reductive effect Effects 0.000 description 10
- 239000000463 material Substances 0.000 description 7
- 238000009825 accumulation Methods 0.000 description 5
- 230000000994 depressogenic effect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 101100354809 Caenorhabditis elegans pxl-1 gene Proteins 0.000 description 2
- 101100533558 Mus musculus Sipa1 gene Proteins 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/805—Electrodes
- H10K59/8051—Anodes
- H10K59/80515—Anodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
- H10K50/813—Anodes characterised by their shape
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/341—Short-circuit prevention
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/351—Thickness
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/30—Devices specially adapted for multicolour light emission
- H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/875—Arrangements for extracting light from the devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
披露了一种显示装置。像素电极的边缘部分被修改。在位于像素电极下方的覆盖层中设置有谷部。像素电极的边缘部分配置成弯曲或弯折到覆盖层的谷部上。增加了开口率,并且防止了像素电极的边缘部分中的图像异常。
Description
相关申请的交叉引用
本申请要求于2018年7月6日提交的韩国专利申请第10-2018-0078973号的优先权,为了所有目的通过引用将该韩国专利申请并入本文,如同在此完全阐述一样。
技术领域
本公开内容涉及一种显示装置。
背景技术
随着信息社会的发展,对各种图像显示装置的需求逐渐增加。近来,诸如液晶显示(LCD)装置、等离子显示装置和有机发光二极管(OLED)显示装置之类的一系列显示装置已投入广泛应用。
这样的显示装置可包括排列有多个子像素的显示面板和驱动该显示面板的驱动电路。
多个子像素可设置在显示面板中以显示图像。在显示面板中可设置与用于界定每一个子像素的发光区域的分隔肋对应的堤部。当在显示面板上设置堤部时,显示面板的开口率会降低,这是有问题的。然而,在相关技术中,没有增加显示面板的开口率的实质性方案。
发明内容
本公开内容的各方面提供了一种显示装置,该显示装置具有能够有效增加显示装置的开口率的结构。
还提供了一种显示装置,该显示装置具有能够在增加显示装置的开口率的同时防止像素电极的边缘部分中的图像异常的结构。
还提供了一种显示装置,该显示装置具有能够在增加显示装置的开口率的同时防止像素电极的边缘部分中的图像异常的全无堤结构。
还提供了一种显示装置,该显示装置具有能够在增加显示装置的开口率的同时防止像素电极的边缘部分中的图像异常的混合无堤结构。
还提供了一种显示装置,该显示装置具有能够通过减小不必要的光的全内反射来提高发光效率的结构。
根据本公开内容的一方面,显示装置可包括:基板;设置在所述基板上的覆盖层;和设置在所述覆盖层上的第一像素电极。所述第一像素电极可位于第一子像素的区域中。
在所述显示装置中,所述覆盖层可具有凹陷的第一谷部。
所述第一像素电极的边缘部分可包括位于所述覆盖层的所述第一谷部的一部分上的弯曲部分或弯折部分。
所述显示装置可进一步包括设置在所述覆盖层上并且与所述第一像素电极分隔开的第二像素电极。
所述覆盖层可包括凹陷的第二谷部,所述第二谷部与所述第一谷部分隔开。所述第二像素电极的边缘部分可包括位于所述覆盖层的所述第二谷部的一部分上的弯曲部分或弯折部分。
所述覆盖层的所述第一谷部的口部与所述覆盖层的所述第二谷部的口部之间的距离可短于所述第一像素电极与所述第二像素电极之间的距离。
所述覆盖层的所述第一谷部可沿所述第一像素电极的外边界设置,并且所述覆盖层的所述第二谷部可沿所述第二像素电极的外边界设置。
所述第一像素电极和所述第二像素电极的每一个的整个区域可接触对应的有机发光层。
所述显示装置可进一步包括设置在所述覆盖层上以在行方向上与所述第一像素电极分隔开的第二像素电极。所述覆盖层的所述第一谷部可位于所述第一像素电极的所述边缘部分与所述第二像素电极的边缘部分之间。
所述覆盖层的所述第一谷部的口部的宽度可大于所述第一像素电极与所述第二像素电极之间的距离。
所述第二像素电极的所述边缘部分可具有位于所述覆盖层的所述第一谷部的另一部分上的弯曲部分或弯折部分。
所述第一像素电极的所述边缘部分与所述第二像素电极的所述边缘部分可彼此面对。所述第一像素电极的另一边缘部分与所述第二像素电极的另一边缘部分可彼此并排设置。
所述显示装置可进一步包括位于所述第一像素电极的所述另一边缘部分和所述第二像素电极的所述另一边缘部分上的堤部。
所述显示装置可进一步包括电连接至所述第一像素电极或所述第二像素电极并且位于所述堤部所处的区域中的所述覆盖层下方的晶体管。所述晶体管的源极或漏极可通过所述覆盖层中的孔电连接至所述第一像素电极或所述第二像素电极。
所述显示装置可进一步包括设置在所述覆盖层上以在列方向上与所述第一像素电极分隔开的第三像素电极。所述覆盖层的所述第一谷部可位于所述第一像素电极的所述边缘部分与所述第三像素电极的边缘部分之间。
所述覆盖层的所述第一谷部的口部的宽度可大于所述第一像素电极与所述第三像素电极之间的距离。
所述第三像素电极的所述边缘部分可具有位于所述覆盖层的所述第一谷部的另一部分上的弯曲部分或弯折部分。
所述第一像素电极的所述边缘部分与所述第三像素电极的所述边缘部分可彼此面对。所述第一像素电极的另一边缘部分与所述第三像素电极的另一边缘部分可彼此并排设置。所述显示装置可进一步包括位于所述第一像素电极的所述另一边缘部分和所述第三像素电极的所述另一边缘部分上的堤部。
所述显示装置可进一步包括电连接至所述第一像素电极或所述第三像素电极并且位于所述堤部所处的区域中的所述覆盖层下方的晶体管。所述晶体管的源极或漏极可通过所述覆盖层中的孔电连接至所述第一像素电极或所述第三像素电极。
所述显示装置可进一步包括设置在所述覆盖层下方的滤色器,所述滤色器与第一子像素的颜色对应。
在所述第一像素电极下方可存在全反射光。存在于所述第一谷部的所述一部分上的所述第一像素电极的弯曲部分或弯折部分下方的全反射光的强度可低于存在于所述第一像素电极的平坦部分下方的全反射光的强度。
根据另一方面,一种显示装置,可包括:基板;设置在所述基板上的覆盖层;设置在所述覆盖层上的第一像素电极。所述第一像素电极可位于第一子像素的区域中。
所述第一像素电极的边缘部分可以是正锥形的或者被圆化。所述显示装置可进一步包括设置在所述第一像素电极的所述边缘部分上的有机发光层。
根据示例性实施方式,显示装置具有能够有效增加显示装置的开口率的结构。
根据示例性实施方式,显示装置具有能够在增加显示装置的开口率的同时防止像素电极的边缘部分中的图像异常的结构。
根据示例性实施方式,显示装置具有能够在增加显示装置的开口率的同时防止像素电极的边缘部分中的图像异常的全无堤结构。
根据示例性实施方式,显示装置具有能够在增加显示装置的开口率的同时防止像素电极的边缘部分中的图像异常的混合无堤结构。
根据示例性实施方式,显示装置具有能够通过减小不必要的光的全内反射来提高发光效率的结构。
附图说明
本公开内容的上述和其他目的、特征和优点将从下面结合附图的详细描述得到更加清楚地理解,附图中:
图1图解了根据示例性实施方式的显示装置的示意性系统构造;
图2图解了根据示例性实施方式的显示装置的子像素结构;
图3图解了根据示例性实施方式的显示装置的另一子像素结构;
图4图解了根据示例性实施方式的显示装置的另一子像素结构;
图5是图解根据示例性实施方式的显示装置的剖面图;
图6和图7是示意性地图解根据示例性实施方式的显示装置的堤部结构的剖面图;
图8是示意性地图解根据示例性实施方式的显示装置的无堤结构的剖面图;
图9图解了无堤结构中发生的边缘效应;
图10是示意性地图解根据示例性实施方式的显示装置中的、基于能够在提高显示面板的开口率的同时减小或防止边缘效应的第一设计方案的显示面板的剖面图;
图11是示意性地图解根据示例性实施方式的显示装置中的、基于能够在提高显示面板的开口率的同时减小或防止边缘效应的第二设计方案的显示面板的剖面图;
图12和图13是示意性地图解根据示例性实施方式的显示装置中的、基于第二设计方案的全无堤结构的平面图和剖面图;
图14、图15和图16是示意性地图解根据示例性实施方式的显示装置中的混合无堤结构的平面图和剖面图,在该混合无堤结构中,基于第二设计方案来设计行方向上相邻的子像素之间的边界区域;
图17、图18和图19是示意性地图解根据示例性实施方式的显示装置中的、基于第二设计方案的混合无堤结构的平面图和剖面图,该混合无堤结构用在列方向上相邻的子像素之间的边界区域中;
图20示意性地图解了在其中基于能够在增加开口率的同时减小或防止边缘效应的第一设计方案或第二设计方案来设计显示面板的根据示例性实施方式的显示装置中,边缘效应的防止。
具体实施方式
下文中,将详细参照本公开内容的实施方式,附图中图解了这些实施方式的一些示例。在整个文件中,应当参照附图,附图中将使用相同的参考数字和标号来指定相同或相似的部件。在本公开内容下面的描述中,当并入本公开内容的已知功能和部件的详细描述反而会使本公开内容的主题不清楚的情况下,将省略其详细描述。
还将理解的是,尽管在此可使用诸如“第一”、“第二”、“A”、“B”、“(a)”和“(b)”之类的术语来描述各种元件,但这些术语仅用来区分一个元件与其他元件。这些元件的本质、顺序、次序或数量不受这些术语限制。将理解的是,当一元件被称为“连接”、“耦接”或“链接”至另一元件时,该元件不仅可“直接连接、耦接、或链接”至另一元件,而且还可经由“中间”元件“间接连接、耦接、或链接”至另一元件。
图1是图解根据示例性实施方式的显示装置100的示意性系统构造。
参照图1,根据示例性实施方式的显示装置100可包括:设置有多条数据线DL和多条栅极线GL的显示面板110,由多条数据线DL和多条栅极线GL界定出的多个子像素SP以矩阵的形式排列;和驱动显示面板110的驱动电路。
就功能而言,驱动电路可包括驱动多条数据线DL的数据驱动器电路120、驱动多条栅极线GL的栅极驱动器电路130、控制数据驱动器电路120和栅极驱动器电路130的控制器140等。
在显示面板110中,多条数据线DL和多条栅极线GL可彼此交叉。例如,多条栅极线GL可设置成行或列,而多条数据线DL可设置成列或行。
在显示面板110中,除了多条数据线DL和多条栅极线GL之外,还可设置其他类型的线。
控制器140可将图像数据Data提供给数据驱动器电路120。
此外,控制器140可通过将用于驱动数据驱动器电路120和栅极驱动器电路130所需的各种控制信号DCS和GCS传送到数据驱动器电路120和栅极驱动器电路130来控制数据驱动器电路120和栅极驱动器电路130的操作。
控制器140可以是在常规显示技术中使用的时序控制器,或者可以是包括时序控制器并且执行其他控制功能的控制装置。
控制器140可设置为与数据驱动器电路120分离的部件,或者可设置成与数据驱动器电路120组合以形成集成电路(IC)。
数据驱动器电路120从控制器140接收图像数据并且将数据电压提供给多条数据线DL,以驱动多条数据线DL。在此,数据驱动器电路120也可称为源极驱动器电路。
根据需要,数据驱动器电路120可包括移位寄存器、锁存电路、数模转换器(DAC)、输出缓冲器等。
根据需要,数据驱动器电路120可进一步包括一个或多个模数转换器(ADC)。
栅极驱动器电路130通过将扫描信号顺序地提供给多条栅极线GL来顺序地驱动多条栅极线GL。在此,栅极驱动电路130也可称为扫描驱动器电路。
栅极驱动器电路130可包括移位寄存器、电平转换器等。
在控制器140的控制下,栅极驱动器电路130顺序地将具有导通电压或截止电压的扫描信号提供给多条栅极线GL。
当通过栅极驱动器电路130开启特定栅极线时,数据驱动器电路120将从控制器140接收的图像数据Data转换为模拟数据电压,并且将模拟数据电压提供给多条数据线DL。
数据驱动器电路120可设置在显示面板110的一侧(例如,显示面板110上方或下方)。在一些情况下,根据驱动系统、面板的设计等,数据驱动器电路120可设置在显示面板110的两侧(例如,显示面板110上方和下方)。
栅极驱动器电路130可设置在显示面板110的一侧(例如,显示面板110的右侧或左侧)。在一些情况下,根据驱动系统、面板的设计等,栅极驱动器电路130可设置在显示面板110的两侧(例如,显示面板110的右侧和左侧)。
数据驱动器电路120可包括一个或多个源极驱动器IC(SDIC)。
每个源极驱动器IC可通过带式自动焊接(TAB)方法或玻璃上芯片(COG)方法连接到显示面板110的焊接焊盘,或者可直接安装在显示面板110上。在一些情况下,每个源极驱动器IC可与显示面板110集成。此外,每个源极驱动器IC可使用膜上芯片(COF)结构来实现。在这种情况下,源极驱动器IC可安装在电路膜上,以经由电路膜电连接到显示面板110中的数据线DL。
栅极驱动器电路130可包括一个或多个栅极驱动器IC(GDIC),每个栅极器驱动器IC通过TAB方法或COG方法连接到显示面板110的焊接焊盘。可使用直接安装在显示面板110上的面板内栅极(GIP)结构来实现栅极驱动器电路130。或者,可使用COF结构来实现栅极驱动器电路130。在这种情况下,栅极驱动器电路130的栅极驱动器IC可安装在电路膜上,以经由电路膜电连接到显示面板110中的栅极线GL。
根据示例性实施方式的显示装置100可以是诸如有机发光显示装置或液晶显示(LCD)装置之类的各种类型的显示装置之一。
图2图解了根据示例性实施方式的显示装置100的子像素结构。
参照图2,在根据示例性实施方式的显示装置100是液晶显示装置的情况下,可由数据线DL和栅极线GL界定出排列在显示面板110中的每个子像素SP,并且每个子像素SP包括晶体管TR、像素电极PXL等。
晶体管TR可包括:电连接至栅极线GL从而被施加扫描信号的栅极节点、电连接至数据线DL从而被施加数据电压的源极节点(或漏极节点)、以及电连接至像素电极PXL的漏极节点(或源极节点)。
从数据线DL提供的数据电压(或像素电压)可通过晶体管TR施加到像素电极PXL。
此外,可在显示面板110中设置被施加公共电压的公共电极,并且可在公共电极与像素电极PXL之间设置电容器。
图3和图4图解了根据示例性实施方式的显示装置100的其他子像素结构。
参照图3和图4,在根据示例性实施方式的显示装置100是有机发光显示装置的情况下,排列在显示面板110中的多个子像素SP的每一个可包括:有机发光二极管OLED、驱动有机发光二极管OLED的驱动晶体管DRT、电连接在驱动晶体管DRT的第一节点N1与数据线DL之间的第一晶体管T1、电连接在驱动晶体管DRT的第一节点N1和第二节点N2之间的电容器Cst等。
有机发光二极管OLED可包括像素电极PXL、有机发光层EL、公共电极COM等。像素电极PXL可以是阳极,而公共电极COM可以是阴极。或者,像素电极PXL可以是阴极,而公共电极COM可以是阳极。
有机发光二极管OLED的像素电极PXL可电连接至驱动晶体管DRT的第二节点N2。基电压EVSS可施加至有机发光二极管OLED的公共电极COM。
驱动晶体管DRT通过给有机发光二极管OLED提供驱动电流来驱动有机发光二极管OLED。
驱动晶体管DRT包括第一节点N1、第二节点N2、第三节点N3等。
驱动晶体管DRT的第一节点N1可以是与栅极节点对应的节点,并且第一节点N1可电连接至第一晶体管T1的源极节点或漏极节点。
驱动晶体管DRT的第二节点N2可电连接至有机发光二极管OLED的像素电极PXL,第二节点N2可以是源极节点或漏极节点。
驱动晶体管DRT的第三节点N3可以是被施加驱动电压EVDD的节点,第三节点N3可电连接至提供驱动电压EVDD的驱动电压线DVL,第三节点N3可以是漏极节点或源极节点。
可通过经由栅极线施加到第一晶体管T1的栅极节点的第一扫描信号SCAN来控制第一晶体管T1的导通-截止。
可通过第一扫描信号SCAN导通第一晶体管T1,以将从对应的数据线DL提供的数据电压Vdata传送至驱动晶体管DRT的第一节点N1。
电容器Cst可电连接在驱动晶体管DRT的第一节点N1和第二节点N2之间,以在一个帧周期期间保持与视频信号电压对应的数据电压Vdata或者与数据电压Vdata对应的电压。
如上所述,为了驱动发光二极管OLED,图3中所示的子像素SP可具有2T1C结构,2T1C结构由两个晶体管DRT和T1以及单个电容器Cst构成。
仅出于说明性目的提供了图3中示出的子像素结构(即,2T1C结构),本公开内容不限于此。而是,根据功能、面板结构等,单个子像素SP可进一步包括一个或多个晶体管或者一个或多个电容器。
图4示出了其中单个子像素SP进一步包括电连接在驱动晶体管DRT的第二节点N2与基准电压线RVL之间的第二晶体管T2的3T1C结构。
参照图4,第二晶体管T2可电连接在驱动晶体管DRT的第二节点N2与基准电压线RVL之间,从而通过施加至其栅极节点的第二扫描信号SENSE来控制导通-截止。
第二晶体管T2的漏极节点或源极节点可电连接至基准电压线RVL,而第二晶体管T2的源极节点或漏极节点可电连接至驱动晶体管DRT的第二节点N2。
例如,第二晶体管T2可在显示驱动时段中导通,并且可在其中检测驱动晶体管DRT的特性或有机发光二极管OLED的特性的感测驱动时段中截止。
第二晶体管T2可在相应的驱动时序(例如,显示驱动时序或感测驱动时段中的电压初始化时序)中通过第二扫描信号SENSE导通,从而将提供给基准电压线RVL的基准电压Vref传送到驱动晶体管DRT的第二节点N2。
此外,第二晶体管T2可在相应的驱动时间(例如,感测驱动期间的时段中的采样时间)通过第二扫描信号SENSE导通,从而将驱动晶体管DRT的第二节点N2的电压传送到基准电压线RVL。
换句话说,第二晶体管T2可控制驱动晶体管DRT的第二节点N2的电压状态或者将驱动晶体管DRT的第二节点N2的电压传送到基准电压线RVL。
此外,电容器Cst可以是被有意设计为设置在驱动晶体管DRT外部的外部电容器,而不是寄生电容器(例如,Cgs或Cgd),即,存在于驱动晶体管DRT的第一节点N1和第二节点N2之间的内部电容器。
驱动晶体管DRT、第一晶体管T1和第二晶体管T2的每一个可以是n型晶体管或p型晶体管。
此外,第一扫描信号SCAN和第二扫描信号SENSE可以是单独的栅极信号。在这种情况下,第一扫描信号SCAN和第二扫描信号SCAN2可通过不同的栅极线分别施加到第一晶体管T1的栅极节点和第二晶体管T2的栅极节点。
在一些情况下,第一扫描信号SCAN和第二扫描信号SENSE可以是相同的栅极信号。在这种情况下,第一扫描信号SCAN和第二扫描信号SENSE可通过同一栅极线共同地施加到第一晶体管T1的栅极节点和第二晶体管T2的栅极节点。
仅出于说明性目的而提出了图3和图4中示出的子像素结构,在一些情况下,可进一步包括一个或多个晶体管或者一个或多个电容器。
或者,多个子像素SP可具有相同的结构,或多个子像素SP之中的一些子像素可具有与其余子像素不同的结构。
尽管根据示例性实施方式的显示装置100可以是诸如有机发光显示装置或LCD装置之类的各种类型的显示装置之一,但为简要起见,根据示例性实施方式的显示装置100将在下文中被描述为有机发光显示装置。
图5是图解根据示例性实施方式的显示装置100的剖面图。在此,图5是图解其中显示装置100是由分别包括滤色器CF的白色有机发光二极管OLED构成的有机发光显示装置的情况的剖面图。
此外,图5是示意性地图解图3或图4中的设置有有机发光二极管OLED和驱动晶体管DRT的单个子像素SP的区域的剖面图。
遮光层LS可设置在基板SUB上,缓冲层BUF可设置在遮光层LS上。
有源层ACT可位于缓冲层BUF上。
栅极绝缘膜GI可位于有源层ACT上。
充当驱动晶体管DRT的栅极节点N1的栅极电极GATE可位于栅极绝缘膜GI上。
层间绝缘膜ILD可覆盖栅极电极GATE和栅极绝缘膜GI。
源极-漏极材料层SD可位于层间绝缘膜ILD上。
源极-漏极材料层SD的一部分可以是充当驱动晶体管DRT的第三节点N3的部分。该部分可通过层间绝缘膜ILD和栅极绝缘膜GI中的接触孔与有源层ACT接触。
源极-漏极材料层SD的另一部分可以是充当驱动晶体管DRT的第二节点N2的部分。该部分可通过层间绝缘膜ILD和栅极绝缘膜GI中的接触孔与有源层ACT接触。
有源层ACT的与源极-漏极材料层SD的一部分N3接触的部分和有源层ACT的与源极-漏极材料层SD的另一部分N2接触的部分可以是导电部分(即,被处理成导电的部分),有源层ACT的其余部分可以是通过施加到栅极电极GATE的栅极电压形成驱动晶体管DRT的沟道的部分。
钝化层PAS可位于源极-漏极材料层SD上。
根据需要,滤色器CF可位于钝化层PAS上。在一些情况下,可不设置滤色器CF。例如,在有机发光二极管OLED是WOLED(即,白色OLED)的情况下,与相应子像素SP的颜色对应的滤色器CF可设置在覆盖层(overcoat layer)OC下方。
覆盖层OC可设置在滤色器CF和钝化层PAS上。
像素电极PXL可设置在覆盖层OC上。
像素电极PXL可通过覆盖层OC中的开口OCH(也称为孔、接触孔或开口区域)和钝化层PAS中的孔与源极-漏极材料层SD的另一部分N2接触。。
与用于界定子像素SP的发光部分的分隔肋(separation rib)对应的堤部BK可位于覆盖层OC上。由堤部BK界定出开口区域BKH,以暴露像素电极PXL的一部分(对应于发光区域)。
有机发光层EL位于堤部BK的开口区域BKH中,并且公共电极COM可设置在有机发光层EL和堤部BK上。
根据示例性实施方式的显示面板110可以是底部发光显示面板。在一些情况下,根据示例性实施方式的显示面板110可以是顶部发光显示面板。
图6和图7是示意性地图解根据示例性实施方式的显示装置100的堤部结构的剖面图,图8是示意性地图解根据示例性实施方式的显示装置100的无堤结构的剖面图,图9图解了无堤结构中发生的边缘效应。
参照图6和图7,在如图5中所述的包括堤部BK的根据示例性实施方式的显示装置100中,堤部BK可设置成围绕并覆盖每个像素电极PXL的边缘部分。换句话说,如图6和图7中所示,像素电极PXL的边缘部分可与堤部BK的一部分重叠。
像素电极PXL的边缘部分可具有切口形状,如图6中所示,或者由于面板加工的特性而具有倒锥形状,如图7中所示。
如图6至图8中所示,像素电极PXL的边缘部分可具有其中大量电荷累积或集中的部分QDP。在形状方面,像素电极PXL的边缘部分可具有尖部。这种尖部可形成其中大量电荷累积的部分QDP。在由于面板加工的特性而导致像素电极PXL的边缘部分具有倒锥形状的情况下,这种电荷的累积可更加显著。
集中在像素电极PXL的边缘部分中的电荷会导致有机发光层EL的劣化。然而,由于如图6和图7中所示堤部BK设置成围绕并覆盖边缘部分(即,其中电荷累积的部分QDP),因此像素电极PXL的边缘部分(即,其中电荷累积的部分QDP)可不直接接触有机发光层EL,从而防止有机发光层EL的劣化。
这里,电荷集中在像素电极PXL的边缘部分中,并且有机发光层EL的与像素电极PXL的边缘部分对应的部分更加劣化。如图9中所示,子像素SP的外围区域900的发光强度降低,这称为边缘效应。
如图6和图7中所示,在设置于显示面板110中用来界定每个子像素SP的发光部的堤部BK被成形为围绕并覆盖像素电极PXL的边缘部分以减小或防止边缘效应的情况下,边缘效应可被减小或防止。然而,显示面板110的开口率可减小一量,该量等于堤部BK与像素电极PXL之间的重叠区域,这是有问题的。
相比之下,如图8中所示,在显示面板110被设计成具有无堤部BK的无堤结构的情况下,显示面板110的开口率可增加,但是电荷会集中在像素电极PXL的边缘部分中。
在显示面板110的无堤设计中,像素电极PXL的边缘部分可与有机发光层EL直接接触,使得集中在像素电极PXL的边缘部分中的电荷可更快速地使有机发光层EL劣化。换句话说,尽管显示面板110的无堤设计可增加显示面板110的开口率,但是由于边缘效应增加,子像素SP的外围区域900可看起来异常地暗。
下文中,将描述能够在增加显示面板的开口率的同时减小或防止边缘效应的结构。
下文中将描述的根据示例性实施方式的显示装置100的无堤结构也可称为“全无堤(full bankless)结构”或“完全无堤(complete bankless)结构”,在该结构中,在子像素SP之间的整个边界区域(即,原来存在堤部BK的区域)中不存在堤部BK。
或者,根据示例性实施方式的显示装置100的无堤结构可以是“有限无堤结构”或“部分无堤结构”(下文中,称为“混合无堤(hybridbankless)结构”),在该结构中,在子像素SP之间的整个边界区域(即,原来存在堤部BK的区域)之中,在一个或多个区域中不存在堤部BK而在其他区域中存在堤部BK。
图10是示意性地图解根据示例性实施方式的显示装置100中的、基于能够在提高显示面板110的开口率的同时减小或防止边缘效应的第一设计方案的显示面板110的剖面图。
参照图10,可基于能够在提高显示面板110的开口率的同时减小或防止边缘效应的第一设计方案来设计根据示例性实施方式的显示面板110。
根据第一设计方案,可不存在覆盖像素电极PXL的边缘部分PEND的堤部BK,以增加开口率,并且为了减小或防止边缘效应,像素电极PXL的边缘部分PEND可具有没有尖部的平缓形状。例如,像素电极PXL的边缘部分PEND具有没有尖部的正锥形状(其可以是倒锥形状的相反形状)或者被圆化。根据该形状,随着更靠近覆盖层OC,像素电极PXL的边缘部分PEND增大。
由于像素电极PXL的边缘部分PEND的平缓形状,可减小像素电极PXL的边缘部分PEND中的电荷累积。
因此,即使在由于不存在覆盖像素电极PXL的边缘部分PEND的堤部而导致像素电极PXL的边缘部分PEND直接接触有机发光层EL的情况下,也可防止或减小边缘效应。
图11是示意性地图解根据示例性实施方式的显示装置100中的、基于能够在提高显示面板110的开口率的同时减小或防止边缘效应的第二设计方案的显示面板10的剖面图。
参照图11,可基于能够在提高显示面板110的开口率的同时减小或防止边缘效应的第二设计方案来设计根据示例性实施方式的显示面板110。
根据第二设计方案,不存在覆盖像素电极PXL的边缘部分PEND的堤部BK,以提高开口率。
此外,根据第二设计方案,覆盖层OC可具有凹陷的谷部OCV。在设置于覆盖层OC上的像素电极PXL中,边缘部分PEND的一部分在与覆盖层OC的谷部OCV相邻的位置中可弯曲或弯折,使得边缘部分PEND的该部分位于覆盖层OC的谷部OCV上。该构造可减小或防止边缘效应。
参见图11,覆盖层OC的谷部OCV的两个端部E1和E2之间的间隙被称为口部(mouth)。在此,谷部OCV的两个端部E1和E2是覆盖层OC的平坦部分和谷部OCV之间的边界点。覆盖层OC的谷部OCV的两个端部E1和E2之间的间隙的长度被称为口宽W。
从位于像素电极PXL上的有机发光层EL发射的光可在像素电极PXL与覆盖层OC之间全反射。这种全反射现象可降低观看方向上的光的强度,从而降低发光效率并且导致劣化的图像质量。
然而,根据第二设计方案,即使在像素电极PXL下方存在全反射光的情况下,在覆盖层OC的谷部OCV的一部分上弯曲或弯折的像素电极PXL的边缘部分PEND下方的全反射光的强度可低于像素电极PXL的平坦部分下方的全反射光的强度。
换句话说,根据第二设计方案,在与覆盖层OC的谷部OCV相邻的区域中,光的全反射显著减少。因此,可增加观看方向上的光强度,从而提高发光效率。例如,在底部发光结构中,观看方向是从像素电极PXL到覆盖层OC的方向。
图12是示意性地图解根据示例性实施方式的显示装置100中的、基于第二设计方案的全无堤结构的平面图,图13是沿图12中的线A-B截取的剖面图。
在图12和图13中,通过示例的方式图解了第一子像素区域SPA1和第二子像素区域SPA2中的结构。该结构可用在显示面板110的整个区域中。
参照图12,第一像素电极PXL1可位于第一子像素区域SPA1中,而第二像素电极PXL2可位于第二子像素区域SPA2中。
第一像素电极PXL1和第二像素电极PXL2位于覆盖层OC上以彼此分隔开。
在显示面板110是有机发光显示面板的情况下,第一像素电极PXL1可以是第一子像素中的有机发光二极管OLED的阳极,而第二像素电极PXL2可以是第二子像素中的有机发光二极管OLED的阳极。
参照图13,覆盖层OC具有在第一子像素区域SPA1中凹陷的第一谷部OCV1。覆盖层OC具有在第二子像素区域SPA2中凹陷的第二谷部OCV2。就是说,在子像素区SPA1和SPA2中可分别存在覆盖层OC的谷部OCV1和OCV2。
参照图12,覆盖层OC的第一谷部OCV1可沿第一像素电极PXL1的外边界设置,而覆盖层OC的第二谷部OCV2可沿第二像素电极PXL2的外边界设置。
参照图13,第一像素电极PXL1的边缘部分PEND1可弯曲或弯折,以位于覆盖层OC的第一谷部OCV1的一部分上,而第二像素电极PXL2的边缘部分PEND2可弯曲或弯折,以位于覆盖层OC的第二谷部OCV2的一部分上。
在覆盖层OC中,第一谷部OCV1和第二谷部OCV2彼此分隔开。
在覆盖层OC中,第一谷部OCV1的口宽W1可以是固定的而与位置无关,或者第一谷部OCV1的口宽W1可根据位置而不同。第二谷部OCV2的口宽W2可以是固定的而与位置无关,或者第二谷部OCV2的口宽W2可根据位置而不同。
在覆盖层OC中,第一谷部OCV1的口宽W1和第二谷部OCV2的口宽W2可相同或不同。
第一像素电极PXL1和第二像素电极PXL2设置成彼此分隔开。
尽管第一像素电极PXL1和第二像素电极PXL2的每一个的形状被示出为矩形,但这仅是出于简洁起见。根据需要,可使用矩形形状以外的其他形状。
此外,在图12中,第一像素电极PXL1和第二像素电极PXL2被示出为具有相同的形状和相同的尺寸(面积)。然而,这仅是出于简洁起见,可使用不同的形状或不同的尺寸(面积)。
第一像素电极PXL1与第二像素电极PXL2之间的距离L12可以是固定的而与位置无关,或者第一像素电极PXL1与第二像素电极PXL2之间的距离L12可根据位置而不同。
覆盖层OC的第一谷部OCV1的口部与覆盖层OC的第二谷部OCV2的口部之间的距离D12可短于第一像素电极PXL1与第二像素电极PXL2之间的距离L12(D12<L12)。
当第一像素电极PXL1与第二像素电极PXL2之间的距离L12不是固定的,或者覆盖层OC的第一谷部OCV1的口部与第二谷部OCV2的口部之间的距离D12不是固定的时,覆盖层OC的第一谷部OCV1的口部与第二谷部OCV2的口部之间的最大长度D12可短于第一像素电极PXL1与第二像素电极PXL2之间的距离L12(D12<L12)。
参照图13,由于不存在覆盖第一像素电极PXL1的边缘部分PEND1的堤部BK,所以第一像素电极PXL1的整个区域可接触有机发光层EL。由于不存在覆盖第二像素电极PXL2的边缘部分PEND2的堤部BK,所以第二像素电极PXL2的整个区域可接触有机发光层EL。
因此,第一子像素区域SPA1和第二子像素区域SPA2的每一个的开口率可增加到最大尺寸。
此外,由于第一像素电极PXL1的边缘部分PEND1弯曲或弯折,以位于覆盖层OC的第一谷部OCV1的一部分上,因此第一像素电极PXL1的边缘部分PEND1具有平缓的形状而不是尖锐的形状。因此,可减小或防止由于电荷累积而引起的边缘效应。
同样地,由于第二像素电极PXL2的边缘部分PEND2弯曲或弯折,以位于覆盖层OC的第二谷部OCV2的一部分上,因此第二像素电极PXL2的边缘部分PEND2具有平缓的形状而不是尖锐的形状。因此,可减小或防止由于电荷累积而引起的边缘效应。
如图12和图13中所示,在基于第二设计方案将覆盖层OC的谷部OCV1和OCV2设计成分别存在于子像素区域SPA1和SPA2中,并且同时覆盖层OC的谷部OCV1和OCV2围绕子像素区域SPA1和SPA2中的像素电极PXL1和PXL2的边界区域的情况下,根据示例性实施方式的显示面板110可以是其中在子像素SP之间的整个边界区域中不存在堤部的“全无堤显示面板”。
图14是示意性地图解根据示例性实施方式的显示装置100中的混合无堤结构的平面图,在该混合无堤结构中,基于第二设计方案来设计行方向上相邻的子像素之间的边界区域,图15是沿图14中的C-D线截取的剖面图,图16是沿图14中的E-F线截取的剖面图。
在图14至图16中,通过示例的方式图解了第一子像素区域SPA1和第二子像素区域SPA2中的结构。该结构可用在显示面板110的整个区域中。
参照图14,第一像素电极PXL1可位于第一子像素区域SPA1中,而第二像素电极PXL2可位于第二子像素区域SPA2中。
参照图14和图15,第一像素电极PXL1和第二像素电极PXL2位于覆盖层OC上,以在行方向上彼此分隔开。
在显示面板110是有机发光显示面板的情况下,第一像素电极PXL1可以是第一子像素中的有机发光二极管OLED的阳极,而第二像素电极PXL2可以是第二子像素中的有机发光二极管OLED的阳极。
参照图14和图15,第一谷部OCV12凹陷在覆盖层OC中。第一像素电极PXL1的边缘部分PEND1a可弯曲或弯折,以位于覆盖层OC的第一谷部OCV12的一部分上。
参照图14和图15,覆盖层OC的第一谷部OCV12可位于第一像素电极PXL1的边缘部分PEND1a与第二像素电极PXL2的面对边缘部分PEND1a的边缘部分PEND2a之间。就是说,覆盖层OC的第一谷部OCV12沿第一子像素区SPA1与第二子像素区SPA2之间的边界区域存在。
同样地,参照图14和图15,在第一子像素区域SPA1的左侧存在另一子像素区域的情况下,沿该另一子像素区域与第一子像素区域SPA1之间的边界区域存在另一谷部OCV1L。
此外,参照图14和图15,在第二子像素区域SPA2的右侧存在另一子像素区域的情况下,沿该另一子像素区域与第二子像素区域SPA2之间的边界区域存在另一谷部OCV2R。
参照图14和图15,第一像素电极PXL1的边缘部分PEND1a可弯曲或弯折,以位于覆盖层OC的第一谷部OCV12的一部分上,并且第二像素电极PXL2的边缘部分PEND2a可弯曲或弯折,以位于覆盖层OC的第一谷部OCV12的另一部分上。
参照图15,由于不存在覆盖第一像素电极PXL1的边缘部分PEND1a的堤部BK,因此第一像素电极PXL1的除边缘部分PEND1b之外的整个区域可接触对应的有机发光层EL。由于不存在覆盖第二像素电极PXL2的边缘部分PEND2a的堤部BK,因此第二像素电极PXL2的除边缘部分PEND2b之外的整个区域可接触对应的有机发光层EL。
因此,第一子像素区域SPA1的开口率和第二子像素区域SPA2的开口率可增加到最大尺寸。
此外,由于第一像素电极PXL1的边缘部分PEND1a弯曲或弯折,以位于覆盖层OC的第一谷部OCV12的一部分上,并且第二像素电极PXL2的边缘部分PEND2a弯曲或弯折,以位于覆盖层OC的第一谷部OCV12的另一部分上,因此第一像素电极PXL1的边缘部分PEND1a和第二像素电极PXL2的边缘部分PEND2a的每一个可具有平缓的形状而不是尖锐的形状。因此,可减小或防止由于电荷累积而引起的边缘效应。
参照图14和图15,覆盖层OC的第一谷部OCV12的口宽W12可大于第一像素电极PXL1与第二像素电极PXL2之间的距离D12。
图14和图15中所示的覆盖层OC的第一谷部OCV12的口宽W12大于图12和图13中所示的覆盖层OC的单个谷部OCV1的口宽W1。
由于如上所述,图14和图15中所示的覆盖层OC的谷部OCV12比图12和图13中所示的覆盖层OC的单个谷部OCV1凹陷得更宽,因此可更容易形成谷部OCV12。
此外,由于根据图14和图15中所示的结构,覆盖层OC的谷部沿相邻子像素的边界区域形成,因此图14和图15中所示的结构中的谷部的数量可小于图12和图13中所示的结构中的谷部的数量。
在覆盖层OC的第一谷部OCV12上弯曲或弯折的第一像素电极PXL1的边缘部分PEND1a面对在覆盖层的第一谷部OCV12上弯曲或弯折的第二像素电极PXL2的边缘部分PEND2a。
第一像素电极PXL1的另一边缘部分PEND1b与第二像素电极PXL2的另一边缘部分PEND2b可彼此并排设置。
堤部BK可位于第一像素电极PXL1的另一边缘部分PEND1b和第二像素电极PXL2的另一边缘部分PEND2b上。因而,即使在开口率部分降低的情况下,也可防止第一像素电极PXL1的另一边缘部分PEND1b和第二像素电极PXL2的另一边缘部分PEND2b中的边缘效应。
电连接至第一像素电极PXL1或第二像素电极PXL2的晶体管(例如,图2至图4中所示的晶体管)可位于堤部BK所处的区域中的覆盖层OC下方。晶体管的源极或漏极可通过覆盖层OC中的孔电连接至第一像素电极PXL1或第二像素电极PXL2。
在行方向上彼此相邻的第一子像素区SPA1与第二子像素区SPA2之间的边界区域中可存在覆盖层OC的谷部OCV12,在列方向上的第一子像素区域SPA1的边界区域以及列方向上的第二子像素区域SPA2的边界区域中可存在堤部BK,并且连接至像素电极PXL1和PXL2的电路部件(例如,晶体管)可设置在这些区域中。
图17是示意性地图解根据示例性实施方式的显示装置100中的、基于第二设计方案的混合无堤结构的平面图,该混合无堤结构用在列方向上相邻的子像素之间的边界区域中,图18是沿图17中的G-H线截取的剖面图,图19是沿图17中的线I-J截取的剖面图。
图17是图解其中设置有六个像素电极PXL1至PXL6的六(6)个子像素区域的平面图。
在6个像素电极PXL1至PXL6之中,第五像素电极PXL5、第一像素电极PXL1和第三像素电极PXL3可设置在同一列中以彼此邻接。就是说,在第五像素电极PXL5与第一像素电极PXL1之间没有设置电路部件(例如,晶体管和电容器),并且在第一像素电极PXL1与第三像素电极PXL3之间没有设置电路部件(例如,晶体管和电容器)。
同样地,第六像素电极PXL6、第二像素电极PXL2和第四像素电极PXL4可设置在同一列中以彼此邻接。就是说,在第六像素电极PXL6与第二像素电极PXL2之间没有设置电路部件(例如,晶体管和电容器),并且在第二像素电极PXL2与第四像素电极PXL4之间没有设置电路部件(例如,晶体管和电容器)。
参照图17和图18,可沿列方向上相邻的像素电极的边缘部分,即,第五像素电极PXL5的边缘部分和第一像素电极PXL1的边缘部分设置覆盖层OC的谷部OCV15。谷部OCV15的口宽W15大于第五像素电极PXL5与第一像素电极PXL1之间的距离。此外,第五像素电极PXL5的边缘部分和第一像素电极PXL1的边缘部分可弯曲或弯折,以位于覆盖层OC的谷部OCV15上。
参照图17和图18,可沿列方向上相邻的像素电极的边缘部分,即,第一像素电极PXL1的边缘部分PEND1a和第三像素电极PXL3的边缘部分PEND3a设置覆盖层OC的谷部OCV13。谷部OCV13的口宽W13大于第一像素电极PXL1与第三像素电极PXL3之间的距离。此外,第一像素电极PXL1的边缘部分PEND1a和第三像素电极PXL3的边缘部分PEND3a可弯曲或弯折,以位于覆盖层OC的谷部OCV13上。
如图18中所示,第五像素电极PXL5、第一像素电极PXL1和第三像素电极PXL3的彼此面对的边缘部分均未被堤部BK覆盖。因此,可暴露出第五像素电极PXL5、第一像素电极PXL1和第三像素电极PXL3的最大区域,而不是被堤部BK覆盖。就是说,开口率可被最大化。
参照图17,可沿列方向上相邻的像素电极的边缘部分,即,第六像素电极PXL6的边缘部分和第二像素电极PXL2的边缘部分设置覆盖层OC的谷部OCV26。谷部OCV26的口宽W26大于第六像素电极PXL6与第二像素电极PXL2之间的距离。此外,第六像素电极PXL6的边缘部分和第二像素电极PXL2的边缘部分可弯曲或弯折,以位于覆盖层OC的谷部OCV26上。
参照图17,可沿列方向上相邻的像素电极的边缘部分,即,第二像素电极PXL2的边缘部分PEND2a和第四像素电极PXL4的边缘部分PEND4a设置覆盖层OC的谷部OCV24。谷部OCV24的口宽W24大于第二像素电极PXL2与第四像素电极PXL4之间的距离。此外,第二像素电极PXL2的边缘部分PEND2a和第四像素电极PXL4的边缘部分PEND4a可弯曲或弯折,以位于覆盖层OC的谷部OCV26上。
由于第六像素电极PXL6、第二像素电极PXL2和第四像素电极PXL4的彼此面对的边缘部分均未被堤部BK覆盖,因此可暴露出第六像素电极PXL6、第二像素电极PXL2和第四像素电极PXL4的最大区域。就是说,开口率可被最大化。
此外,参照图17,第五像素电极PXL5和第六像素电极PXL6可在行方向上相邻地设置并且在它们之间设置有电路部件。第一像素电极PXL1和第二像素电极PXL2可在行方向上相邻地设置并且在它们之间设置有电路部件。第三像素电极PXL3和第四像素电极PXL4可在行方向上相邻地设置并且在它们之间设置有电路部件。
参照图17和图19,第一像素电极PXL1的另一边缘部分PEND1b和第二像素电极PXL2的另一边缘部分PEND2b被堤部BK覆盖。
同样地,第五像素电极PXL5的另一边缘部分和第六像素电极PXL6的另一边缘部分被堤部BK覆盖。第三像素电极PXL3的另一边缘部分PEND3b和第四像素电极PXL4的另一边缘部分PEND4b被堤部BK覆盖。
再次参照图17至图19进行描述,第一像素电极PXL1和第三像素电极PXL3可相邻地设置在覆盖层OC上,以在列方向上彼此分隔开。
在列方向上相邻的第一像素电极PXL1和第三像素电极PXL3之间的区域(边界区域)中可存在谷部OCV13。就是说,覆盖层OC的谷部OCV13可位于第一像素电极PXL1的边缘部分PEND1a与第三像素电极PXL3的边缘部分PEND3a之间。
第一像素电极PXL1的边缘部分PEND1a可弯曲或弯折,以位于覆盖层OC的谷部OCV13的一部分上。第三像素电极PXL3的边缘部分PEND3a可弯曲或弯折,以位于覆盖层OC的同一谷部OCV13的另一部分上。
与第一像素电极PXL1的边缘部分PEND1a和第三像素电极PXL3的边缘部分PEND3a重叠的覆盖层OC的谷部OCV13具有预定宽度W13。谷部OCV13的口宽W13大于第一像素电极PXL1与第三像素电极PXL3之间的距离。
弯曲或弯折以分别位于覆盖层OC的谷部OCV13的一部分和另一部分上的第一像素电极PXL1的边缘部分PEND1a和第三像素电极PXL3的边缘部分PEND3a彼此面对。
第一像素电极PXL1的另一边缘部分PEND1b与第三像素电极PXL3的另一边缘部分PEND3b可彼此并排设置。
堤部BK可位于第一像素电极PXL1的另一边缘部分PEND1b和第三像素电极PXL3的另一边缘部分PEND3b上。
电连接至第一像素电极PXL1或第三像素电极PXL3的晶体管(图2中的TR或图3和图4中的DRT)可位于堤部BK所处的区域中的覆盖层OC下方。
每个晶体管的源极或漏极可通过覆盖层OC中的孔或开口(图5中的OCH)电连接至第一像素电极PXL1或第三像素电极PXL3。
根据上面参照图17至图19描述的结构,可在增加开口率的同时防止边缘效应。
图20示意性地图解了在其中基于能够在增加开口率的同时减小或防止边缘效应的第一设计方案或第二设计方案来设计显示面板110的根据示例性实施方式的显示装置100中,边缘效应的防止。
参照图20,在基于上述第一设计方案或第二设计方案制造显示面板110的情况下,可不出现如图9中所示的由于常规无堤结构导致的其中每个子像素SP的外围区域900看起来异常黑的现象(即,边缘效应)。就是说,可防止其中像素电极PXL的边缘部分的外围区域看起来异常黑的边缘效应。
此外,在基于上述第一设计方案或第二设计方案设计的显示面板110中,可增加像素电极PXL的开口率,因此,与图9相比,可进一步增加子像素SP的发光区域。
如上所述,根据示例性实施方式,显示装置100具有能够有效增加显示装置100的开口率的结构。
根据示例性实施方式,显示装置100具有能够在增加显示装置100的开口率的同时防止像素电极的边缘部分中的图像异常(即,边缘效应)的结构。
根据示例性实施方式,显示装置100具有能够在增加显示装置的开口率的同时防止像素电极的边缘部分中的图像异常(即,边缘效应)的全无堤结构。
根据示例性实施方式,显示装置100具有能够在增加显示装置的开口率的同时防止像素电极的边缘部分中的图像异常(即,边缘效应)的混合无堤结构。
根据示例性实施方式,显示装置100具有能够通过减少不必要的全内反射来提高发光效率的结构。
为了通过示例的方式解释本公开内容的特定原理,提出了前面的描述和附图。本公开内容所涉及领域的普通技术人员可在不背离本公开内容的原理的情况下通过组合、分离、替换或改变元件来做出各种修改和变化。在此公开的前述实施方式应解释为对本公开内容的原理和范围是说明性而不是限制性的。应当理解,本公开内容的范围应由所附权利要求限定,并且它们的所有等同都落入本公开内容的范围内。
Claims (15)
1.一种显示装置,包括:
基板;
设置在所述基板上的覆盖层;和
设置在所述覆盖层上的第一像素电极,
其中所述第一像素电极位于第一子像素的区域中,
所述覆盖层包括凹陷的第一谷部,并且
所述第一像素电极的边缘部分包括位于所述覆盖层的所述第一谷部的一部分上的弯曲部分或弯折部分。
2.根据权利要求1所述的显示装置,进一步包括设置在所述覆盖层上并且与所述第一像素电极分隔开的第二像素电极,
所述覆盖层包括凹陷的第二谷部,所述第二谷部与所述第一谷部分隔开,并且
所述第二像素电极的边缘部分包括位于所述覆盖层的所述第二谷部的一部分上的弯曲部分或弯折部分。
3.根据权利要求2所述的显示装置,其中所述覆盖层的所述第一谷部的口部与所述覆盖层的所述第二谷部的口部之间的距离短于所述第一像素电极与所述第二像素电极之间的距离。
4.根据权利要求2所述的显示装置,其中所述覆盖层的所述第一谷部沿所述第一像素电极的外边界设置,并且
所述覆盖层的所述第二谷部沿所述第二像素电极的外边界设置。
5.根据权利要求2所述的显示装置,其中所述第一像素电极和所述第二像素电极的每一个的整个区域接触对应的有机发光层。
6.根据权利要求1所述的显示装置,进一步包括设置在所述覆盖层上以在行方向上与所述第一像素电极分隔开的第二像素电极,
其中所述覆盖层的所述第一谷部位于所述第一像素电极的所述边缘部分与所述第二像素电极的边缘部分之间,
所述覆盖层的所述第一谷部的口部的宽度大于所述第一像素电极与所述第二像素电极之间的距离,并且
所述第二像素电极的所述边缘部分包括位于所述覆盖层的所述第一谷部的另一部分上的弯曲部分或弯折部分。
7.根据权利要求6所述的显示装置,其中所述第一像素电极的所述边缘部分与第二像素电极的所述边缘部分彼此面对,并且
所述第一像素电极的另一边缘部分与所述第二像素电极的另一边缘部分彼此并排设置,
所述显示装置进一步包括位于所述第一像素电极的所述另一边缘部分和所述第二像素电极的所述另一边缘部分上的堤部。
8.根据权利要求7所述的显示装置,进一步包括电连接至所述第一像素电极或所述第二像素电极并且位于所述堤部所处的区域中的所述覆盖层下方的晶体管,
所述晶体管的源极或漏极通过所述覆盖层中的孔电连接至所述第一像素电极或所述第二像素电极。
9.根据权利要求1所述的显示装置,进一步包括设置在所述覆盖层上以在列方向上与所述第一像素电极分隔开的第三像素电极,
其中所述覆盖层的所述第一谷部位于所述第一像素电极的所述边缘部分与所述第三像素电极的边缘部分之间,
所述覆盖层的所述第一谷部的口部的宽度大于所述第一像素电极与所述第三像素电极之间的距离,并且
所述第三像素电极的所述边缘部分包括位于所述覆盖层的所述第一谷部的另一部分上的弯曲部分或弯折部分。
10.根据权利要求9所述的显示装置,所述第一像素电极的所述边缘部分与所述第三像素电极的所述边缘部分彼此面对,并且
所述第一像素电极的另一边缘部分与所述第三像素电极的另一边缘部分彼此并排设置,
所述显示装置进一步包括位于所述第一像素电极的所述另一边缘部分和所述第三像素电极的所述另一边缘部分上的堤部。
11.根据权利要求10所述的显示装置,进一步包括电连接至所述第一像素电极或所述第三像素电极并且位于所述堤部所处的区域中的所述覆盖层下方的晶体管,
所述晶体管的源极或漏极通过所述覆盖层中的孔电连接至所述第一像素电极或所述第三像素电极。
12.根据权利要求1所述的显示装置,进一步包括设置在所述覆盖层下方的滤色器,所述滤色器与所述第一子像素的颜色对应。
13.根据权利要求1所述的显示装置,其中在所述第一像素电极下方存在全反射光,
存在于所述第一谷部的所述一部分上的所述第一像素电极的弯曲部分或弯折部分下方的全反射光的强度低于存在于所述第一像素电极的平坦部分下方的全反射光的强度。
14.一种显示装置,包括:
基板;
设置在所述基板上的覆盖层;和
设置在所述覆盖层上的第一像素电极,
其中所述第一像素电极位于第一子像素的区域中,并且
所述第一像素电极的边缘部分是正锥形的或者被圆化。
15.根据权利要求14所述的显示装置,进一步包括设置在所述第一像素电极的所述边缘部分上的有机发光层。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2018-0078973 | 2018-07-06 | ||
KR1020180078973A KR102598736B1 (ko) | 2018-07-06 | 2018-07-06 | 표시장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110687707A true CN110687707A (zh) | 2020-01-14 |
CN110687707B CN110687707B (zh) | 2022-04-19 |
Family
ID=69101647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910589923.8A Active CN110687707B (zh) | 2018-07-06 | 2019-07-02 | 显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10879486B2 (zh) |
KR (1) | KR102598736B1 (zh) |
CN (1) | CN110687707B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210018588A (ko) * | 2019-08-05 | 2021-02-18 | 삼성디스플레이 주식회사 | 표시 장치 |
CN112599027B (zh) * | 2020-12-07 | 2022-05-03 | Tcl华星光电技术有限公司 | 显示面板及显示装置 |
US20240276834A1 (en) * | 2021-06-08 | 2024-08-15 | Semiconductor Energy Laboratory Co., Ltd. | Display Device, Method For Manufacturing Display Device, Display Module, and Electronic Device |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050110021A1 (en) * | 2003-11-22 | 2005-05-26 | Park Sang-Il | Active matrix organic light emitting display (OLED) and method of fabrication |
KR20150034097A (ko) * | 2013-09-25 | 2015-04-02 | 가부시키가이샤 재팬 디스프레이 | 유기 일렉트로 루미네센스 표시 장치 |
US20150340414A1 (en) * | 2014-05-23 | 2015-11-26 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of manufacturing the same |
US20150349029A1 (en) * | 2014-05-27 | 2015-12-03 | Lg Display Co., Ltd. | Display panel and method for manufacturing thereof |
US20160349587A1 (en) * | 2015-05-27 | 2016-12-01 | Samsung Display Co., Ltd. | Array substrate and liquid crystal display including the same |
CN107039599A (zh) * | 2015-11-30 | 2017-08-11 | 乐金显示有限公司 | 有机发光显示装置及其制造方法 |
US20180005568A1 (en) * | 2016-07-04 | 2018-01-04 | Samsung Display Co., Ltd. | Display device having protective structure |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100543009B1 (ko) * | 2003-10-16 | 2006-01-20 | 삼성에스디아이 주식회사 | 능동 매트릭스 유기전계발광표시장치 및 그의 제조방법 |
KR102222398B1 (ko) * | 2014-05-27 | 2021-03-03 | 엘지디스플레이 주식회사 | 디스플레이 패널 및 이의 제조 방법 |
-
2018
- 2018-07-06 KR KR1020180078973A patent/KR102598736B1/ko active IP Right Grant
-
2019
- 2019-07-02 CN CN201910589923.8A patent/CN110687707B/zh active Active
- 2019-07-05 US US16/504,011 patent/US10879486B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050110021A1 (en) * | 2003-11-22 | 2005-05-26 | Park Sang-Il | Active matrix organic light emitting display (OLED) and method of fabrication |
KR20150034097A (ko) * | 2013-09-25 | 2015-04-02 | 가부시키가이샤 재팬 디스프레이 | 유기 일렉트로 루미네센스 표시 장치 |
US20150340414A1 (en) * | 2014-05-23 | 2015-11-26 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of manufacturing the same |
US20150349029A1 (en) * | 2014-05-27 | 2015-12-03 | Lg Display Co., Ltd. | Display panel and method for manufacturing thereof |
US20160349587A1 (en) * | 2015-05-27 | 2016-12-01 | Samsung Display Co., Ltd. | Array substrate and liquid crystal display including the same |
CN107039599A (zh) * | 2015-11-30 | 2017-08-11 | 乐金显示有限公司 | 有机发光显示装置及其制造方法 |
US20180005568A1 (en) * | 2016-07-04 | 2018-01-04 | Samsung Display Co., Ltd. | Display device having protective structure |
Also Published As
Publication number | Publication date |
---|---|
US20200013985A1 (en) | 2020-01-09 |
US10879486B2 (en) | 2020-12-29 |
KR20200005348A (ko) | 2020-01-15 |
CN110687707B (zh) | 2022-04-19 |
KR102598736B1 (ko) | 2023-11-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107919378B (zh) | 具有发射层的显示装置 | |
CN1146843C (zh) | 有源矩阵型显示装置 | |
JP4071652B2 (ja) | 有機el発光表示装置 | |
CN106469748B (zh) | 透明显示面板及包括该透明显示面板的透明显示装置 | |
US10755608B2 (en) | Display device | |
CN110687707B (zh) | 显示装置 | |
US11950462B2 (en) | Display device | |
US20090224665A1 (en) | Display device | |
KR20200057140A (ko) | 표시 장치 | |
JP2005005227A (ja) | 有機el発光表示装置 | |
KR102655693B1 (ko) | 표시 장치 | |
US20220320245A1 (en) | Display substrate and display device | |
CN112419908B (zh) | 显示装置和半导体器件 | |
US7079093B2 (en) | Organic light emitting diodes display | |
KR20210022216A (ko) | 표시 장치 | |
US20220285332A1 (en) | Display device | |
JP2007233273A (ja) | 有機el表示パネル | |
CN110476198B (zh) | 显示装置 | |
KR20170081030A (ko) | 유기발광표시패널 및 유기발광표시장치 | |
JP2007233272A (ja) | 有機el表示パネル | |
CN219513108U (zh) | 显示装置 | |
US20230145843A1 (en) | Display device | |
US20230157075A1 (en) | Display device | |
US20240079420A1 (en) | Display device and method of manufacturing the same | |
US20240224623A1 (en) | Electroluminescence display |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |