CN110663114A - 锗-硅光感测设备ii - Google Patents

锗-硅光感测设备ii Download PDF

Info

Publication number
CN110663114A
CN110663114A CN201880033744.XA CN201880033744A CN110663114A CN 110663114 A CN110663114 A CN 110663114A CN 201880033744 A CN201880033744 A CN 201880033744A CN 110663114 A CN110663114 A CN 110663114A
Authority
CN
China
Prior art keywords
circuit
photodiode
region
readout
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880033744.XA
Other languages
English (en)
Other versions
CN110663114B (zh
Inventor
那允中
郑斯璘
陈书履
刘汉鼎
陈慧文
梁哲夫
吕元复
陈建龙
林崇致
朱冠祯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ootloo Co
Original Assignee
Ootloo Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ootloo Co filed Critical Ootloo Co
Publication of CN110663114A publication Critical patent/CN110663114A/zh
Application granted granted Critical
Publication of CN110663114B publication Critical patent/CN110663114B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14649—Infrared imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/028—Inorganic materials including, apart from doping material or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/103—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the PN homojunction type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Remote Sensing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)
  • Amplifiers (AREA)
  • Optical Head (AREA)
  • Optical Communication System (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

一种光学设备包括：半导体衬底，其由第一材料形成，所述半导体衬底包括第一n掺杂区；以及光电二极管，其由所述半导体衬底支撑，所述光电二极管包括被配置为吸收光子并用所吸收的光子生成光载流子的吸收区，所述吸收区由与所述第一材料不同的第二材料形成并且包括：第一p掺杂区；以及第二n掺杂区，其耦合到所述第一n掺杂区，其中，所述第二n掺杂区的第二掺杂浓度小于或基本上等于所述第一n掺杂区的第一掺杂浓度。

Description

锗-硅光感测设备II
相关申请的交叉引用
本申请是于2016年8月4日提交的美国申请No.15/288,282的部分继续申请，该美国申请要求于2015年12月28日提交的美国临时申请No.62/271,386、于2015年11月6日提交的美国临时申请No.62/251,691、于2015年9月11日提交的美国临时申请No.62/217,031、于2015年8月28日提交的美国临时申请No.62/211,004、于2015年8月28日提交的美国临时申请No.62/210,991、于2015年8月27日提交的美国临时申请No.62/210,946、于2015年8月25日提交的美国临时申请No.62/209,349和于2015年8月4日提交的美国临时申请No.62/200,652的优先权。本申请要求于2017年5月2日提交的美国临时申请No.62/500,457、于2017年5月10日提交的美国临时申请No.62/504,531、于2017年11月9日提交的美国临时申请No.62/583,854、于2017年4月13日提交的美国临时申请No.62/485,003、于2017年9月21日提交的美国临时申请No.62/561,266、于2018年1月3日提交的美国临时申请No.62/613,054、于2017年8月8日提交的美国临时申请No.62/542,329、于2018年3月15日提交的美国临时申请No.62/643,295和于2018年3月31日提交的美国临时申请No.62/651,085的优先权。
技术领域
本说明书涉及使用光电二极管检测光。
背景技术
光在自由空间中传播，或者光学介质与光电二极管耦合，光电二极管将光信号转换成电信号以进行处理。
发明内容
可使用光电二极管检测光信号并将光信号转换成可由另一电路进一步处理的电信号。可在消费电子产品、图像传感器、数据通信、飞行时间(TOF)应用、医疗装置和许多其他合适应用中使用光电二极管。传统上，使用硅作为图像传感器材料，但是对于近红外(NIR)光谱或更长的波长，硅的光吸收效率低。可使用诸如锗和锗-硅这样的其他材料和/或材料合金作为具有本说明书中描述的创新光学器件结构设计的图像传感器材料。根据本说明书中描述的主题的一个创新方面，使用诸如锗或锗-硅这样的材料形成光电二极管，以改进器件的速度和/或灵敏度和/或动态范围和/或工作波长范围。在一个实施例中，可以将使用锗或锗-硅形成的光电二极管和使用硅形成的光电二极管集成在公共衬底上，以产生具有较大工作波长范围的光电二极管阵列。
根据本说明书中描述的主题的另一个创新方面，可以由成像系统的光电二极管检测被三维物体反射的光。光电二极管将检测到的光转换成电荷。每个光电二极管可以包括被控制以收集电荷的多个栅。由多个栅控制的电荷收集可随时间推移而改变，使得成像系统可确定感测到的光的相位和其他信息。成像系统可使用相位信息来分析与三维物体关联的特性，包括深度信息或材料成分。成像系统还可使用相位信息来分析与眼睛姿势识别、身体姿势识别、三维模型扫描/视频记录和/或增强/虚拟现实应用关联的特性。
总体上，本说明书中描述的主题的一个创新方面可在一种光学设备中实施，该光学设备包括：半导体衬底，其由第一材料形成，所述半导体衬底包括第一n掺杂区；以及光电二极管，其由所述半导体衬底支撑，所述光电二极管包括被配置为吸收光子并用所吸收的光子生成光载流子的吸收区，所述吸收区由与所述第一材料不同的第二材料形成并且包括：第一p掺杂区；以及第二n掺杂区，其耦合到所述第一n掺杂区，其中，所述第二n掺杂区的第二掺杂浓度小于或基本上等于所述第一n掺杂区的第一掺杂浓度。
所述光学设备的实施例可包括以下特征中的一个或多个。例如，可通过键合第一半导体层和第二半导体层来形成所述半导体衬底。所述第一材料可以是硅并且所述第二材料可包括锗。
在一些实施例中，所述第一n掺杂区的第一掺杂浓度可基本上等于所述第二n掺杂区的第二掺杂浓度的16倍。
在一些实施例中，所述第一掺杂浓度和所述第二掺杂浓度可被设置为，使得所述第一n掺杂区的第一费米能级和所述第二n掺杂区的第二费米能级基本上相等。
在一些实施例中，所述第一p掺杂区可布置在所述吸收区的第一表面上，并且所述第二n掺杂区可布置在与所述第一表面相反的第二表面上。
在一些实施例中，所述第一p掺杂区和所述第二n掺杂区可布置在所述吸收区的第一表面上。
在一些实施例中，所述半导体衬底还可包括凹陷，并且所述吸收区的至少一部分可嵌入在所述凹陷中。在一些实施例中，所述凹陷可包括侧壁分隔件。在一些实施例中，所述第一n掺杂区可围绕所述凹陷的至少一部分。在一些实施例中，所述第一n掺杂区和所述第二n掺杂区可以是相邻的。
在一些实施例中，所述光学设备还可包括与所述第一n掺杂区和所述第二n掺杂区耦合的第一金属互连。
在一些实施例中，该光学设备还可包括：一个或多个读出区，其耦合到一个或多个读出电路，所述一个或多个读出区被配置为将所述光电二极管生成的光载流子提供给所述一个或多个读出电路；以及一个或多个栅，其与控制所述光电二极管和所述一个或多个读出区之间的载流子传送的一个或多个控制信号耦合。所述一个或多个读出区以及所述一个或多个栅可由所述半导体衬底支撑。所述一个或多个读出区还可包括一个或多个浮置扩散电容器。
在一些实施例中，该光学设备还可包括：由所述半导体衬底支撑的透镜。所述透镜可一体地形成在所述半导体衬底上。
在一些实施例中，所述光学设备还可包括：分隔件层，其由所述半导体衬底支撑，其中，在与衬底表面正交的方向上，所述分隔件层布置在所述吸收区和所述透镜之间。所述分隔件层可具有与所述透镜的焦距对应的厚度。
在一些实施例中，所述光学设备还可包括：抗反射层，其由所述半导体衬底支撑并且布置在所述半导体衬底和所述透镜之间。
本说明书中描述的主题的另一个创新方面可在一种光学设备中实施，该光学设备包括：半导体衬底，其由第一材料形成并且包括凹陷；以及光电二极管，其由所述半导体衬底支撑，所述光电二极管包括吸收区，所述吸收区被配置为吸收光子并用所吸收的光子生成光载流子，其中，所述吸收区由与所述第一材料不同的第二材料形成，并且所述吸收区的至少一部分被嵌入在所述凹陷中，并且其中，所述吸收区包括：第一p掺杂区；第一n掺杂区；第二n掺杂区；以及第一栅，其与第一控制信号耦合并且被配置为控制所述第一n掺杂区和所述第二n掺杂区之间的载流子传送，其中，所述第一n掺杂区的第一掺杂浓度小于或基本上等于所述第二n掺杂区的第二掺杂浓度。
本说明书中描述的主题的另一个创新方面可在一种光学设备中实施，该光学设备包括：第一半导体衬底，其由第一材料形成并且包括凹陷；光电二极管，其由所述第一半导体衬底支撑，所述光电二极管包括吸收区，所述吸收区被配置为吸收光子并用所吸收的光子生成光载流子，其中，所述吸收区由与所述第一材料不同的第二材料形成，并且所述吸收区的至少一部分被嵌入在所述凹陷中，并且其中，所述吸收区包括：第一p掺杂区；以及第一n掺杂区；第二半导体衬底，其由与所述第二材料不同的第三材料形成，所述第二半导体衬底包括：第二n掺杂区；一个或多个读出区，其耦合到一个或多个读出电路，所述一个或多个读出区被配置为将所述光电二极管生成的光载流子提供给所述一个或多个读出电路；以及一个或多个栅，其耦合到一个或多个控制信号，所述控制信号控制所述光电二极管和所述一个或多个读出区之间的载流子传送；以及金属互连，其耦合到所述第一n掺杂区和所述第二n掺杂区，其中，所述第一n掺杂区的第一掺杂浓度小于或基本上等于所述第二n掺杂区的第二掺杂浓度。
本说明书中描述的主题的另一个创新方面可在一种电路中实施，该电路包括：光电二极管，其被配置为吸收光子并用所吸收的光子生成光载流子；第一MOSFET晶体管，其包括：第一沟道端子，其耦合到所述光电二极管的第一端子并且被配置为收集所述光电二极管生成的所述光载流子的一部分；第二沟道端子；以及栅端子，其耦合到第一控制电压源；第一读出电路，其被配置为输出第一读出电压，所述第一读出电路包括：第一电容器，其被配置为对由所述光电二极管生成的光载流子进行积分；以及第一重置MOSFET晶体管，其被配置为将所述第一电容器充电至第一电压；第二读出电路，其被配置为输出第二读出电压，所述第二读出电路包括：第二电容器，其被配置为对由所述光电二极管生成的光载流子进行积分；以及第二重置MOSFET晶体管，其被配置为将所述第二电容器充电至第二电压；以及电流导引电路，其被配置为将由所述光电二极管生成的所述光载流子导引至所述第一读出电路和所述第二读出电路中的一者或二者，所述电流导引电路包括：第一电流导引MOSFET晶体管，其包括耦合到第二控制电压源的第二栅端子、耦合到所述第二沟道端子的第三沟道端子和耦合到所述第一读出电路的第四沟道端子；以及第二电流导引MOSFET晶体管，其包括耦合到第三控制电压源的第三栅端子、耦合到所述第二沟道端子的第五沟道端子和耦合到所述第二读出电路的第六沟道端子，其中，在所述电路的操作期间，所述第一控制电压源生成第一控制电压，所述第一控制电压被配置为产生所述第一电压与所述光电二极管的所述第一端子的第三电压之间的第一电压差，并且产生所述第二电压与所述光电二极管的所述第一端子的所述第三电压之间的第二电压差。
所述电路的实施例可包括以下特征中的一个或多个。例如，所述电路还可包括第一半导体层和第二半导体层，其中，所述光电二极管由所述第一半导体层支撑，并且所述第一MOSFET晶体管、所述第一读出电路、所述第二读出电路和所述电流导引电路由所述第二半导体层支撑。
在一些实施例中，所述电路还可包括第一半导体层和第二半导体层，其中，所述光电二极管和所述第一MOSFET晶体管由所述第一半导体层支撑，并且所述第一读出电路、所述第二读出电路和所述电流导引电路由所述第二半导体层支撑。
在一些实施例中，所述电路还可包括第一半导体层和第二半导体层，其中，所述光电二极管、所述第一MOSFET晶体管和所述电流导引电路由所述第一半导体层支撑，并且所述第一读出电路和所述第二读出电路由所述第二半导体层支撑。
在一些实施例中，在所述电路的操作期间，所述第一控制电压可被配置为使所述第一MOSFET晶体管在亚阈值区或饱和区中操作。
在一些实施例中，所述第一电压差可大于或等于所述第一电压的10％，并且所述第二电压差可大于或等于所述第二电压的10％。
在一些实施例中，在所述电路的操作期间，相对于没有所述第一MOSFET晶体管的可比较电路，所述第一控制电压源可使由所述第一电容器积分的第一暗电流和由所述第二电容器积分的第二暗电流减小。
在一些实施例中，所述光电二极管还可包括包含锗的光吸收区。
在一些实施例中，所述光电二极管还可包括凹陷，并且所述光吸收区的至少一部分可嵌入在所述凹陷中。
在一些实施例中，在所述电路的操作期间，可控制所述第二控制电压源和所述第三控制电压源，以通过在第一时段内将所述光载流子导引至所述第一读出电路并且在第二时段内将所述光载流子导引至所述第二读出电路来使所述电路在飞行时间成像模式下操作。
在一些实施例中，在所述电路的操作期间，可控制所述第二控制电压源和所述第三控制电压源，以通过将所述光载流子以同步方式导引至所述第一读出电路和所述第二读出电路来使所述电路在强度成像模式下操作。
在一些实施例中，在所述电路的操作期间，可控制所述第二控制电压源和所述第三控制电压源，以通过在强度成像模式下操作的同时将所述光载流子导引至所述第一读出电路和所述第二读出电路中的一个来使所述电路在所述强度成像模式下操作。
本说明书中描述的主题的另一个创新方面可在一种电路中实施，该电路包括：光电二极管，其被配置为吸收光子并用所吸收的光子生成光载流子；第一读出电路，其被配置为输出第一读出电压，所述第一读出电路包括：第一电容器，其被配置为对由所述光电二极管生成的光载流子进行积分；以及第一重置MOSFET晶体管，其被配置为将所述第一电容器充电至第一电压；第二读出电路，其被配置为输出第二读出电压，所述第二读出电路包括：第二电容器，其被配置为对由所述光电二极管生成的光载流子进行积分；以及第二重置MOSFET晶体管，其被配置为将所述第二电容器充电至第二电压；第一MOSFET晶体管，其包括：第一沟道端子；第二沟道端子，其耦合到所述第一读出电路；以及第一栅端子，其耦合到第一控制电压源；第二MOSFET晶体管，其包括：第三沟道端子；第四沟道端子，其耦合到所述第二读出电路；以及第二栅端子，其耦合到所述第一控制电压源；以及电流导引电路，其被配置为将由所述光电二极管生成的所述光载流子导引至所述第一读出电路和所述第二读出电路中的一者或二者，所述电流导引电路包括：第一电流导引MOSFET晶体管，其包括耦合到第二控制电压源的第三栅端子、耦合到所述光电二极管的第一端子并被配置为收集所述光电二极管生成的光载流子的一部分的第五沟道端子以及耦合到所述第一沟道端子的第六沟道端子；以及第二电流导引MOSFET晶体管，其包括耦合到第三控制电压源的第四栅端子、耦合到所述光电二极管的所述第一端子并被配置为收集所述光电二极管生成的光载流子的一部分的第七沟道端子以及耦合到所述第三沟道端子的第八沟道端子，其中，在所述电路的操作期间，所述第一控制电压源生成第一控制电压，所述第一控制电压被配置为产生所述第一电压和所述光电二极管的所述第一端子的第三电压之间的第一电压差，并且产生所述第二电压和所述光电二极管的所述第一端子的所述第三电压之间的第二电压差。
所述电路的实施例可包括以下特征中的一个或多个。例如，所述电路还可包括第一半导体层和第二半导体层，其中，所述光电二极管由所述第一半导体层支撑，并且所述第一MOSFET晶体管、所述第二MOSFET晶体管、所述第一读出电路、所述第二读出电路和所述电流导引电路由所述第二半导体层支撑。
在一些实施例中，所述电路还可包括第一半导体层和第二半导体层，其中，所述光电二极管和所述电流导引电路由所述第一半导体层支撑，并且所述第一读出电路、所述第二读出电路、所述第一MOSFET晶体管和所述第二MOSFET晶体管由所述第二半导体层支撑。
在一些实施例中，所述电路还可包括第一半导体层和第二半导体层，其中，所述光电二极管、所述电流导引电路、所述第一MOSFET晶体管和所述第二MOSFET晶体管由所述第一半导体层支撑，并且所述第一读出电路和所述第二读出电路由所述第二半导体层支撑。
在一些实施例中，在所述电路的操作期间，所述第一控制电压可被配置为使所述第一MOSFET晶体管和所述第二MOSFET晶体管在亚阈值区或饱和区中操作。
在一些实施例中，所述第一电压差可大于或等于所述第一电压的10％，并且所述第二电压差可大于或等于所述第二电压的10％。
在一些实施例中，在所述电路的操作期间，相对于没有所述第一MOSFET晶体管和所述第二MOSFET晶体管的可比较电路，所述第一控制电压源可使由所述第一电容器积分的第一暗电流和由所述第二电容器积分的第二暗电流减小。
在一些实施例中，在所述电路的操作期间，可控制所述第二控制电压源和所述第三控制电压源，以通过在第一时段内将所述光载流子导引至所述第一读出电路并且在第二时段内将所述光载流子导引至所述第二读出电路来使所述电路在飞行时间成像模式下操作。
在一些实施例中，在所述电路的操作期间，可控制所述第二控制电压源和所述第三控制电压源，以通过将所述光载流子以同步方式导引至所述第一读出电路和所述第二读出电路来使所述电路在强度成像模式下操作。
在一些实施例中，在所述电路的操作期间，可控制所述第二控制电压源和所述第三控制电压源，以通过在强度成像模式下操作的同时将所述光载流子导引至所述第一读出电路和所述第二读出电路中的一个来使所述电路在所述强度成像模式下操作。
本说明书中描述的主题的另一个创新方面可在一种电路中实施，该电路包括：光电二极管，其被配置为吸收光子并用所吸收的光子生成光载流子；第一读出电路，其被配置为输出第一读出电压，所述第一读出电路包括：第一电容器，其被配置为对由所述光电二极管生成的光载流子进行积分；以及第一重置MOSFET晶体管，其被配置为将所述第一电容器充电至第一电压；第二读出电路，其被配置为输出第二读出电压，所述第二读出电路包括：第二电容器，其被配置为对由所述光电二极管生成的光载流子进行积分；以及第二重置MOSFET晶体管，其被配置为将所述第二电容器充电至第二电压；以及电流导引电路，其被配置为将由所述光电二极管生成的所述光载流子导引至所述第一读出电路和所述第二读出电路中的一者或二者，所述电流导引电路包括：第一电流导引MOSFET晶体管，其包括耦合到第一控制电压源的第一栅端子、耦合到所述光电二极管的第一端子并被配置为收集所述光电二极管生成的光载流子的一部分的第一沟道端子以及耦合到所述第一读出电路的第二沟道端子；以及第二电流导引MOSFET晶体管，其包括耦合到第二控制电压源的第二栅端子、耦合到所述光电二极管的第一端子并被配置为收集所述光电二极管生成的光载流子的一部分的第三沟道端子以及耦合到所述第二读出电路的第四沟道端子，其中，在所述电路的操作期间，所述第一控制电压源生成第一控制电压，所述第一控制电压被配置为产生所述第一电压与所述光电二极管的所述第一端子的第三电压之间的第一电压差，并且所述第二控制电压源生成第二控制电压，所述第二控制电压被配置为产生所述第二电压与所述光电二极管的所述第一端子的所述第三电压之间的第二电压差。
所述电路的实施例可包括以下特征中的一个或多个。例如，所述电路还可包括第一半导体层和第二半导体层，其中，所述光电二极管由所述第一半导体层支撑，并且所述第一读出电路、所述第二读出电路和所述电流导引电路由所述第二半导体层支撑。
在一些实施例中，所述电路还可包括第一半导体层和第二半导体层，其中，所述光电二极管和所述电流导引电路由所述第一半导体层支撑，并且所述第一读出电路和所述第二读出电路由所述第二半导体层支撑。
在一些实施例中，在所述电路的操作期间，所述第一控制电压可被配置为使所述第一电流导引MOSFET晶体管在亚阈值区或饱和区中操作，并且所述第二控制电压可被配置为使所述第二电流导引MOSFET晶体管在亚阈值区或饱和区中操作。
在一些实施例中，所述第一电压差可大于或等于所述第一电压的10％，并且所述第二电压差可大于或等于所述第二电压的10％。
在一些实施例中，在所述电路的操作期间，可控制所述第一控制电压源和所述第二控制电压源，以通过在第一时段内将所述光载流子导引至所述第一读出电路并且在第二时段内将所述光载流子导引至所述第二读出电路来使所述电路在飞行时间成像模式下操作。
在一些实施例中，在所述电路的操作期间，可控制所述第一控制电压源和所述第二控制电压源，以通过将所述光载流子以同步方式导引至所述第一读出电路和所述第二读出电路来使所述电路在强度成像模式下操作。
在一些实施例中，在所述电路的操作期间，可控制所述第一控制电压源和所述第二控制电压源，以通过在强度成像模式下操作的同时将所述光载流子导引至所述第一读出电路和所述第二读出电路中的一个来使所述电路在所述强度成像模式下操作。
有利的实现方式还可包括以下特征中的一个或多个。锗是针对近红外波长的有效吸收材料，锗减少了当使用低效的吸收材料(例如，硅)时在较大衬底深度处生成慢速光载流子的问题。增大的器件带宽允许在光学感测系统中使用更高的调制频率，从而带来诸如更大深度分辨率这样的优势。作为具有创新设计的光吸收层的锗-硅合金材料提供了比传统Si材料更高的光吸收效率，从而可使传感器在可见光谱和近红外光谱中更灵敏，可减少邻近像素之间的串扰，并且可允许像素大小减小。混合传感器设计可在同一感测阵列内支持飞行时间(TOF)、近红外和可见图像感测。增大的器件带宽允许在飞行时间系统中使用更高的调制频率，从而提供更大的深度分辨率。在当光脉冲的占空比减小时光脉冲的峰值强度增大的飞行时间系统中，在保持飞行时间系统的功耗基本上相同的同时，可改善信噪比。当增加器件带宽使得光脉冲的占空比可减小而脉冲形状没有失真时，这是可能的。
在附图和以下描述中阐述了一个或多个实现方式的细节。根据说明书、附图和权利要求书，其他潜在的特征和优点将变得显而易见。
附图说明
图1是光电二极管阵列的示例。
图2是光电二极管阵列的示例。
图3是光电二极管阵列的示例。
图4A和图4B是用于检测可见光和红外光的光电二极管的示例。
图5是用于检测可见光和红外光的光电二极管的示例。
图6是用于检测可见光和红外光的光电二极管的示例。
图7是多栅光电二极管的示例。
图8是多栅光电二极管的示例。
图9A至图9C是光电检测器的示例。
图10A示出了跨硅衬底和锗台面的示例能带图。
图10B至图10D示出了具有减小的内置电势的光电二极管的示例。
图11A至图11F示出了具有改善的载流子传输的光电二极管的示例。
图11G和图11H示出了晶片键合的光电二极管的示例。
图12是用于检测可见光或红外光的光电二极管的示例。
图13是用于检测可见光和/或红外光的集成光电二极管阵列的示例。
图14是用于检测可见光和/或红外光的集成光电二极管阵列的示例。
图15是用于检测可见光和/或红外光的集成光电二极管阵列的示例。
图16是用于检测可见光和/或红外光的集成光电二极管阵列的示例。
图17A至图17D例示了用于制造光电二极管阵列的示例设计。
图18A至图18D例示了用于形成锗-硅的设计的示例。
图19A至图19D例示了用于制造光电二极管阵列的示例设计。
图20A至图20F例示了用于制造光电二极管阵列的示例设计。
图21A至图21B是与光电检测器集成的微透镜的示例配置的截面图。
图22A是成像系统的示例的框图。
图22B和图22C示出了用于使用成像系统确定物体特性的技术的示例。
图23示出了用于使用成像系统确定物体特性的流程图的示例。
图24A至图24C示出了用于操作多栅光电二极管的电路的示意图。
各个图中类似的参考标号和名称指示类似的元件。还要理解，附图中示出的各种示例性实施例仅仅是例示性表示，并不一定按比例绘制。
具体实施例
可使用光电二极管检测光信号并将光信号转换成可由另一电路进一步处理的电信号。通常，材料吸收各种波长的光，以取决于与材料关联的能带隙来生成自由载流子。例如，在室温下，硅可具有1.12eV的能带隙，锗可具有0.66eV的能带隙，并且锗-硅合金可取决于成分而具有在0.66eV和1.12eV之间的能带隙。通常，具有较低能带隙的材料在特定波长下具有较高的吸收系数。如果材料的吸收系数太低，则光信号不能被高效转换成电信号。然而，如果材料的吸收系数太高，则将在材料表面附近生成自由载流子，这些自由载流子会复合，使效率降低。硅由于其带隙大，并不是用于NIR波长的高效传感器材料。另一方面，锗的吸收系数对于较短波长(例如，蓝色)可能太高，自由载流子在该较短波长下可能在表面处复合。将硅与锗/锗-硅集成在公共衬底上的光电二极管阵列将使光电二极管阵列能够具有宽的检测光谱，其中，光电二极管阵列使用硅来检测可见光并且使用锗/锗-硅来检测NIR光。在本申请中，术语“光电二极管”可互换地用作术语“光电检测器”或术语“光学传感器”。在本申请中，术语“锗-硅(GeSi)”、“硅-锗(SiGe)”可互换使用，并且二者包括从超过90％的锗(Ge)至超过90％的硅(Si)的所有合适SiGe成分组合。在本申请中，可使用毯覆外延、选择性外延或其他适用技术来形成GeSi层。此外，可使用包括多个诸如具有不同成分的交替SiGe层这样的层的应变超晶格结构吸收或形成量子阱结构。
图1是其中锗或锗-硅光电二极管与硅光电二极管集成的示例光电二极管阵列100。光学图像传感器阵列是光电二极管阵列的示例。光电二极管阵列100包括衬底102、集成电路层104、互连层106、传感器层108、滤波器层110和透镜层112。通常，单个波长或多个波长的光进入透镜层112，在此可根据透镜设计对光进行聚焦、准直、扩展或处理。然后，光进入滤波器层110，其中，滤波器层110可被配置为使具有特定波长范围的光通过。传感器层108中的光电二极管将入射光转换成自由载流子。集成电路层104通过互连层106收集自由载流子，并且根据特定应用处理自由载流子。
通常，衬底102可以是硅衬底、绝缘体上硅(SOI)衬底或任何其他合适的载体衬底材料。可使用CMOS处理技术来制造集成电路层104的集成电路和互连层106的互连。例如，可通过干蚀刻穿过介电层的接触孔并使用化学气相沉积(CVD)通过铜填充接触孔来形成互连。此外，透镜的形状可以是凹面、凸面、具有表面结构的平面或其他形状，并且其形状不应受这里的示例性附图限制。
传感器层108包括用于检测不同波长范围的光的多组光电二极管。例如，包括光电二极管122a、122b以及该图中未示出的其他光电二极管的光电二极管组可被配置为检测蓝色波长范围(例如，460nm±40nm)的光。作为另一示例，包括光电二极管124a、124b以及该图中未示出的其他光电二极管的光电二极管组可被配置为检测绿色波长范围(例如，540nm±40nm)的光。作为另一示例，包括光电二极管126a、126b以及该图中未示出的其他光电二极管的光电二极管组可被配置为检测红色波长范围(例如，620nm±40nm)的光。作为另一示例，包括光电二极管128a以及该图中未示出的其他光电二极管的光电二极管组可被配置为检测NIR波长范围(例如，850nm±40nm、940nm±40nm或>1μm)的光。每个光电二极管可以通过绝缘的侧壁分隔件、沟槽或其他合适的隔离结构来隔离。
在一些实现方式中，光电二极管被配置用于检测的波长范围可由滤波器层110中的滤波器来控制。例如，光电二极管126a被配置为接收红色波长范围，其中中心波长和波长范围的极限由光电二极管126a上方的滤波器的特性控制。可通过沉积电介质材料层来形成滤波器，使得具有在特定波长范围内的波长的光将穿过滤波器，并且具有在特定波长范围外的波长的光将被滤波器反射。还可通过在光电二极管上形成材料层来形成滤波器，使得具有在特定波长范围内的波长的光将穿过滤波器，并且具有在特定波长范围外的波长的光将被滤波器吸收。例如，可在锗-硅光电二极管上形成硅层，其中硅层吸收可见光但是对于NIR光是透明的。
在一些实现方式中，光电二极管被配置用于检测的波长范围可由光电二极管的材料成分来控制。例如，锗-硅合金中锗成分的增加会使光电二极管在较长波长下的灵敏度增加。在一些实现方式中，光电二极管被配置用于检测的波长范围可由滤波器与光电二极管的材料成分的组合来控制。
在一些实现方式中，被配置用于检测可见光(例如，红色、绿色和蓝色)的光电二极管组可以是硅光电二极管，而被配置用于检测NIR光的光电二极管组可以是锗光电二极管或锗-硅光电二极管。
在一些其他实现方式中，被配置用于检测可见光(例如，绿色和蓝色)的一个或多个光电二极管组可以是硅光电二极管，而被配置用于检测可见光(例如，红色)的一个或多个其他光电二极管组以及被配置用于检测NIR光的光电二极管组可以是锗光电二极管或锗-硅光电二极管。例如，检测红光的光电二极管组可以是锗-硅光电二极管，其锗浓度比检测NIR光的光电二极管组中的锗-硅光电二极管低。在一些实现方式中，锗浓度的范围可在10％至100％内。作为另一示例，检测红光的光电二极管组可以是锗-硅光电二极管，其厚度不同于检测NIR光的光电二极管组中的锗-硅光电二极管。
图2是示例光电二极管阵列200，其示出了其中锗或锗-硅光电二极管与硅光电二极管集成的二维光电二极管阵列的顶视图。光电二极管阵列200中的光电二极管类似于所描述的光电二极管阵列100中的光电二极管。光电二极管阵列200的光电二极管被布置为像素。在一些实现方式中，硅光电二极管被形成为用于检测可见光的像素，并且锗或锗-硅光电二极管被嵌入在硅中作为用于检测NIR光的像素。在一些其他实现方式中，硅光电二极管被形成为用于检测蓝光和绿光的像素，并且锗或锗-硅光电二极管被嵌入在硅中作为用于检测红光和NIR光的像素。
图3是其中锗或锗-硅光电二极管与硅光电二极管集成的示例光电二极管阵列300。光电二极管阵列300中的光电二极管类似于所描述的光电二极管阵列100中的光电二极管。另外，光电二极管阵列300包括一组光电二极管302a、302b以及在该图中未示出的被配置为检测白色波长范围(例如，420nm至660nm)的光的其他光电二极管。在一些实现方式中，光电二极管302a和302b可以是硅光电二极管。在一些其他实现方式中，光电二极管302a和302b可以是锗或锗-硅光电二极管以改善二极管的整体光吸收。例如，检测白光的光电二极管组可以是锗-硅光电二极管，其锗浓度比检测NIR光的光电二极管组中的锗-硅光电二极管低。作为另一示例，检测白光的光电二极管组可以是锗-硅光电二极管，其厚度不同于检测NIR光的光电二极管组中的锗-硅光电二极管。
图4A例示了用于检测可见光信号和红外光信号的示例光电二极管400。示例光电二极管400包括形成在公共衬底上的NIR像素402和可见像素404。NIR像素402和可见像素404通过隔离结构406分开。NIR像素402被配置为检测具有在NIR范围内的波长的光信号。可见像素404被配置为检测具有在可见范围(例如，蓝色和/或绿色和/或红色)内的波长的光信号。NIR像素402和可见像素404可以是例如参考图1描述的传感器层108中的光电二极管。
可见像素404包括n-Si区412、p+Si区413、p-Si区414、n+Si区415、第一栅416、与第一栅416耦合的第一控制信号417以及与n+Si区415耦合的读出电路418。n-Si区412可轻度掺杂有n掺杂物，例如，约1016cm-3的磷。p+Si区413可具有p+掺杂，其中活化的掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3的硼。p-Si区414可轻度掺杂有p掺杂物，例如，约1015cm-3的硼。n+Si区415可具有n+掺杂，其中活化的掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3的磷。
通常，n-Si层412接收光信号408并将光信号408转换成电信号。光信号408进入n-Si区412，其中n-Si区412吸收光信号408并将吸收的光转换成自由载流子。在一些实现方式中，光信号408可由诸如按照图1描述的滤波器层110中的滤波器这样的该图中未示出的波长滤波器进行滤波。在一些实现方式中，光信号408的波束剖面可由诸如参照图1描述的透镜层112中的透镜这样的该图中未示出的透镜进行成形。
通常，p+Si区413的费米能级与n-Si区412的费米能级之间的差异使得在这两个区域之间形成电场，其中由n-Si区412生成的自由电子在电场的作用下漂移到p+Si区413下方的区域。第一栅416可与第一控制信号417耦合。例如，第一栅416可与电压源耦合，其中，第一控制信号417可以是来自电压源的DC电压信号。第一控制信号417控制自由电子从p+Si区413下方的区域向n+Si区415的流动。例如，如果控制信号417的电压超过阈值电压，则累积在p+Si区413下方的区域中的自由电子将漂移到n+Si区415。
n+Si区415可与第一读出电路418耦合。第一读出电路418可以是三晶体管配置，包括复位栅、源跟随器和选择栅或用于处理自由载流子的任何合适电路。在一些实现方式中，第一读出电路418可被制造在对可见像素404公共的衬底上。例如，第一读出电路418可被制造在如参照图1描述的集成电路层104上。在一些其他实现方式中，第一读出电路418可被制造在另一衬底上，并且可经由裸晶/晶片键合或层叠与可见像素404共同封装。
NIR像素402包括n-Si区422、p+Si区423、p-Si区424、n+Si区425、第二栅426、与第二栅426耦合的第二控制信号427、与n+Si区425耦合的第二读出电路428、p+GeSi区431和本征GeSi区433。n-Si区422可轻度掺杂有n掺杂物，例如，约1016cm-3的磷。p+Si区423可具有p+掺杂，其中活化的掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3的硼。p-Si区424可轻度掺杂有p掺杂物，例如，约1015cm-3的硼。n+Si区425可具有n+掺杂，其中活化的掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3的磷。
通常，本征GeSi区433接收光信号406并将光信号406转换成电信号。在一些实现方式中，光信号406可由诸如按照图1描述的滤波器层110中的NIR滤波器这样的该图中未示出的波长滤波器进行滤波。在一些实现方式中，光信号406的波束剖面可由诸如参照图1描述的透镜层112中的透镜这样的该图中未示出的透镜进行成形。
在一些实现方式中，本征GeSi区433的厚度可以在0.05μm至2μm之间。在一些实现方式中，本征GeSi区433可包括p+GeSi区431。p+GeSi区431可排斥光电子离开本征GeSi区433，以避免表面复合，由此可提高载流子收集效率。例如，p+GeSi区431可具有p+掺杂，其中，当本征GeSi区433是锗并掺杂有硼时，掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3。
本征GeSi区433中生成的自由载流子可漂移或扩散到n-Si区422中。通常，p+Si区423的费米能级与n-Si区422的费米能级之间的差异使得在这两个区域之间形成电场，其中由n-Si区422从本征GeSi区433收集的自由电子在电场的作用下漂移到p+Si区423下方的区域。第二栅426可与第二控制信号427耦合。例如，第二栅426可与电压源耦合，其中，第二控制信号427可以是来自电压源的DC电压信号。第二控制信号427控制自由电子从p+Si区423下方的区域向n+Si区425的流动。例如，如果第二控制信号427的电压超过阈值电压，则累积在p+Si区423下方的区域中的自由电子将漂移到n+Si区425。n+Si区425可与第二读出电路428耦合。第二读出电路428可类似于第一读出电路418。
尽管在图4A中未示出，但是在一些其他实现方式中，可供选择地，可见像素404和NIR像素402可被制造为收集空穴而非电子。在这种情况下，p+Si区413和423将被n+Si区取代，n-Si区412和413将被p-Si区取代，p-Si区414和424将被n-Si区取代，并且n+Si区415和425将被p+Si区取代。注意的是，这里示出的附图是用于例示和工作原理说明目的。
图4B例示了用于检测可见光信号和红外光信号的示例光电二极管450。光电二极管450包括可见像素454和NIR像素452。可见像素454类似于参照图4A描述的可见像素404。NIR像素452类似于参照图4A描述的NIR像素402。这里，接收光信号458和460的可见像素454和NIR像素452的表面是平整化表面，其中本征GeSi区462和p+GeSi区464被嵌入在氧化物层456中。例如，氧化物层456可形成在p-Si区466上。可选择氧化物层456的厚度作为本征GeSi区462的厚度。可通过蚀刻或任何其他合适的技术在氧化物层456中形成传感器区。锗-硅可在传感器区中选择性生长，以形成本征GeSi区462。可见像素454和NIR像素452之间的平整化表面使得能够对光电二极管表面上进行附加处理和/或与在单独的衬底上制造的器件键合。
图5例示了用于检测可见光信号和红外光信号的示例光电二极管500。示例光电二极管500包括形成在公共衬底上的NIR像素502和可见像素504。NIR像素502和可见像素504通过隔离结构506分开。NIR像素502被配置为检测具有在NIR范围内的波长的光信号。可见像素504被配置为检测具有在可见范围(例如，蓝色和/或绿色和/或红色)内的波长的光信号。NIR像素502和可见像素504可以是例如参考图1描述的传感器层108中的光电二极管。
可见像素504包括n-Si区512、p+Si区513、p-Si区514、n+Si区515、第一栅516、与第一栅516耦合的第一控制信号517以及与n+Si区515耦合的读出电路518。n-Si区512可轻度掺杂有n掺杂物，例如，约1016cm-3的磷。p+Si区513可具有p+掺杂，其中活化的掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3的硼。p-Si区514可轻度掺杂有p掺杂物，例如，约1015cm-3的硼。n+Si区515可具有n+掺杂，其中活化的掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3的磷。
通常，p+Si层513接收光信号508。由于p+Si层513的厚度通常薄(例如，100nm)，因此光信号508传播到n-Si区512中，其中n-Si区512吸收光信号508并将光信号508转换成自由载流子。在一些实现方式中，光信号508可由诸如按照图1描述的滤波器层110中的滤波器这样的该图中未示出的波长滤波器进行滤波。在一些实现方式中，光信号508的波束剖面可由诸如参照图1描述的透镜层112中的透镜这样的该图中未示出的透镜进行成形。
通常，p+Si区513的费米能级与n-Si区512的费米能级之间的差异使得在这两个区域之间形成电场，其中由n-Si区512生成的自由电子在电场的作用下漂移到p+Si区513下方的区域。第一栅516可与第一控制信号517耦合。例如，第一栅516可与电压源耦合，其中，第一控制信号517可以是来自电压源的DC电压信号。第一控制信号517控制自由电子从p+Si区513下方的区域向n+Si区515的流动。例如，如果控制信号517的电压超过阈值电压，则累积在p+Si区513下方的区域中的自由电子将漂移到n+Si区515以便进行收集。n+Si区515可与处理收集到的电信号的第一读出电路518耦合。第一读出电路518可类似于参照图4A描述的第一读出电路418。
NIR像素502包括n-Si区522、p-Si区524、n+Si区525、第二栅526、与第二栅526耦合的第二控制信号527、与n+Si区525耦合的第二读出电路528、p+GeSi区531和本征GeSi区533。n-Si区522可轻度掺杂有n掺杂物，例如，约1016cm-3的磷。p-Si区524可轻度掺杂有p掺杂物，例如，约1015cm-3的硼。n+Si区525可具有n+掺杂，其中活化的掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3的磷。
p+GeSi区531接收光信号535并将光信号406转换成电信号。由于p+GeSi层531的厚度通常薄(例如，100nm)，因此光信号535传播到本征GeSi区533中，其中本征GeSi区533吸收光信号535并将光信号535转换成自由载流子。在一些实现方式中，光信号535可由诸如按照图1描述的滤波器层110中的NIR滤波器这样的该图中未示出的波长滤波器进行滤波。在一些实现方式中，光信号535的波束剖面可由诸如参照图1描述的透镜层112中的透镜这样的该图中未示出的透镜进行成形。
在一些实现方式中，本征GeSi区533的厚度可以在0.05μm至2μm之间。在一些实现方式中，p+GeSi区531可排斥光电子离开本征GeSi区533，以避免表面复合，由此可提高载流子收集效率。例如，p+GeSi区531可具有p+掺杂，其中，当本征GeSi区533是锗并掺杂有硼时，掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3。
本征GeSi区533中生成的自由载流子可漂移或扩散到n-Si区522中。在一些实现方式中，可将源供应电压Vss施加到NIR像素502以在p+GeSi区531与n-Si区522之间产生电场，使得自由电子可朝向n-Si区522漂移，而自由空穴可朝向p+GeSi区531漂移。
第二栅526可与第二控制信号527耦合。例如，第二栅526可与电压源耦合，其中，第二控制信号527可以是来自电压源的DC电压信号。第二控制信号527控制自由电子从n-Si区522向n+Si区525的流动。例如，如果第二控制信号527的电压超过阈值电压，则累积在n-Si区522中的自由电子将朝向n+Si区525漂移。n+Si区525可与第二读出电路528耦合，以便进一步处理收集到的电信号。第二读出电路528可类似于参照图4A描述的第一读出电路418。
尽管在图5中未示出，但是在一些其他实现方式中，可供选择地，可见像素504和NIR像素502可被制造为收集空穴而非电子。在这种情况下，p+Si区513将被n+Si区取代，n-Si区512和522将被p-Si区取代，p-Si区514和524将被n-Si区取代，并且n+Si区515和525将被p+Si区取代。
图6例示了用于检测可见光信号和红外光信号的示例光电二极管600。光电二极管600包括可见像素654和NIR像素652。可见像素654类似于参照图5描述的可见像素504。NIR像素652类似于参照图5描述的NIR像素502。这里，接收光信号660和658的可见像素654和NIR像素652的表面是平整化表面，其中本征GeSi区662和p+GeSi区664被嵌入在氧化物层656中。可见像素654和NIR像素652之间的平整化表面使得能够对光电二极管表面上进行附加处理和/或与在单独的衬底上制造的器件键合。
在飞行时间(TOF)应用中，可使用透射光脉冲与检测光脉冲之间的相位差来确定三维物体的深度信息。例如，像素的二维阵列可用于重建三维物体的三维图像，其中每个像素可包括用于推导三维物体的相位信息的一个或多个光电二极管。在一些实现方式中，飞行时间应用使用具有在近红外(NIR)范围内的波长的光源。例如，发光二极管(LED)可具有850nm、940nm、1050nm或1310nm的波长。一些光电二极管可使用硅作为吸收材料，但是对于NIR波长而言，硅是低效的吸收材料。具体地，可在硅衬底中的深处(例如，深度大于10μm)生成光载流子，并且这些光载流子可缓慢地漂移和/或扩散到光电二极管结，这导致器件带宽减小。此外，通常使用小电压摆幅来控制光电二极管的工作，以使功耗最小化。对于大吸收区(例如，直径为10μm)，小电压摆幅只能在大吸收区上产生小的横向/垂直电场，这影响了扫过整个吸收区的光载流子的漂移速率。因此，器件带宽受到进一步限制。对于使用NIR波长的TOF应用，使用锗-硅(GeSi)作为吸收材料的多栅光电二极管解决了以上讨论的技术问题。
图7是用于将光信号转换成电信号的示例多栅光电二极管700。多栅光电二极管700包括制造在衬底702上的吸收层706。衬底702可以是可在其上制造半导体器件的任何合适衬底。例如，衬底702可以是硅衬底。吸收层706与第一n+Si区712之间的耦合由第一栅708控制。吸收层706与第二n+Si区714之间的耦合由第二栅710控制。
通常，吸收层706接收光信号712并将光信号712转换成电信号。选择吸收层706以在所期望的波长范围内具有高吸收系数。对于NIR波长，吸收层706可以是GeSi台面，其中GeSi吸收光信号712中的光子并生成电子-空穴对。可针对特定工艺或应用选择GeSi台面中锗和硅的材料成分。在一些实现方式中，吸收层706被设计成具有厚度t。例如，对于850nm波长，GeSi台面的厚度可为大致1μm，以具有可观的量子效率。在一些实现方式中，吸收层706的表面被设计成具有特定形状。例如，取决于GeSi台面的表面上的光信号712的空间分布，GeSi台面可以是圆形、正方形或矩形的。在一些实现方式中，吸收层706被设计成具有用于接收光信号712的横向尺寸d。例如，GeSi台面可具有圆形形状，其中，d的范围可从1μm至50μm。
在一些实现方式中，吸收层706可包括p+GeSi区731。p+GeSi区731可排斥光电子离开吸收区706的表面，由此可使器件带宽增加。例如，p+GeSi区731可具有p+掺杂，其中，当吸收区706是锗并掺杂有硼时，掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3。
多栅光电二极管700包括注入衬底702中的n阱区704。例如，n阱区704的掺杂水平的范围可在1015cm-3至1020cm-3。通常，n阱区704用于收集由吸收区706生成的电子。
第一栅708与第一控制信号722和第一读出电路724耦合。例如，第一栅708可与电压源耦合，其中，第一控制信号722可以是来自电压源的时变多电平电压信号。第一读出电路724可以是三晶体管配置，包括复位栅、源跟随器和选择栅或用于处理自由载流子的任何合适电路。在一些实现方式中，第一读出电路724可被制造在衬底702上。在一些其他实现方式中，第一读出电路724可被制造在另一衬底上，并且可经由裸晶/晶片键合或层叠与多栅光电二极管700共同封装。第二栅710与第二控制信号732和第二读出电路734耦合。第二控制信号732类似于第一控制信号722，并且第二读出电路734类似于第一读出电路724。
第一控制信号722和第二控制信号732用于控制由所吸收的光子生成的电子的收集。例如，当第一栅708“导通”而第二栅“截止”时，电子将从n阱区704漂移到n+Si区712。相反地，当第一栅708“截止”而第二栅“导通”时，电子将从n阱区704漂移到n+Si区714。在一些实现方式中，可在p+GeSi区731和n阱704之间施加电压，以增加吸收层706内部的电场，以便电子朝向n阱区704漂移。
图8是用于将光信号转换成电信号的示例多栅光电二极管800。多栅光电二极管800包括制造在衬底802上的吸收层806。衬底802可以是可在其上制造半导体器件的任何合适衬底。例如，衬底802可以是硅衬底。吸收层806与第一p+Si区812之间的耦合由第一栅808控制。吸收层806与第二p+Si区814之间的耦合由第二栅810控制。
通常，吸收层806接收光信号812并将光信号812转换成电信号。吸收层806类似于参照图7描述的吸收层706。在一些实现方式中，吸收层806可包括n+GeSi区831。n+GeSi区831可排斥空穴离开吸收区806的表面，由此可使器件带宽增加。例如，n+GeSi区831可具有p+掺杂，其中，当吸收区806是锗并掺杂有磷时，掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3。
多栅光电二极管800包括注入衬底802中的p阱区804。例如，p阱区804的掺杂水平的范围可在1015cm-3至1020cm-3。通常，p阱区804用于收集由吸收区806产生的空穴。
第一栅808与第一控制信号822和第一读出电路824耦合。第一栅808、第一控制信号822和第一读出电路824类似于参照图7描述的第一栅708、第一控制信号722和第一读出电路724。第二栅810与第二控制信号832和第二读出电路834耦合。第二栅810、第二控制信号832和第二读出电路834类似于参照图7描述的第二栅710、第二控制信号732和第二读出电路734。
第一控制信号822和第二控制信号832用于控制由所吸收的光子生成的空穴的收集。例如，当第一栅808“导通”而第二栅810“截止”时，空穴将从p阱区804漂移到p+Si区812。相反地，当第一栅808“截止”而第二栅810“导通”时，空穴将从p阱区804漂移到p+Si区814。在一些实现方式中，可在n+GeSi区831和p阱804之间施加电压，以增加吸收层806内部的电场，以便空穴朝向p阱区804漂移。
图9A示出了用于将光信号转换成电信号的示例光电检测器900。光电检测器900包括制造在衬底902上的吸收层906以及形成在吸收层906和衬底902的顶部上的第一层908。衬底902可类似于先前描述的衬底702，并且吸收层906可类似于先前描述的吸收层706，并且可例如由Ge或其中Ge浓度范围为199％的GeSi形成。Ge或GeSi吸收层906的背景掺杂极性和掺杂水平可以是P型的并且范围是1014cm-3至1016cm-3。背景掺杂水平可能是由于例如掺杂的明确掺入，或者是由于在吸收层906的形成期间引入的材料缺陷。光电检测器900的吸收层906具有台面结构并且由衬底902支撑，并且尽管已示出了垂直侧壁，但是台面结构的形状和侧壁轮廓可取决于吸收层906的生长和制造工艺的特性。
第一层908覆盖吸收层906的上表面和侧表面，并且覆盖其上形成有吸收层906的衬底902的上表面的一部分。第一层908可由互补金属氧化物半导体(CMOS)工艺兼容材料(CPCM)(例如，非晶硅、多晶硅、外延硅、氧化铝族(例如，Al2O3)、氧化硅族(例如，SiO2)、Ge氧化物族(例如，GeO2)、锗-硅族(例如，Ge0.4Si0.6)、氮化硅族(例如，Si3N4)、高k材料(例如，HfOx、ZnOx、LaOx、LaSiOx)及其任何组合形成。吸收层906的表面上方的第一层908的存在可具有各种效果。例如，第一层908可用作吸收层906的表面钝化层，这可减少因吸收层906的表面上存在的缺陷而生成的暗电流或漏电流。在锗(Ge)或锗-硅(GeSi)吸收层906的情况下，表面缺陷可能是暗电流或漏电流的重要来源，这使光电检测器900生成的光电流的噪声水平增加。通过在吸收层906的表面上方形成第一层908，可减小暗电流或漏电流，由此减小光电检测器900的噪声水平。作为另一示例，第一层908可调制在光电检测器900上形成的接触件与吸收层906和/或衬底902之间的肖特基势垒能级。在以引用方式完全并入本文中的标题为“HIGH-SPEED LIGHT SENSING APPARATUS II”(高速光感测设备II)的美国专利申请No.15/908,328中进一步描述了势垒调制效果。
图9B示出了用于将光信号转换成电信号的示例光电检测器910。光电检测器910类似于图9A中的光电检测器900，但是不同之处在于，吸收层906被部分嵌入在形成在衬底902上的凹陷中，并且光电检测器910还包括分隔件912。分隔件912可以是将吸收层906的侧壁与衬底902分开的诸如各种氧化物和氮化物这样的电介质材料。在一些实现方式中，可省略分隔件912，并且吸收层906的嵌入部分可与形成在衬底902中的凹陷的表面(诸如，硅衬底的[110]侧壁)直接接触。
图9C示出了用于将光信号转换成电信号的示例光电检测器920。光电检测器920类似于图9B中的光电检测器910，但是不同之处在于，吸收层906被完全嵌入在形成在衬底902上的凹陷中。
尽管针对图4A、图4B、图5、图6、图7和图8例示和描述的光电二极管具有以与图9A中示出的光电二极管900相似的方式从衬底表面突出的锗区或吸收层，但是通常，先前描述的光电二极管可被形成为具有如图9B和图9C中所示的部分嵌入或完全嵌入的锗区或吸收层。
图10A示出了跨硅衬底和锗台面的示例能带图1000。能带图1000例示了诸如电子和空穴这样的电荷载流子在硅-锗异质结的各个位置处经历的各种能级。垂直轴对应于能级E，并且水平轴对应于跨在硅衬底和锗台面之间形成的异质结的位置x。硅衬底和锗台面具有能级为Ev,si和Ev,ge的相应价带以及能级为Ec,si和Ec,ge的相应导带。分别标记了硅和锗的本征费米能级Ei,si和Ei,ge作为参考。
通常，不同的半导体材料具有不同的导带和价带能级。例如，硅的导带的能级(Ec,si)比锗的导带的能级(Ec,ge)低大致0.05eV，并且硅的价带的能级(Ev,si)比锗的价带的能级(Ev,ge)低大致0.4eV。另外，对于本征半导体，半导体的费米能级在导带与价带之间的中点处。如此，硅的本征费米能级(Ei,si)比锗的本征费米能级(Ei,ge)低大致0.27eV。跨Si-Ge异质结的费米能级中的这种未对准产生了内置电势和耗尽区，这阻碍了跨异质结的电流流动。可通过在异质结两端施加外部偏置电压来克服内置电势。然而，在某些情况下，增加外部偏置电压可能是不期望的。例如，增加外部偏置电压可增加由实现Si-Ge异质结的光电二极管生成的暗电流，增加由实现Si-Ge异质结的光电二极管的功耗，或其组合。如此，现在将描述用于减小或消除跨异质结的内置电势以增强跨异质结的电流流动的技术。
硅和锗的费米能级可按各种方式对准，以减小或消除内置电势。该技术包括1)用P型掺杂物掺杂Ge、2)用N型掺杂物掺杂Si、3)用P型掺杂物掺杂Ge与用N型掺杂物掺杂Si的组合、4)用N型掺杂物掺杂Ge和Si二者和5)其组合。考虑到材料的本征掺杂的极性和浓度和/或材料的本征载流子浓度，可通过标准能带图计算来确定各种情况下的掺杂物浓度。作为示例，已在假定硅的本征载流子浓度ni,si为1010cm-3并且锗的本征载流子浓度ni,ge为2×1013cm-3的情况下针对上述技术1)至4)进行了计算。掺杂有浓度分别为ND或NA的N型或P型掺杂物的半导体的费米能级分别高于或低于半导体的中间能隙能级。可通过式kBT×ln(ND/ni,si)和kBT×ln(NA/ni,si)来分别计算由于掺杂引起的费米能级变化，其中，kB是玻尔兹曼常数并且T是温度。对于第一种技术，锗可掺杂有浓度为大致4×1017cm-3(例如，6.47×1017cm-3)的硼。对于第二种技术，硅可掺杂有浓度为大致3×1014cm-3(例如，3.24×1014cm-3)的磷。对于第三种技术，锗可掺杂有浓度小于6.47×1017cm-3(例如，4×1017cm-3或更低)的硼，同时掺杂有浓度小于3.24×1014cm-3(例如，3×1014cm-3或更低)的磷。对于第四种技术，锗可掺杂有浓度基本上等于G×10Pcm-3的磷，同时掺杂有浓度基本上等于16×G×10Pcm-3的硅。
应当理解，出于各种原因，第四种技术可优于第一种、第二种和第三种技术。例如，参数G和P是可调谐的参数，可被调谐以控制围绕Si-Ge异质结形成的耗尽区的宽度。作为另一示例，可对参数G和P进行调谐，使得所得的掺杂水平落入可使用标准集成电路制造技术可靠地实现的水平内。例如，可使用标准掺杂物注入技术容易地实现超过1×1016cm-3的掺杂水平。如此，在一些实现方式中，锗可掺杂浓度基本上等于5×1017cm-3的磷，并且硅可掺杂浓度基本上等于8×1018cm-3的磷。
“大致X”或“基本上等于X”的掺杂物浓度可对应于在功能上等同于数值浓度X的值的范围和/或在所提供值的制造变化范围内的浓度。例如，落入X的1％内、5％内、25％内或50％内的掺杂浓度可被认为“大致”或“基本上等于”X。作为另一示例，有效执行与数字浓度X相同功能(诸如，以与X相似的程度减小或消除内置电势)的掺杂浓度可被认为是“大致”或“基本上等于”X。
尽管已对纯硅和纯锗之间的杂质结执行了示例能带图和示例计算而没有进行本征掺杂，但是通常，所描述的技术可应用于其他材料的异质结(诸如，硅与硅-锗合金之间的异质结)，并且应用于有或没有本征掺杂的材料。各种成分的硅-锗合金可具有针对所描述的各种技术计算适宜的掺杂浓度时可确定和使用的对应的导带能级、价带能级和本征费米能级。
到目前为止，已描述了用于减少或消除跨Si-Ge异质结的内置电势的技术。现在，将描述实现内置电势降低技术的光电二极管的各种示例。参照图10B，示出了具有减小的内置电势的示例光电二极管1010。光电二极管1010包括衬底902、吸收层906、第一层908、n掺杂区1030、p掺杂区1031、n阱1032、栅710和n+Si区714。除了所描述的之外，光电二极管1010的操作总体上类似于光电二极管700的操作。
p掺杂区1031布置在吸收区906的背离衬底902表面的第一表面上。p掺杂区1031可排斥光电子离开吸收区906的表面，由此可使器件带宽增加。例如，p掺杂区1031可具有p+掺杂，其中，当吸收区906是锗并掺杂有硼时，掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3。p掺杂区1031可类似于p+GeSi区731，其中吸收区906是GeSi吸收区。
n掺杂区1030布置在吸收区906的面对衬底902的表面的第二表面上。第二表面可与吸收区906的第一表面相对。n掺杂区1030可通过将掺杂物注入吸收区906中来形成，或者可通过扩散来自n阱1032的掺杂物来形成。其中在吸收区906内p掺杂区1031和n掺杂区1030垂直分开的光电二极管1010的配置可被称为垂直PIN光电二极管。
n阱1032是形成在衬底902中的n掺杂区。n阱1032可通过将掺杂物注入衬底902中来形成。通常，n阱1032用于收集由吸收区906生成的光载流子。在一些实现方式中，可在p掺杂区1031和n阱1032之间施加电压，以增加吸收区906内部的电场，以便电子朝向n阱1032漂移。
诸如由吸收区906生成的电子这样的光载流子可被p掺杂区1031朝向吸收区906与硅衬底902之间的异质结界面排斥。n掺杂区1030和n阱1032被配置为对准吸收区906和硅衬底902的费米能级，使得光载流子可跨异质结流动。通常，n掺杂区1030的第一掺杂浓度可小于或基本上等于n型阱1032的第二掺杂浓度。这种掺杂浓度可造成跨异质结的费米能级之间的未对准减少。在吸收区906是本征锗层的情况下，n掺杂区1030可被掺杂有浓度基本上等于G×10Pcm-3的磷，并且n阱区1032可被掺杂有浓度基本上等于16×G×10Pcm-3的磷，以基本上对准跨异质结的费米能级。
在一些实现方式中，n掺杂区1030和n阱1032彼此相邻(例如，在没有中间层的情况下直接接触)。在一些其他实现方式中，在n掺杂区1030和n阱1032之间可存在中间层(例如，硅-锗层)。
一旦由吸收区906生成的光载流子已跨过异质结并被n阱1032收集，光载流子就可随后在栅710的控制下转移到光电二极管1010的读出区(诸如，n+Si区714)。读出区通常是指光电二极管中的由光电二极管生成的光载流子可被诸如读出电路734这样的电路收集或读出的区域。读出区的示例包括n+Si区415、425、515、525、712和714以及p+Si区812和814。读出电路734与读出区耦合，以读出由光电二极管1010生成的光载流子。
栅710形成在衬底902的表面上方。例如，介电层可存在于衬底902和栅710之间并向栅710提供支撑。如此，栅710由衬底902支撑。读出区(例如，n+Si区714)形成在衬底902的表面上，由此由衬底902支撑。
在一些实现方式中，电容器可与光电二极管1010的读出区耦合。电容器的示例包括浮置扩散电容器、金属氧化物金属(MOM)电容器、金属绝缘体金属(MIM)电容器和金属氧化物半导体(MOS)电容器。在一些实现方式中，浮置扩散电容器可一体地形成在读出区中。例如，n+Si区714可实现浮置扩散电容器，其可同时用作MOSFET 1040的沟道端子，用作存储光载流子的电容器并且用作读出区。与读出区耦合的电容器可集成由可被读出电路734读出的吸收区906生成的光载流子。
n阱1032、栅710和n+Si区714可形成控制n阱1032和n+Si区714之间的电流流动的金属氧化物半导体场效应晶体管(MOSFET)1040。衬底902可以是P型硅衬底，并且衬底902的位于栅710下方的一部分可用作MOSFET 1040的沟道。n阱1032的在栅710附近或下面的一部分或整个n阱1032可被称为MOSFET 1040的沟道端子(例如，第一沟道端子)。n+Si区714的在栅710附近或下面的一部分或整个n+Si区714可被称为MOSFET 1040的沟道端子(例如，第二沟道端子)。第一沟道端子和第二沟道端子也可被称为MOSFET 1040的源端子和漏端子。将针对图24提供与MOSFET的操作关联的附加描述。
尽管所描述的光电二极管1010具有单个栅710，但是可提供附加的栅。例如，图7的栅708、控制信号722、n+Si区712和读出电路724可在光电二极管1010中实现，以实现按与图7的多栅光电二极管700类似的方式操作的多栅光电二极管1010。
参照图10C，示出了具有减小的内置电势的示例光电二极管1012。光电二极管1012类似于图10B的光电二极管1010，但是不同之处在于，吸收层906被部分嵌入在形成在衬底902上的凹陷中，并且光电二极管1020还包括分隔件912。n阱1032围绕凹陷的至少一部分，由此围绕吸收区906的至少一部分。在一些实现方式中，n阱1032完全围绕吸收区906的嵌入部分。
光载流子可向下行进，穿过在吸收区906和硅衬底902之间形成的异质结。然后，光载流子可被n阱1032朝向栅710引导，使得光载流子在n阱1032和n掺杂区714之间的转移可由栅710控制。
分隔件912可以是电绝缘的(例如，SiO2)、半导体的(例如，未掺杂的非晶硅、多晶硅或晶体硅)或导电的(例如，掺杂的非晶硅、多晶或晶体硅)。尽管所描述的光电二极管1012包括分隔件912，但是在一些实现方式中，可省略分隔件912。
尽管所描述的光电二极管1012具有单个栅710，但是可提供附加的栅。例如，图7的栅708、控制信号722、n+Si区712和读出电路724可在光电二极管1012中实现，以实现按与图7的多栅光电二极管700类似的方式操作的多栅光电二极管1012。
参照图10D，示出了具有减小的内置电势的示例光电二极管1014。光电二极管1014类似于图10C中的光电二极管1012，但是不同之处在于，吸收区906此时被完全嵌入在形成在衬底902上的凹陷中。n阱1032围绕凹陷的至少一部分，由此围绕吸收区906的至少一部分。在一些实现方式中，n阱1032完全围绕吸收区906的嵌入部分。
p掺杂区1031与n掺杂区1030接触(例如，相邻)。光载流子可横向行进，穿过在吸收区906和硅衬底902之间形成的异质结，以被n阱1032收集。由n阱1032收集到n阱1032和n掺杂区714之间的载流子的转移可由栅710控制。
分隔件912可以是半导体的(例如，未掺杂的非晶硅、多晶硅或晶体硅)或导电的(例如，掺杂的非晶硅、多晶或晶体硅)。尽管所描述的光电二极管1014包括分隔件912，但是在一些实现方式中，可省略分隔件912。
尽管p掺杂区1031和n掺杂区1030被示出为彼此相邻，但是在一些实现方式中，p掺杂区1031和n掺杂区1030可垂直地分开。
尽管示出了n掺杂区1030没有跨吸收区906的横向范围延伸，但是在一些实现方式中，n掺杂区1030可完全跨吸收区906的横向范围延伸。
尽管所描述的光电二极管1014具有单个栅710，但是可提供附加的栅。例如，图7的栅708、控制信号722、n+Si区712和读出电路724可在光电二极管1014中实现，以实现按与图7的多栅光电二极管700类似的方式操作的多栅光电二极管1014。
尽管已针对图10B至图10D描述了具有p掺杂区1031、n掺杂区1030、1032、1034和n+Si区714的光电二极管，但是在一些实现方式中可颠倒掺杂极性并且以类似方式进行操作。
尽管已针对图10B至图10D描述了用于控制吸收区906和读出区714之间的载流子传送的栅710，但是料想到有其他控制机制。例如，栅710可被p掺杂的基极端子取代，以形成NPN双极结型晶体管来取代MOSFET 1040，以控制载流子向读出区的流动。作为另一示例，栅710可被p掺杂的栅端子和n掺杂的沟道取代，以形成N沟道结型场效应晶体管(JFET)来取代MOSFET 1040。
吸收区906与硅衬底902之间的费米能级对准是改善从光电二极管的吸收区到读出区的光载流子转移的考虑因素之一。现在，将描述用于改善光载流子从吸收区到与光电二极管关联的电容器的转移的附加考虑因素和技术。
参照图11A，示出了具有改善的载流子转移的示例光电二极管1100。光电二极管1100类似于图10D的光电二极管1014，但是不同之处在于，n阱1032已被第二n掺杂区1132取代，并且第一n掺杂区1030和第二n掺杂区1132与互连1150耦合。另外，p掺杂区1031和第一n掺杂区1030二者远离衬底902被布置在吸收区906的第一表面上，其可被称为横向PIN光电二极管。另外，n+Si区714此时被视为浮置扩散电容器1140。浮置扩散电容器1140是形成在硅衬底902内的n掺杂区。在浮置扩散电容器1140的n掺杂区和P型硅衬底902之间形成的PN结进一步将载流子限制于浮置扩散电容器1140的n掺杂区，从而相对于硅衬底902没有被掺杂P型掺杂物的情况，通过浮置扩散电容器1140改善了载流子的存储。
第一n掺杂区1030具有第一掺杂浓度n1。第二n掺杂区1132具有第二掺杂浓度n2。与n阱1032不同，第二n掺杂区1132不与第一n掺杂区1030相邻。例如，第二n掺杂区不物理接触第一n掺杂区1030。浮置扩散电容器1140具有第三掺杂浓度n3。
互连1150提供了第一n掺杂区1030和第二n掺杂区1132之间的电耦合。由互连1150提供的电耦合允许在吸收区中生成并由第一n掺杂区1030接收的光载流子被传送到第二n掺杂区1132，而这两个n掺杂区之间没有物理接触或相邻。可使用诸如铝、铜和钨这样的各种金属形成互连1150，并且互连1150可在与第一n掺杂区1030和第二n掺杂区1132的界面处包括接触金属。
光电二极管1100的总体操作如下。诸如由吸收区906生成的电子这样的光载流子可被p掺杂区1031朝向第一n掺杂区1030排斥。一旦光载流子到达第一n掺杂区1030，当MOSFET 1040导通时，可对载流子赋予附加力，以引起这些载流子从第一n掺杂区1030流向浮置扩散电容器1140。可通过设计第一n掺杂区1030的掺杂浓度n1、第二n掺杂区1132的n2和浮置扩散电容器1140的n3来生成此力。通常，因为与较低掺杂浓度的区域关联的势能高于与较高掺杂浓度的区域关联的势能，所以将电荷载流子从低掺杂浓度的区域驱动至高掺杂浓度的区域。如此，通过根据不等式n3＞n2＞n1设置掺杂浓度，存储在第一n掺杂区1030处的载流子可首先被朝向具有第二掺杂浓度n2的第二n掺杂区1132驱动，第二掺杂浓度n2高于第一掺杂浓度n1。然后，当MOSFET 1040导通时，第二n掺杂区1132的掺杂浓度n2与浮置扩散电容器1140的n3之间的差异进一步将载流子朝向浮置扩散电容器1140驱动。结果，能提高从吸收区906到浮置扩散电容器1140的载流子转移效率。
参照图11B，示出了具有改善的载流子转移的示例光电二极管1102。光电二极管1102类似于图11A的光电二极管1100，但是不同之处在于，第一n掺杂区1030已延伸到吸收区906的右侧边缘，并且第二n掺杂区1132已延伸到吸收区906的右侧边缘，使得n掺杂区1030和1132在吸收区906与衬底902之间的异质结界面处相遇。n掺杂区1030与1132之间相邻可允许光载流子在没有图11的互连1150的情况下在这两个区域之间流动。
参照图11C，示出了具有改善的载流子转移的示例光电二极管1104。光电二极管1104类似于图11B的光电二极管1102，但是不同之处在于，第二n掺杂区1132此时是围绕吸收区906的第二n掺杂区1133，并且已添加了隔离结构1150。第二n掺杂区1133类似于第二n掺杂区1132，但是不同之处在于，第二n掺杂区1133围绕吸收区906的嵌入部分。可以通过以下方式形成第二n掺杂区1133：在衬底902中蚀刻凹陷，限定使围绕凹陷的区域敞露的注入掩模并且将N型掺杂物注入凹陷中以形成围绕凹陷的第二n掺杂区。相对于图11B的第二n掺杂区1132，图11C的第二n掺杂区1133可具有宽松的对准公差，因为图11C的配置确保了硅衬底902与第一n掺杂区1030接触的任何部分被掺杂成为第二n掺杂区1133，而并不依赖于第二n掺杂区1133与吸收区906和衬底902之间的界面的精确横向对准。
隔离结构1150可增加光电二极管1104与衬底902上可能存在的其他电组件(诸如，其他光电二极管1104)之间的电隔离。隔离结构1150从衬底902的上表面延伸到距上表面的预定深度。在一些实现方式中，隔离结构1150是已掺杂有P型掺杂物或N型掺杂物的掺杂区。隔离结构1150的掺杂可形成带隙偏移引起的阻止电流流过隔离结构1150的势能势垒，从而改善了光电二极管1104与周围组件之间的电隔离。在一些实现方式中，隔离结构1150是填充有与衬底902不同的半导体材料的沟槽。形成在衬底902和隔离结构1150之间的两个不同半导体之间的界面可形成带隙偏移引起的阻止电流流过隔离结构1150的能量势垒，从而改善了光电二极管1104与周围组件之间的电隔离。在一些实现方式中，隔离结构1150是填充有电介质或绝缘体的沟槽。填充有低电导率电介质或绝缘体的隔离结构1150可提供高电阻的区域，从而阻止电流流过隔离结构1150，以改善光电二极管1104与周围组件之间的电隔离。
参照图11D，示出了具有改善的载流子转移的示例光电二极管1106。光电二极管1106类似于图11C的光电二极管1104，但是不同之处在于，已添加了图9B的分隔件912，并且第一n掺杂区1030已移动到吸收区906与衬底902交界的底表面。p掺杂区1031和第一n掺杂区1030形成垂直PIN二极管。分隔件912可提供沿着吸收区906的垂直侧壁与硅衬底902的电隔离，并且沿着吸收区906限制光载流子在垂直方向上的流动。光载流子在吸收区906与衬底902之间的底部界面处被第二n掺杂区1133收集，进而当MOSFET 1040导通时，第二n掺杂区1133被朝向浮置扩散电容器1140驱动。在一些实现方式中，可通过将第二掺杂区1333的掺杂物扩散到吸收区906中(例如，通过热处理)来形成第一掺杂区1030。因为区域1030的基于扩散的形成去除了掺杂物注入步骤，所以与图11C的光电二极管1104相比，光电二极管1106可更简单地制造。
光电二极管1100、1102、1104和1106利用第一n掺杂区1030、第二n掺杂区1132或1133以及浮置扩散电容器1140中的掺杂浓度的差异，在MOSFET 1040导通时驱动光载流子从吸收区转移到浮置扩散电容器1140。改善载流子转移的另一种技术是通过利用与不同掺杂区关联的电容之间的电荷共享效应。参照图11E，示出了具有改善的载流子转移的示例光电二极管1108。光电二极管1108类似于图11A的光电二极管1100，但是不同之处在于，第一n掺杂区1030此时是第一n掺杂区1130，第二n掺杂区1132此时是第二n掺杂区1134，并且浮置扩散电容器1140此时是浮置扩散电容器1142。浮置扩散电容器1142的电容显著大于与第一n掺杂区1130和第二n掺杂区1134关联的相应电容。
在该配置中，第一n掺杂区1130的第四掺杂浓度n4、第二n掺杂区1134的第五掺杂浓度n5和浮置扩散电容器1142的第六掺杂浓度n6可以是高的(例如，大于5×1019cm-3)且基本相近(例如，在值X的1％内、5％内、10％内或20％内)。例如，n4、n5和n6可基本上等于1×1020cm-3。高掺杂浓度使金属与半导体的接触电阻减小，进而使电荷共享的相关RC时间常数减小，从而使载流子更快转移。
通过相对于n掺杂区1130和1134的大小增加浮置扩散电容器1142的n掺杂区的大小，可以使浮置扩散电容器1142的电容显著大于n掺杂区1130和1134的电容。此外，诸如形成浮置扩散电容器1142的第一n掺杂区1130、第二n掺杂区1134和n掺杂区这样的掺杂区可与诸如吸收区906或衬底902这样的周围材料形成PN结。这种PN结使结电容增加，结电容进一步增加了与形成浮置扩散电容器1142的第一n掺杂区1130、第二n掺杂区1134和n掺杂区关联的电容。结电容可取决于各种因素，包括掺杂区的物理大小和掺杂浓度。
当MOSFET 1040导通时，第一n掺杂区1130、第二n掺杂区1134和浮置扩散电容器1142的电容并联电耦合。当电容器并联耦合时，电容器通过被称为电荷共享的过程在其端子之间共享公共电压。用方程式V＝Q/C通过电容器所存储的电荷量定义电容器两端的电压V，其中，Q是电容器所存储的电荷量，并且C是电容器的电容。如此，当并联电容器共享同一电压V1时，用关系式Q＝V1×C给出个体电容器所存储的电荷Q。因此，通过设计第一n掺杂区1130和第二n掺杂区1134以及浮置扩散电容器1142使得浮置扩散电容器1142的电容显著大于n掺杂区1130和1134的电容，可使浮置扩散电容器1142所存储的电荷Q显著多于n掺杂区1130和1134所存储的电荷，由此改进从吸收区906到浮置扩散电容器1142的载流子转移效率。例如，浮置扩散电容器1142的电容可比第一n掺杂区1130和第二n掺杂区1134的组合电容大至少10倍(例如，大20倍、大40倍或大50倍)。
在一些实现方式中，可键合图11E的电荷共享技术来实现针对图11A至图11D描述的掺杂设计。例如，可将掺杂浓度设置为满足不等式n4＜n5＜n6，同时确保浮置扩散电容器1142的电容显著大于n掺杂区1130和1134的组合电容。
在一些实现方式中，替代相对于浮置扩散电容器1140增加浮置扩散电容器1142的大小以增加与光电二极管1108的读出区关联的电容，可通过耦合诸如金属氧化物金属(MOM)电容器、金属绝缘体金属(MIM)电容器或金属氧化物半导体(MOS)电容器这样的单独的电容器来增大与读出区关联的电容。由单独的电容器添加的电容可提供类似于浮置扩散电容器1142的电容增加的益处。在一些实现方式中，单独的电容器可与浮置扩散电容器1142并联地耦合到读出区，以进一步增加读出区的电容。
参照图11F，示出了具有改善的载流子转移的示例光电二极管1109。光电二极管1109类似于图11A的光电二极管1100，但是不同之处在于，MOSFET 1040此时被吸收区906支撑。被完全支撑在吸收区906内的MOSFET 1040的重新定位使得不再需要形成在硅衬底902上的第二n掺杂区1132和将第二n掺杂区1132耦合到第一n掺杂区1030的互连1150。在该配置中，在吸收区906内生成的光载流子没有从吸收区906流向衬底902。替代地，在栅710的控制下，光载流子直接从吸收区906流向读出电路734。如此，光载流子没有在吸收区906和衬底902上经历内建的电势。另外，第一n掺杂区1030的第一掺杂浓度n1与浮置扩散电容器1140的第三掺杂浓度n3之间的差异可改善第一n掺杂区1030与浮置扩散电容器1140之间的载流子转移。
在一些实现方式中，电容器可与诸如浮置扩散电容器1140这样的光电二极管1109的读出区耦合。电容器的示例包括MOM、MIM和MOS电容器。
尽管已针对图11A至图11F描述了具有p掺杂区1031、n掺杂区1030、1130、1132、1133、1134和N型浮置扩散电容器1140和1142的光电二极管，但是在一些实现方式中可颠倒掺杂极性并且以类似方式进行操作。
尽管已针对图11A至图11F描述了用于控制吸收区906和读出区1140和1142之间的载流子传送的栅710，但是料想到有其他控制机制。例如，栅710可被p掺杂的基极端子取代，以形成NPN双极结型晶体管来取代MOSFET 1040，以控制载流子向读出区的流动。作为另一示例，栅710可被p掺杂的栅端子和n掺杂的沟道取代，以形成N沟道结型场效应晶体管(JFET)来取代MOSFET 1040。
针对图11A至图11F描述的光电二极管1100、1102、1104、1106、1108和1109被制造在衬底902上，因此由衬底902支撑。通常，光电二极管的各种组件可分别被制造在不同的半导体晶片上，并使用各种晶片键合技术将它们彼此键合以形成光电二极管。参照图11G，示出了晶片键合的光电二极管1160。晶片键合的光电二极管1160类似于图11A的光电二极管1100，但是不同之处在于，吸收区906、p掺杂区1031和第一n掺杂区1030此时由第一半导体层1170支撑，并且第二n掺杂区1132、栅710和浮置扩散电容器1140此时由第二半导体层1172支撑。第一半导体层1170和第二半导体层1172可以是半导体晶片(诸如，在标准集成电路制造工艺中使用的硅晶片)。光电二极管1160的操作类似于光电二极管1100的操作。
可将第一半导体层1170与第二半导体层1172分开处理。例如，可使用专用于形成吸收区906的第一制造工艺来处理第一半导体层1170，并且可使用专用于形成栅710的第二制造工艺来处理第二半导体层1172。第二制造工艺可以是例如用于形成高密度数字电路的小于100nm的CMOS制造工艺。可在第一半导体层1170的处理期间制造互连1150的第一部分，并且可在第二半导体层1172的处理期间制造互连1150的第二部分。然后，可将经处理的第一半导体层1170和第二半导体层1172在键合界面1174处键合，从而将第一半导体层1170和第二半导体层1172机械耦合并且将吸收区906电耦合到第二n掺杂区1132。由第一层1170与第二层1172的键合得到的实体可被称为衬底。随后，将针对图17A至图17D和图19A至20F描述关于晶片键合的附加细节。
第一半导体层1170与第二半导体层1172的键合可使吸收区906的面对第二半导体层1172的第一表面光学地模糊。如此，光信号1180可从第一半导体层1170的与其中形成吸收区906的表面相反的第二表面进入吸收区906。该照明配置可被称为背面照明。
参照图11H，示出了晶片键合的光电二极管1162。晶片键合的光电二极管1162类似于图11E的光电二极管1108，但是不同之处在于，吸收区906、p掺杂区1031和第一n掺杂区1130此时由第一半导体层1170支撑，并且第二n掺杂区1134、栅710和浮置扩散电容器1142此时由第二半导体层1172支撑。光电二极管1162的制造工艺类似于光电二极管1160的制造工艺，并且光电二极管1162的操作类似于光电二极管1108的操作。
图12例示了用于检测可见光信号和红外光信号的示例光电二极管1200。示例光电二极管1200包括用于收集空穴的NIR像素1202和用于收集电子的可见像素1204，其中，NIR像素1202和可见像素1204形成在公共衬底上。NIR像素1202和可见像素1204没有通过隔离结构分开。NIR像素1202被配置为检测具有在NIR范围内的波长的光信号。可见像素1204被配置为检测具有在可见范围(例如，蓝色和/或绿色和/或红色)内的波长的光信号。NIR像素1202和可见像素1204可以是例如参考图1描述的传感器层108中的光电二极管。
可见像素1204被配置为收集从光载流子生成的自由电子，并且包括n-Si区1212、n+Si区1214、p-Si区1220、第一栅1216、与第一栅1216耦合的第一控制信号1217和与n+Si区1214耦合的第一读出电路1218。n-Si区1212可轻度掺杂有n掺杂物，例如，约1016cm-3的磷。n+Si区1214可具有n+掺杂，其中活化的掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3的磷。p-Si区1220可轻度掺杂有p掺杂物，例如，约1016cm-3的硼。
通常，p-Si层1220接收光信号1222。由于p-Si层1220的厚度通常薄(例如，50～100nm)，因此光信号1222传播到n-Si区1212中，其中n-Si区1212吸收光信号1222并将光信号1222转换成自由载流子。在一些实现方式中，光信号1222可由诸如按照图1描述的滤波器层110中的滤波器这样的该图中未示出的波长滤波器进行滤波。在一些实现方式中，光信号1222的波束剖面可由诸如参照图1描述的透镜层112中的透镜这样的该图中未示出的透镜进行成形。
通常，p+Si区1220的费米能级与n-Si区1212的费米能级之间的差异使得在这两个区域之间形成电场，其中由n-Si区1212生成的自由电子在电场的作用下朝向p-Si区1220下方的区域漂移。第一栅1216可与第一控制信号1217耦合。例如，第一栅1216可与电压源耦合，其中，第一控制信号1217可以是来自电压源的DC电压信号。第一控制信号1217控制自由电子从p-Si区1220下方的区域向n+Si区1214的流动。例如，如果控制信号1217的电压超过阈值电压，则累积在p+Si区1220下方的区域中的自由电子将漂移到n+Si区1214以便进行收集。n+Si区1214可与处理收集到的电信号的第一读出电路1218耦合。第一读出电路1218可类似于参照图4A描述的第一读出电路418。
NIR像素1202被配置为收集由光载流子生成的自由空穴，并且包括n-Si区1242、p+Si区1244、第二栅1246、与第二栅1246耦合的第二控制信号1247、与p+Si区1244耦合的第二读出电路1248、n+GeSi区1250、本征GeSi区1252、p-Ge区1254和氧化物区1256。另外，NIR像素1202与VIS像素1204共享p-Si区1220。
n-Si区1242可轻度掺杂有n掺杂物，例如，约1015cm-3的磷。p+Si区1244可具有p+掺杂，其中活化的掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3的硼。n+GeSi区1250接收光信号1260并将光信号1260转换成电信号。由于n+GeSi层1250的厚度通常薄(例如，50～100nm)，因此光信号1260传播到本征GeSi区1252中，其中本征GeSi区1252吸收光信号1260并将光信号1260转换成自由载流子。在一些实现方式中，光信号1260可由诸如按照图1描述的滤波器层110中的NIR滤波器这样的该图中未示出的波长滤波器进行滤波。在一些实现方式中，光信号1260的波束剖面可由诸如参照图1描述的透镜层112中的透镜这样的该图中未示出的透镜进行成形。
在一些实现方式中，本征GeSi区1252的厚度可以在0.05μm至2μm之间。在一些实现方式中，n+GeSi区1250可排斥所生成的空穴离开本征GeSi区1252，以避免表面复合，由此可提高载流子收集效率。例如，n+GeSi区1250可具有p+掺杂，其中，当本征GeSi区1250是锗并掺杂有磷时，掺杂物浓度与制造工艺可达到的一样高，例如，约5×1020cm-3。
本征GeSi区1252中的光生自由空穴可漂移或扩散到p-Si区1220中。本征GeSi区1252中的光生自由电子可被p-GeSi区1254排斥，以防止自由电子进入p-Si区1220。在一些实现方式中，可将漏供应电压VDD施加到NIR像素1202以在n+GeSi区1250与p-Si区1220之间产生电场，使得自由空穴可朝向p-Si区1220漂移，而自由电子可朝向n+GeSi区1250漂移。
第二栅1246可与第二控制信号1247耦合。例如，第二栅1246可与电压源耦合，其中，第二控制信号1247可以是来自电压源的DC电压信号。第二控制信号1247控制自由电子从p-Si区1220向p+Si区1244的流动。例如，如果第二控制信号1247的电压超过阈值电压，则累积在p-Si区1220中的自由空穴将朝向p+Si区1244漂移。p+Si区1244可与第二读出电路1248耦合，以便进一步处理收集到的电信号。
尽管在图12中未示出，但是在一些其他实现方式中，可供选择地，可见像素1204可被制造为收集空穴而非电子，并且可供选择地，NIR像素1202可被制造为收集电子而非空穴。在这种情况下，p-Si区1220将被n-Si区取代，n-Si区1242和1212将被p-Si区取代，p+Si区1244将被n+Si区取代，n+Si区1214将被p+Si区取代，n+GeSi区1250将被p+GeSi区取代，并且p-GeSi区1254将被n-GeSi区取代。
在一些实现方式中，根据设计、封装和应用，图4A、图4B、图5、图6、图7、图8和图9中示出的光信号的方向可被颠倒。例如，参照图4A，光信号406可通过p+Si区423进入NIR像素402，传播通过n-Si区422，然后被本征GeSi区433吸收。
图13示出了用于检测可见光和NIR光以及用于TOF应用的示例集成光电二极管阵列1300的顶视图。光电二极管阵列1300包括NIR/TOF像素1302和VIS像素1304。NIR/TOF像素1302包括NIR栅1306、第一TOF栅1312和第二TOF栅1314。VIS像素1304包括VIS栅1308。NIR/TOF像素1302和VIS像素1304没有通过隔离结构隔离。使用NIR栅1306和VIS栅1308进行的电荷读出的控制类似于参照图12描述的多栅光电二极管1200。使用TOF栅1312和1314进行的电荷读出的控制类似于参照图7描述的多栅光电二极管700、参照图8描述的多栅光电二极管800、或参照图10B至图10D和图11A至图11H描述的光电二极管1010、1012、1014、1100、1102、1104、1106、1108、1109、1160和1162的多栅形式。与NIR栅1306以及TOF栅1312和1314耦合的读出电路将收集相同类型的载流子，而与VIS栅1008耦合的读出电路将收集相反类型的载流子。例如，如果NIR栅1306以及TOF栅1312和1314的读出电路被配置为收集电子，则与VIS栅1308耦合的读出电路将被配置为收集空穴。相反，如果NIR栅1306以及TOF栅1312和1314的读出电路被配置为收集空穴，则与VIS栅1308耦合的读出电路将被配置为收集电子。
图14示出了用于检测可见光以及用于TOF应用的示例集成光电二极管阵列1400的顶视图。光电二极管阵列1400包括NIR/TOF像素1402和VIS像素1404。NIR/TOF像素1402包括第一TOF栅1412和第二TOF栅1414。VIS像素1404包括VIS栅1408。NIR/TOF像素1402和VIS像素1404没有通过隔离结构隔离。使用VIS栅1408和TOF栅1412或1414进行的电荷读出的控制类似于参照图12描述的多栅光电二极管1200。使用TOF栅1412和1414进行的电荷读出的控制类似于参照图7描述的多栅光电二极管700、参照图8描述的多栅光电二极管800、或参照图10B至图10D和图11A至图11H描述的光电二极管1010、1012、1014、1100、1102、1104、1106、1108、1109、1160和1162的多栅形式。与TOF栅1412和1414耦合的读出电路将收集相同类型的载流子，而与VIS栅1408耦合的读出电路将收集相反类型的载流子。例如，如果TOF栅1412和1414的读出电路被配置为收集电子，则与VIS栅1408耦合的读出电路将被配置为收集空穴。相反，如果TOF栅1412和1414的读出电路被配置为收集空穴，则与VIS栅1408耦合的读出电路将被配置为收集电子。
图15示出了用于检测可见光和NIR光以及用于TOF应用的示例集成光电二极管阵列1500的顶视图。光电二极管阵列1500包括NIR/TOF像素1502和VIS像素1504。NIR/TOF像素1502包括NIR栅1506、第一TOF栅1512和第二TOF栅1514。VIS像素1504包括VIS栅1508。NIR/TOF像素1502和VIS像素1504通过隔离结构隔离。使用NIR栅1506和VIS栅1508进行的电荷读出的控制类似于参照图4A描述的光电二极管400、或参照图4B描述的光电二极管450、或参照图5描述的光电二极管500或参照图6描述的光电二极管600。使用NIR栅1506进行的电荷读出的控制类似于参照图10B至图10D和图11A至图11H描述的光电二极管1010、1012、1014、1100、1102、1104、1106、1108、1109、1160或1162。使用TOF栅1506和1508进行的电荷读出的控制类似于参照图7描述的多栅光电二极管700、参照图8描述的多栅光电二极管800、或参照图10B至图10D和图11A至图11H描述的光电二极管1010、1012、1014、1100、1102、1104、1106、1108、1109、1160和1162的多栅形式。与NIR栅1506以及TOF栅1512和1514耦合的读出电路将收集相同类型的载流子，而与VIS栅1508耦合的读出电路可收集或可不收集相同类型的载流子。例如，如果NIR栅1506以及TOF栅1512和1514的读出电路被配置为收集电子，则因为NIR/TOF像素1502和VIS像素1504被隔离，所以与VIS栅1508耦合的读出电路可被配置为根据设计而收集空穴或电子。类似地，如果NIR栅1506以及TOF栅1512和1514的读出电路被配置为收集空穴，则与VIS栅1508耦合的读出电路可被配置为收集空穴或电子。
图16示出了用于检测可见光以及用于TOF应用的示例集成光电二极管阵列1600的顶视图。光电二极管阵列1600包括NIR/TOF像素1602和VIS像素1604。NIR/TOF像素1602包括第一TOF栅1606、第二TOF栅1612、第三TOF栅1614和第四TOF栅1616。四个TOF栅可用于提取关于收集到的信号的附加相位信息。VIS像素1604包括VIS栅1608。NIR/TOF像素1602和VIS像素1604通过隔离结构隔离。使用VIS栅1608和TOF栅1606、1612、1614和1616进行的电荷读出的控制类似于参照图4A描述的光电二极管400、或参照图4B描述的光电二极管450、或参照图5描述的光电二极管500或参照图6描述的光电二极管600。使用TOF栅1606、1612、1614和1616进行的电荷读出的控制类似于参照图7描述的多栅光电二极管700、参照图8描述的多栅光电二极管800、或参照图10B至图10D和图11A至图11H描述的光电二极管1010、1012、1014、1100、1102、1104、1106、1108、1109、1160和1162的多栅形式。与TOF栅1606、1612、1614和1616耦合的读出电路将收集相同类型的载流子，而与VIS栅1608耦合的读出电路可收集或可不收集相同类型的载流子。例如，如果TOF栅1606、1612、1614和1616的读出电路被配置为收集电子，则因为NIR/TOF像素1602和VIS像素1604被隔离，所以与VIS栅1608耦合的读出电路可被配置为根据设计而收集空穴或电子。类似地，如果TOF栅1606、1612、1614和1616的读出电路被配置为收集空穴，则与VIS栅1608耦合的读出电路可被配置为收集空穴或电子。
图17A至图17D例示了用于制造光电二极管阵列的示例设计1700。参照图17A，在施主晶片1704上形成锗-硅层1702。施主晶片1704可以是硅晶片。可通过化学气相沉积(CVD)系统使用来形成锗-硅层1702。
参照图17B，在锗-硅层1702中形成隔离结构1708以限定光电二极管区域。可通过对隔离结构图案进行干刻蚀，然后沉积诸如氧化物这样的绝缘材料，或者通过注入以形成掺杂结，或任何其他合适的技术来形成隔离结构1708。尽管未在图中示出，但是可存在一个或多个进一步处理光电二极管的处理步骤。例如，可存在用于在本征GeSi区的表面上限定p+GeSi区的掺杂步骤。然后，在锗-硅层1702上形成互连层1706，其中在电介质层中形成多个互连，以建立与锗-硅层1702的电连接，并且其中形成用于键合对准的对准标记。
参照图17C，将载体衬底1714的互连层1716与施主晶片1704的互连层1706键合。注意的是，本文所指的互连层可包括导电电路径(例如，金属层)和电介质层，以隔离各个导电电路径。载体衬底1714可以是硅衬底，其中可在硅衬底上形成电路的一个或多个层1718。该电路可以是控制电路、读出电路和/或用于光电二极管阵列的任何其他合适电路。可通过任何合适的技术在层1706和1716二者中形成对准标记。可通过诸如热键合或包括金属-金属键合和氧化物-氧化物键合的混合键合这样的任何合适技术来进行层1706与1716之间的键合。
参照图17D，在锗-硅层1702上形成滤波器层1720和透镜层1722以形成光电二极管阵列。尽管未示出，但是在键合之后在形成滤波器层1720之前，可通过抛光或其他合适技术去除施主晶片1704。在一些其他实现方式中，尽管在这些图中未示出，但是在与图17A至图17D相关的描述中，锗可取代锗-硅作为传感器材料。
图18A至图18D例示了用于在衬底上选择性形成锗-硅的示例设计1800。例如，设计1800可用于制造光电二极管阵列100、200或300。参照图18A，在衬底1802上形成凹陷1804。凹陷1804可限定用于NIR像素的光电二极管区域。可对衬底1802使用光刻然后进行干蚀刻来形成凹陷。凹陷的形状可对应于像素的形状(诸如，正方形、圆形或其他合适的形状)。
参照图18B，可在衬底上方沉积电介质层，并且可执行定向蚀刻以形成侧壁分隔件1806。定向蚀刻可以是各向异性干蚀刻。参照图18C，从衬底1802选择性生长锗-硅区1808。例如，可通过化学气相沉积(CVD)系统使用外延生长来形成锗-硅区1808。
参照图18D，用衬底1802使锗-硅区1808平整化。可使用化学机械抛光(CMP)或任何其他合适技术来平整化锗-硅区1808。在一些其他实现方式中，尽管在这些图中未示出，但是在与图18A至图18D相关的描述中，锗可取代锗-硅作为传感器材料。在一些实现方式中，可省略侧壁分隔件1806。
图19A至图19D例示了用于制造光电二极管阵列的示例设计1900。例如，可使用设计1900来制造分别参照图4A，图4B，图5、图6、图7、图8、图9、图10B至图10D，图11A至图11H和图12描述的光电二极管400、450、500、600、700、800、900、910、920、1010、1012、1014、1100、1102、1104、1106、1108、1109、1160、1162和1200。参照图19A，在施主晶片1904上形成硅光电二极管1902，并且在施主晶片1904上选择性生长锗-硅光电二极管1906。可见像素454可以是硅光电二极管1902的二极管的示例，并且NIR像素452可以是GeSi光电二极管1906的二极管的示例。可使用参照图18A至图18D描述的设计1800或任何其他合适的设计或处理来进行锗-硅光电二极管的选择性生长。
参照图19B，在锗-硅光电二极管1906上形成互连层1910，其中在电介质层中形成多个互连，以建立与锗-硅光电二极管1906和硅光电二极管1902的电连接，并且其中形成用于键合对准的对准标记。
参照图19C，将载体衬底1914的互连层1916与施主晶片1904的互连层1910键合。载体衬底1914可以是硅衬底，其中可在硅衬底上形成电路的一个或多个层1918。该电路可以是控制电路、读出电路和/或用于光电二极管阵列的任何其他合适电路。可通过任何合适的技术在层1910和1916二者中形成对准标记。可通过诸如热键合或包括金属-金属键合和氧化物-氧化物键合的混合键合这样的任何合适技术来进行层1910与1916之间的键合。
参照图19D，在硅光电二极管层1902上形成滤波器层1920和透镜层1922以形成光电二极管阵列。尽管未示出，但是在键合之后在形成滤波器层1920之前，可通过抛光或其他合适技术去除施主晶片1904。在一些其他实现方式中，尽管在这些图中未示出，但是在与图19A至图19D相关的描述中，锗可取代锗-硅作为传感器材料。
图20A至图20E例示了用于制造光电二极管阵列的示例设计2000。例如，可使用设计2000来制造分别参照图4A，图4B，图5、图6、图7、图8、图9、图10B至图10D，图11A至图11H和图12描述的光电二极管400、450、500、600、700、800、900、910、920、1010、1012、1014、1100、1102、1104、1106、1108、1109、1160、1162和1200。参照图20A，在第一施主晶片2004上形成锗-硅层2002。在具有多个互连和对准标记的锗-硅层2002上形成第一互连层2006。
参照图120B，将载体衬底2014的互连层2016与第一施主晶片2004的互连层2006键合。载体衬底2014可以是硅衬底，其中可在硅衬底上形成电路的一个或多个层2018。该电路可以是控制电路、读出电路和/或用于光电二极管阵列的任何其他合适电路。可通过诸如热键合或包括金属-金属键合和氧化物-氧化物键合的混合键合这样的任何合适技术来进行层2006与2016之间的键合。
参照图20C，在键合之后，通过抛光或其他合适技术来去除第一施主晶片2004。参照图20D，形成第一锗-硅光电二极管2020。可利用对锗-硅层2002进行图案化和蚀刻然后沉积诸如电介质层这样的钝化层来形成第一锗-硅光电二极管2020。可通过CMP或其他合适技术来平整化电介质层。可通过各向异性蚀刻随后沉积诸如铜这样的导电材料来形成通孔2022。
参照图20E，将载体衬底2014的电介质层2044与第二施主晶片2034的互连层2032键合。在第二施主晶片2034上形成锗-硅光电二极管阵列2036。通孔2038与通孔2022键合，以建立第一锗-硅光电二极管2020、锗-硅光电二极管阵列2036和集成电路2018之间的电连接。
参照图20F，在锗-硅光电二极管阵列2036上形成滤波器层2040和透镜层2042以形成光电二极管阵列。尽管未示出，但是在键合之后在形成滤波器层2040之前，可通过抛光或其他合适技术去除第二施主晶片2034。在一些其他实现方式中，尽管在这些图中未示出，但是在与图20A至图20F相关的描述中，锗可取代锗-硅作为传感器材料。
对于受益于对光的高速检测(诸如，TOF检测)的应用，光电检测器的操作速度或带宽可以是重要的性能参数。可影响光电检测器带宽的特性当中包括光电检测器的物理大小(诸如，光电检测器中的通过其接收光的面积)。例如，减小光电检测器的面积可造成器件电容、载流子转移时间或二者的组合减小，从而通常造成光电检测器带宽增加。然而，光电检测器的检测面积减小会造成光电检测器检测到的光量(即，光子数量)减小。例如，对于给定的每单位面积的光强度，检测器面积的减小造成检测到的光减少。
对于受益于高带宽和高检测效率二者的应用(诸如，TOF检测)，在光电检测器之前添加微透镜可能是有益的。微透镜可将入射光聚焦到光电检测器上，从而允许小面积的光电检测器检测大于自身面积内的入射光。例如，通过微透镜的有效焦距将微透镜与光电检测器分开的微透镜与分隔件层(SL)的正确设计组合可允许入射光聚焦到衍射极限点，衍射限点大约是入射光的光波长的平方。这种方案可允许减小光电检测器面积，同时减轻光电检测器面积减小的潜在缺点。
图21A示出了与光电检测器集成的硅透镜的示例配置2100的剖视图。配置2100包括施主晶片2110和载体晶片2130。施主晶片2110包括多个像素2120a至2120c(统称为像素2120)、通孔2114、金属焊盘2116和第一键合层2112。载体晶片2130包括第二键合层2132。施主晶片2110和载体晶片2130通过第一键合层2112和第二键合层2132彼此键合。衬底2110可类似于图1的衬底102。吸收区2106可类似于吸收区706、806和906。
像素2120a至2120c分别包括吸收区2106a至2106c以及微透镜2122a至2122c(统称为微透镜2122)。微透镜2122是凸透镜，其被集成到施主晶片2110的里面或上面。在受益于高光收集效率的应用(诸如，TOF检测)中，添加微透镜2122可能是有益的。微透镜2122的凸形配置可致使入射在微透镜2122上的光聚焦到吸收区2106，这能提高像素2120的光收集效率，从而造成像素性能得以提高。在施主晶片2110的背面上具有微透镜2122的像素2120的布置可被称为背面照明。
微透镜2122具有影响其性能的各种特性，包括几何参数和形成微透镜的材料。微透镜2122通常以平凸配置实现，其中一个表面面对入射光并且以曲率半径凸出，而另一个表面是与其里面或上面形成有微透镜2122的施主晶片2110交界的平面表面。微透镜2122的平凸配置可适用于通过标准半导体处理技术来制造。微透镜2122可具有高度HL和直径DL，并且可与吸收区2106的面对透镜的表面分开高度HO。在一些实现方式中，HL的范围可为1至4μm，HO的范围可为8至12μm，HA的范围可为1至1.5μm，并且DL的范围可为5至15μm。在一些实现方式中，对于球形微透镜2122，其曲率半径可被设置为，使得微透镜2122的焦距大致等于HO，以实现使光最佳地聚焦到吸收区2106。可以使用诸如波束传播方法(BPM)和时域有限差分(FDTD)技术这样的各种模拟技术来执行焦距和曲率半径的确定。在一些实现方式中，微透镜2122是非球面透镜。
微透镜2122可由多种材料形成并且以多种方式制造。通常，可使用对于像素2120要检测的波长而言透明的各种材料。例如，微透镜2122可由具有中等至高折射率(例如，＞1.5)的材料(诸如，晶体硅、多晶硅、非晶硅、氮化硅、聚合物或其组合)制成。对于可见波长，可使用聚合物材料。对于NIR波长，可使用硅，因为硅在NIR中相对透明，并且硅具有相对高的折射率(在1000nm处，大致3.5)，从而使其非常适合用作NIR中的透镜材料。此外，因为硅在可见波长(例如，<800nm)中进行强烈吸收，所以硅微透镜可阻挡可见光的大部分到达吸收区2106，这对于期望选择性检测NIR波长的应用(诸如，ToF检测)可能是有益的。可通过对通常为晶体硅晶片的施主晶片2110的表面进行图案化和蚀刻来制造晶体硅微透镜2122。作为另一示例，可在接着可按类似方式进行图案化和蚀刻的施主晶片2110的表面上沉积多晶硅或非晶硅。通过蚀刻晶体硅施主晶片2110或者通过蚀刻沉积在施主晶片2110上的多晶或非晶硅来形成微透镜2122是将微透镜2122一体地形成在施主晶片2110上的示例方法。
可使用例如灰度光刻技术来执行微透镜2122的图案化。在灰度光刻中，使用曝光剂量的局部渐变将待图案化的特征(诸如，微透镜)曝光，该曝光剂量的局部渐变转换成已显影的所得光致抗蚀剂掩模的厚度的渐变。例如，可将光致抗蚀剂掩模图案化为具有与微透镜2122相似的形状。然后，通过诸如基于等离子体的定向蚀刻技术这样的半导体蚀刻技术，将光致抗蚀剂掩模转印到诸如晶体硅施主晶片2110这样的其下面的材料上，从而完成微透镜2122的制造。在一些实现方式中，例如，可通过变化光掩模上的亚波长特征的填充因子来实现曝光剂量的局部渐变。
吸收区2106可类似于吸收区706、806和906。载体晶片2130可包括耦合到像素2120的各种电子电路。例如，电子电路可通过诸如通孔2114这样的结构耦合。通孔2114可耦合到金属焊盘2116，以通过例如引线键合与外部电子器件接口连接。
载体晶片2130和施主晶片2110可通过各种技术彼此键合或机械附接。例如，第一键合层2112和第二键合层2132可以是氧化物(例如，二氧化硅)，并且键合可以是氧化物-氧化物键合。作为另一示例，第一键合层2112和第二键合层2132可以是金属(例如，铜)，并且键合可以是金属-金属键合。作为另一示例，第一键合层2112和第二键合层2132可以是氧化物和金属(例如，二氧化硅和铜)的组合，并且键合可以是混合键合。
图21B示出了与光电检测器集成的微透镜的示例配置2140的剖视图。配置2140包括微透镜2142、抗反射涂覆(ARC)层2144、分隔件层2146、第一层2148、第二层2150、硅层2152和光电检测器2154。ARC层2144由微透镜2142支撑。微透镜2142由分隔件层2146支撑。光电检测器2154可由硅层2152支撑或者形成在硅层2152内。第一层2148和第二层2150可以是硅层2152和分隔件层2146之间的中间层。
ARC层2144被设置成减少入射到微透镜2142上的光的反射。例如，ARC层2144可被设计为具有作为微透镜2142的折射率的平方根的折射率，并且具有与入射波长的四分之一对应的厚度。在一些实现方式中，ARC层2144可由二氧化硅形成。在一些实现方式中，ARC层2144可包括多层以形成多层ARC。
配置2140可对应于微透镜2142在背面照明(BSI)图像传感器配置中的集成。例如，硅层2152可以是硅衬底(诸如，图19C的施主晶片1904或图20E的第二施主晶片2034)，并且光电检测器2154可以是例如图19A至图19D的光电检测器1902或1906。硅层2152与第二层2150之间的界面可对应于施主晶片1904的与图19A至图19D的光电检测器1906相反的底表面。在这种BSI配置中，形成在硅层2152(例如，施主晶片1904的背面)上的第二层2150可包括在制造BSI照明传感器晶片时典型的各种结构和层。这种结构和层的示例包括：ARC层，其用于减少硅层2152的界面处的光反射；以及金属栅格(诸如，钨栅格)，其用于阻挡光进入除了用于接收光的区域(诸如，微透镜2142下方的区域)之外的硅层2152中。第一层2148可以是促进分隔件层2146与第二层2150粘附的材料薄层，以便改善配置2140的可制造性和可靠性等。用于第一层2148的材料可以是例如各种电介质材料(例如，SiO2、SiON和SiN)或聚合物。在一些实现方式中，根据第二层2150与分隔件层2146之间的交互(例如，在分隔件层2146与第二层2150有良好粘合性的情况下)，可省略第一层2148。
可通过提供包括硅层2152、光电检测器2154和第二层2150的传感器晶片并且以给定顺序沉积第一层2148、分隔件层2146、微透镜2142和ARC层2144然后进行图案化和蚀刻以暴露与图21A中示出的金属焊盘2116类似的金属焊盘来制造配置2140。可使用针对图21A的微透镜2122的制造描述的技术对微透镜2142进行图案化和蚀刻。虽然示出ARC层2144限于微透镜2142的表面，但是通常ARC层2144可延伸到诸如微透镜2142的侧表面和分隔件层2146的上表面这样的其他表面。
作为示例给出了被配置用于940nm的工作波长的配置2140的特定实现方式的组件的各种特性。微透镜2142具有1.53的折射率、6μm的曲率半径、4μm的高度和10μm的直径DL。ARC层2144由在940nm具有1.46的折射率和161nm的厚度的SiO2形成。分隔件层2146具有1.56的折射率和2μm的厚度。第一层2148具有1.54的折射率和8μm的厚度。第二层2150包括用于硅层2152的ARC层和钨栅格。尽管已提供了特定特性，但是可修改特性以例如针对光电检测器2154的不同工作波长、材料和大小来适应配置2140。
在一些实现方式中，可修改第二层2150以提高配置2140的整体光学性能，第二层2150可被称为形成在BSI图像传感器的硅衬底背面的顶部上的“顶层”。如先前描述的，第二层2150通常包括嵌入在电介质层中的金属栅格(诸如，嵌入在SiO2层中的钨栅格)。如果光正直接从空气进入硅层2152，则该SiO2层可用作ARC层。然而，由于添加了折射率都显著高于空气折射率(大致1.0)的微透镜2142、分隔件层2146和第一层2148，导致SiO2层不能有效用于减少硅层2152与第一层2148和分隔件层2146的层叠之间的界面处的光学反射。
表1示出了配置2140的实现方式的模拟参数和计算出的传输。出于执行逼近配置2140的不同实现方式的预期透射率的目的，已适应和/或逼近这些层和厚度。
表1
Figure BDA0002282881520000571
参照表1，情况1对应于得到大致79％的模拟透射率的包括SiO2的标准单个层的第二层2150。对于重要的是尽可能多地检测入射光的应用，这种21％的入射光损失可能是不可接受的。可通过包括SiO2层下方的第二层2150中的Si3N4层作为SiO2层与硅层2152之间的中间层来缓解这种透射率下降。通过包含大致120nm的Si3N4，透射率可被提高至大致98％。如此，中间层可被称为抗反射层。通常，可使用折射率大于SiO2的各种光学透明材料来取代Si3N4。示例材料包括SiON、SiN、Al2O3、HfO2、ZrO2和La2O3以及与CMOS制造工艺兼容的高k材料(例如，具有高介电常数的材料)。合适的材料可具有大于例如1.6、1.7、1.8、1.9或2.0的折射率。材料的厚度应该适应材料内光波长的四分之一的奇数倍。
在硅层2152的正上方添加Si3N4或高k材料层可能造成光电检测器2154的暗电流增加，该暗电流增加是由于(例如)相对于硅-SiO2界面的硅-Si3N4或硅-高k材料界面处的表面缺陷增加导致的。为了缓解暗电流的这种增加，在一些实现方式中，可以在Si3N4层和硅层2152之间插入SiO2的第二层。插入厚度范围是10nm至50nm的SiO2的第二层导致透射率的范围分别是大致97.1％到85％。如此，插入SiO2薄层(诸如，10nm)可有益于缓解暗电流的增加，同时保持高的光学透射率。
图22A示出了用于确定目标物体2210的特性的示例成像系统2200。目标物体2210可以是三维物体。成像系统2200可包括发送器单元2202、接收器单元2204和处理单元2206。通常，发送器单元2202朝向目标物体2210发射光2212。发送器单元2202可包括一个或多个光源、控制电路和/或光学元件。例如，发送器单元2202可包括一个或多个NIR或可见LED，其中所发射的光2212可被准直透镜准直，以在自由空间中传播。
通常，接收器单元2204接收被目标物体2210反射的反射光2214。接收器单元2204可包括一个或多个光电二极管、控制电路和/或光学元件。例如，接收器单元2204可包括图像传感器，其中图像传感器包括在半导体衬底上制造的多个像素。每个像素可包括一个或多个用于检测反射光2214的多栅光电二极管，其中，反射光2214被聚焦到光电二极管。每个光电二极管可以是在本专利申请中公开的多栅光电二极管。
通常，处理单元2206处理由接收器单元2204生成的光载流子，并且确定目标物体2210的特性。处理单元2206可包括控制电路、一个或多个处理器和/或可存储用于确定目标物体2210的特性的指令的计算机存储介质。例如，处理单元2206可包括读出电路和处理器，处理器可处理与收集到的光载流子关联的信息以确定目标物体2210的特性。在一些实现方式中，目标物体2210的特性可以是目标物体2210的深度信息。在一些实现方式中，目标物体2210的特性可以是目标物体2210的材料成分。
图22B示出了用于确定目标物体2210的特性的一种示例技术。作为示例，发送器单元2202可发射以频率fm调制且占空比为50％的光脉冲2212。接收器单元2204可接收具有相移Φ的反射光脉冲2214。控制多栅光电二极管，使得读出电路1以与所发射的光脉冲同步的相位读取收集到的电荷Q1，并且读出电路2以与所发射的光脉冲相反的相位读取收集到的电荷Q2。在一些实现方式中，可使用以下等式来推导成像系统2200与目标物体2210之间的距离D，
其中，c是光速。
图22C示出了用于确定目标物体2210的特性的另一种示例技术。发送器单元2202可发射以频率fm调制且占空比小于50％的光脉冲2212。通过将光脉冲的占空比减少为N的因数，但同时将光脉冲的强度增加为N的因数，能在基本上保持成像系统2200的功耗的同时改进接收到的反射光脉冲2214的信噪比。当增加器件带宽使得光脉冲的占空比可减小而脉冲形状没有失真时，这是可能的。接收器单元2204可接收具有相移Φ的反射光脉冲2214。控制多栅光电二极管，使得读出电路1以与所发射的光脉冲同步的相位读取收集到的电荷Q1’，并且读出电路2以相对于所发射的光脉冲有延迟的相位读取收集到的电荷Q2’。在一些实现方式中，可使用以下等式来推导成像系统2200与目标物体2210之间的距离D，
图23示出了用于使用成像系统确定物体特性的流程图2300的示例。处理2300可由诸如成像系统2200这样的系统执行。
该系统接收反射光(2302)。例如，发送器单元2202可朝向目标物体2210发射NIR光脉冲2212。接收器单元2204可接收被目标物体2210反射的反射NIR光脉冲2214。
该系统确定相位信息(2304)。例如，接收器单元2204可包括图像传感器，其中图像传感器包括在半导体衬底上制造的多个像素。每个像素都可包括一个或多个用于检测反射光脉冲2214的光电二极管。光电二极管的类型可以是在该专利申请中公开的多栅光电二极管，其中，可使用参照图22B或图22C描述的技术来确定相位信息。
该系统确定物体特性(2306)。例如，处理单元2206可使用参照图22B或图22C描述的技术基于相位信息来确定物体2210的深度信息。
光电二极管的重要性能指标是其暗电流，暗电流是在没有光信号和环境光的情况下流动的电流。通常，通过光电二极管进行的光学测量(诸如，通过多栅光电二极管进行的TOF测量)的信噪比(SNR)受到暗电流存在的负面影响。例如，通过光电二极管进行的光学测量的SNR与测量的积分时间成比例(例如，与积分时间的平方根成比例)。光电二极管的暗电流通常是跨光电二极管的阴极和阳极建立的反向偏置电压的指数函数。如此，在保持光电二极管的整体操作(诸如，测量的积分时间)的同时以受控的方式减小反向偏置电压可造成光电二极管的SNR性能提高。
图24A示出了用于操作多栅光电二极管的电路2400的示意图。电路2400包括第一读出电路2410、第二读出电路2430、第一MOSFET晶体管2412、第二MOSFET晶体管2432、电流导引电路2450和光电二极管2480。第一MOSFET晶体管2412耦合到第一读出电路2410和电流导引电路2450。第二MOSFET晶体管2432耦合到第二读出电路2430和电流导引电路2450。
第一读出电路2410包括第一复位MOSFET晶体管2420、与第一重置MOSFET晶体管2420耦合的第一电容器2422以及第一源跟随器电路2460。第一源跟随器电路的输入端子耦合到第一电容器2422。第二读出电路2430包括第二重置MOSFET晶体管2440、与第二重置MOSFET晶体管2440耦合的第二电容器2442以及第二源跟随器电路2470。第二源跟随器电路的输入端子耦合到第二电容器2442。第一源跟随器电路2460和第二源跟随器电路2470被配置为输出与在源跟随器电路2460和2470的输入端子处供应的电压对应的电压。
电流导引电路2450包括第一电流导引MOSFET晶体管2452和第二电流导引MOSFET晶体管2454。第三控制电压源2456耦合到第一电流导引MOSFET晶体管2452的栅端子，并且第四控制电压源2458耦合到第二电流导引MOSFET晶体管2454的栅端子。电流导引电路2450通过基于由第一控制电压源2456和第二控制电压源2458生成的控制电压引导光电二极管2480所生成的光载流子通过第一电流导引MOSFET 2452、第二电流导引MOSFET 2454或其组合来进行操作。例如，通过控制第三电压源2456以施加比MOSFET 2452的阈值电压大的第三控制电压2455(Vc3)，同时控制第四电压源2458以施加0V的第四控制电压2457(Vc4)，由光电二极管2480生成的光载流子可被引导流过第一电流导引MOSFET 2452，反之亦然。第一电流导引MOSFET晶体管2452和第二电流导引MOSFET晶体管2454的操作可类似于诸如栅416、426、516、526、708、710、808和810这样的先前描述的各种栅的操作。
在该示例中，电流导引电路2450和光电二极管2480组合形成多栅光电二极管2482。多栅光电二极管2482可类似于图7的多栅光电二极管700、图8的多栅光电二极管800、或针对图10B至图10D和图11A至图11H描述的多栅形式的光电二极管1010、1012、1014、1100、1102、1104、1106、1108、1109、1160和1162。例如，由p+GeSi区731、吸收层706和n阱区704形成的垂直PIN二极管可形成光电二极管2480。第一栅708、第一n+Si区712和n阱区704的一部分可形成第一电流导引MOSFET晶体管2452，并且第二栅710、第二n+Si区714和n阱区704的一部分可形成第二电流导引MOSFET晶体管2454。在一些实现方式中，多栅光电二极管2482可被标题为“HIGH-SPEED LIGHT SENSING APPARATUS II”(高速光感测设备II)中描述的切换型光电检测器取代。
MOSFET晶体管2412、2420、2432、2440、2452和2454中的每个都包括源端子、漏端子和栅端子。源端子和漏端子的下面的结构可以是相同的，但是可基于电流通过晶体管的流动方向来区分它们。例如，对于具有P型沟道区的N型MOSFET(“NMOS晶体管”)，电流可从漏端子通过沟道区流向源端子，而对于具有N型沟道区的P型MOSFET(“PMOS晶体管”)，电流可从源端子通过沟道区流向漏端子。由于源和漏命名的指定是基于约定并且由于其下面的结构可相似或相同，因此在描述MOSFET与其他电路元件之间的连接性时，源端子和漏端子可被称为第一沟道端子和第二沟道端子。
栅端子控制流过源端子和漏端子的电流。例如，比阈值电压Vth大的控制电压允许电流流过源端子和漏端子。取决于源端子和漏端子相对于栅端子的电压，MOSFET晶体管的这种操作模式可被称为在饱和区或操作的三极管区中操作。在饱和区中，流过源端子和漏端子的电流不受源电压与漏电压之间的差值变化的强烈影响(即，晶体管的输出阻抗高)。在三极管区中，流过源端子和漏端子的电流与源电压与漏电压之间的差值大致成线性比例(即，晶体管与电阻器类似地操作)。比阈值电压小的控制电压可减少通过源端子和漏端子的电流流动。例如，当控制电压减小至低于阈值电压时，电流的流动可以指数方式减小。MOSFET晶体管的这种操作模式可被称为在操作的亚阈值区域中操作。
出于例示的目的，使用N型MOSFET晶体管来实现电路2400。相对于第一读出电路2410，第一重置MOSFET 2420的漏端子耦合到第一供应节点2408，并且第一重置MOSFET2420的源端子耦合到第一电容器2422。第一电容器2422耦合到第一源跟随器电路2460的输入端子。第一重置MOSFET 2420的源端子耦合到第一MOSFET 2412的漏端子，并且第一MOSFET 2412的源端子耦合到第一电流导引MOSFET 2452的漏端子。如此，可通过与第一电容器2422耦合的各种MOSFET的操作来控制进出第一电容器2422的电流流动。类似地，相对于第二读出电路2430，第二重置MOSFET 2440的漏端子耦合到第一供应节点2408，并且第二重置MOSFET 2440的源端子耦合到第二电容器2442。第二电容器2442耦合到第二源跟随器电路2470的输入端子。第二重置MOSFET 2440的源端子耦合到第二MOSFET 2432的漏端子，并且第二MOSFET 2432的源端子耦合到第二电流导引MOSFET 2454的漏端子。如此，可通过与第二电容器2442耦合的各种MOSFET的操作来控制进出第二电容器2442的电流流动。
第一供应节点2408向第一重置MOSFET晶体管2420和第二重置MOSFET晶体管2440供应第一供应电压。第二供应节点2402向第一源跟随器电路2460和第二源跟随器电路2470供应第二供应电压。一个或多个供应电压源可向第一供应节点2408和第二供应节点2402供应合适的第一供应电压和第二供应电压，这可取决于各种因素，包括光电二极管2480的特定处理节点、电路设计、特性、第一电容器2422和第二电容器2442的重置电压和电荷-电压转换增益。第一供应节点2408可被称为VU节点，并且VU节点的第一供应电压可以是由例如片上集成电路块生成的用户定义的电压。第二供应节点2402可被称为VE节点，并且VE节点的第二供应电压可以是由例如片外电源生成的外部定义的电压。
在电路2400操作期间，通过第一重置MOSFET晶体管2420和第二重置MOSFET晶体管2440将第一电容器2422和第二电容器2442充电至预设电压。例如，通过施加第二控制电压(Vc2)以致使第一重置MOSFET晶体管2420和第二重置MOSFET晶体管2440在饱和区或三极管区中操作，电流可从第一供应节点2408流向相应的电容器2422和2442并且将电容器2422和2442充电至预设电压。可使用与第一重置MOSFET晶体管2420和第二重置MOSFET晶体管2440的栅端子耦合的第二控制电压源2407来施加第二控制电压2406。可控制第二控制电压2406，以变化电容器2422和2442被充电达到的预设电压(例如，被设置成电源电压或电源电压的一部分)。一旦电容器2422和2442的充电完成，第二控制电压2406就可被设置(例如，成0V)以使第一重置MOSFET晶体管2420和第二重置MOSFET晶体管2440截止，从而使电容器2422和2442与第一供应节点2408去耦合。该充电操作可被称为电路2400的重置操作。重置操作可以是多栅光电二极管2482的读出步骤内的步骤。
一旦充电完成，就可开始对由光电二极管2480生成的电信号进行积分。可通过利用与MOSFET 2412和2432的栅端子耦合的第一控制电压源2405生成第一控制电压2404(Vc1)来控制第一MOSFET 2412和第二MOSFET 2432，以启动和终止积分。例如，可通过控制电压源2405设置第一控制电压2404，以在三极管区中操作第一MOSFET 2412和第二MOSFET 2432。在三极管区操作中，由多栅光电二极管2482生成的光电流可流过MOSFET 2412和2432的漏端子和源端子并流过多栅光电二极管2482的电流导引电路2450。通过在重置操作期间将已充电至预设电压的电容器2422和2442放电，通过电流导引电路2450的光电流的这种流动可在电容器2422和2442处被积分。
三极管区中的第一MOSFET 2412和第二MOSFET 2432的操作类似于将第一电容器2422和第二电容器2442通过为了取代第一MOSFET 2412和第二MOSFET 2432而布置的相应电阻器(“有效电阻器”)耦合到第一电流导引MOSFET晶体管2452和第二电流导引MOSFET晶体管2454的相应漏端子。这些有效电阻器的电阻通常具有适宜值(例如，10欧姆至10,000欧姆)，该适宜值没有响应于流过光电二极管2480的电流而出现显著的电压降。例如，可能是光电流和暗电流的组合的光电二极管电流通常是小电流(例如，范围是pA至μA)，并且电阻器两端的所得电压降也相对小(例如，范围是nV到mV)。如此，电流导引MOSFET晶体管2452和2454的漏端子处的电压在小的电压降内近似于电容器2422和2442的电压。因电容器2422和2442已被充电至可接近第一供应节点2408的第一供应电压的预设电压，所以当电流导引MOSFET晶体管中的一者或二者导通时，电流导引MOSFET晶体管2452和2454可将它们漏端子处的电压传递到与它们源端子耦合的光电二极管2480。如此，光电二极管2480可经历与电容器2422和2442已充电达到的预设电压相近的电压，从而得到可比光电二极管2480正确操作时所需的最小反向偏置大的跨光电二极管2480的结的反向偏置。这种过度的反向偏置导致暗电流增加，从而可降低电路2400生成的输出的SNR。
各种设计和材料组成的光电二极管可受益于反向偏置电压的控制。在用于形成光电二极管的吸收区的材料当中，相对于硅，锗因通常与硅衬底上生长的锗吸收区关联的较高材料缺陷密度而可能更容易生成暗电流。如此，基于锗的多栅光电二极管2482可非常适合于受益于通过第一控制电压2404对反向偏置电压的控制以及所得的暗电流减小。
通过在积分时间期间将电流导引MOSFET晶体管2452和2454的漏端子从相应电容器2422和2442去耦合，能减小跨光电二极管2480的结建立的反向偏置。可通过将第一MOSFET 2412和第二MOSFET 2432在饱和区或亚阈值区中操作来实现此去耦合。在饱和区或亚阈值区中的操作允许由光电二极管2480生成的光电流流过电流导引电路2450以及MOSFET 2412和2432的漏端子和源端子。然而，由于第一MOSFET 2412和第二MOSFET 2432的操作原理，导致在饱和区或亚阈值区中操作的第一MOSFET 2412和第二MOSFET 2432的有效阻抗或输出阻抗显著高于在三极管区中操作的第一MOSFET 2412和第二MOSFET 2432的输出阻抗。高输出阻抗使电容器2422和2442从电流导引MOSFET 2452和2454的漏端子去耦合，从而允许电流导引MOSFET 2452和2454的漏端子的电压不同于(例如，显著低于)电容器2422和2442的电压。电流导引MOSFET 2452和2454的漏端子处的电压至少部分地由第一控制电压2404以及在饱和区或亚阈值区中操作的第一MOSFET 2412和第二MOSFET 2432的阈值电压确定。阈值电压可由MOSFET的设计和结构参数(诸如，沟道掺杂浓度和栅氧化物厚度)来确定，并且可在例如0.1V至1V的范围内。降低第一控制电压2404使电流导引MOSFET2452和2454的漏端子处的电压减小，这进而使跨光电二极管2480的结的反向偏置减小。结果，可减小多栅光电二极管2482的暗电流，并且可改善由电路2400生成的输出的SNR。
可通过利用第一控制电压源2405控制第一控制电压2404来控制第一MOSFET 2412和第二MOSFET 2432，使其在饱和区或亚阈值区中操作。例如，通过将栅端子与源端子之间的电压差(VGS)设置为大于阈值电压(VTH)同时保持漏端子与源端子之间的电压差(VDS)大于VGS-VTH，使MOSFET可在饱和区中操作。作为另一示例，通过将栅端子与源端子之间的电压差(VGS)设置为小于阈值电压VTH，使MOSFET可在亚阈值区中操作。通常，可变化第一控制电压2404，以控制电容器2422和2442与相应电流导引MOSFET 2452和2454的漏端子之间的电压差。在一些实现方式中，可增大第一控制电压2404以减小电压差，反之亦然。在一些实现方式中，第一控制电压2404可将电容器2422和2442与电流导引MOSFET 2452和2454的漏端子之间的电压差控制为等于或大于第一供应节点2408的第一供应电压的10％、30％或50％。在一些实现方式中，第一控制电压2404可将电流导引MOSFET 2452和2454的漏端子的电压控制为比电容器2422和2442的电压小至少100mV。
当第一MOSFET 2412和第二MOSFET 2432在饱和区或亚阈值区中操作时，MOSFET2412和2432可作为使源电压与漏电压去耦合的电流缓冲器操作。
在预设的积分时间之后，第一控制电压2404就可被设置(例如，成0V)以使第一MOSFET晶体管2412和第二MOSFET晶体管2432截止，使光电流不再流过相应的MOSFET 2412和2432，从而停止积分。预设积分时间可以是可变积分时间。积分的启动和终止可被称为快门操作，并且第一MOSFET 2412和第二MOSFET 2432可被称为快门MOSFET。
一旦积分已完成，电容器2422和2442就保持输出电压，该输出电压与在积分时段内流过相应电流导引MOSFET 2452和2454的光电流成反比。源跟随器电路2460和2470可缓冲输出电压，以进行进一步处理。
电流导引电路2450可按各种方式操作，以实现电路2400的各种操作模式。电路2400的操作模式包括飞行时间(TOF)成像模式、第一强度成像模式和第二强度成像模式。例如，可由处理单元2206或成像系统2200的控制单元来控制电路2400的操作模式。
通过在第一时段内将光电二极管2480生成的光载流子导引至第一读出电路2410并且在第二时段内将光载流子导引至第二读出电路2430，使电路2400可在TOF成像模式下操作。可通过以下步骤执行导引：在第一时间段内控制第三电压源2456以施加比MOSFET2452的阈值电压大的第三控制电压2455同时控制第四电压源2458以施加0V的第四控制电压2457，然后在第二时间段内控制第四电压源2458以施加比MOSFET 2454的阈值电压大的第四控制电压2455同时控制第三电压源2456以施加0V的第三控制电压2455。已针对图22A至图22C和图23描述了飞行时间成像模式的示例操作，其中，电荷Q1和Q2分别被存储在第一电容器2422和第二电容器2442中，并且基于所发射的光脉冲2212的占空比和频率来确定第一时段和第二时段。
通过以同步方式控制第三电压源2456和第四电压源2458使得第三控制电压2455和第四控制电压2457在给定时间基本上相等，使电路2400可在第一强度成像模式下操作。对第三电压源2456和第四电压源2458的这种同步控制造成第一电流导引MOSFET 2452和第二电流导引MOSFET 2454被同时导通或截止。如此，光载流子可流向电容器2422和2442二者，并且两个电容器的电压可被读出和处理，以确定与积分时段期间接收到的光的强度对应的积分时段期间光电二极管2480已接收到的光量。通过将光载流子引导到电容器2422和2442二者，相对于使用单个电容器，电容器2422和2442可积分达两倍的光载流子。在一些实现方式中，第一强度成像模式可不需要图22A中示出的发送器单元2202的调制和接收器单元2206的解调。
通过控制第三电压源2456和第四电压源2458中的一个开始和结束光载流子的积分同时保持第三电压源2456和第四电压源2458中的另一个生成0V的固定控制电压，使电路2400可在第二强度成像模式下操作。例如，通过控制第四电压源2457输出0V的固定控制电压，第二电流导引MOSFET 2454截止，光载流子没有流向第二电容器2442。如此，不使用第二读出电路2430的输出，并且通过对第三电压源2456的控制，使光载流子仅在第一电容器2422处被积分。第一电容器2422的电压可被读出和处理，以确定与积分时段期间接收到的光的强度对应的积分时段期间光电二极管2480已接收到的光量。光载流子在电容器中的一者并非二者处的积分能简化关于接收到的光量的确定。另外，可关断诸如第二读出电路2430这样的未使用的读出电路，以节省功率。在一些实现方式中，第二强度成像模式可不需要图22A中示出的发送器单元2202的调制和接收器单元2206的解调。
可由控制电压源2456、2458、2405和2407来控制电路2400的操作。在一些实现方式中，控制电压2455和2457可以是一对互补时钟信号，用于解调由光电二极管2480接收的光信号，并且控制电压源2456和2458可以是成像系统220中(诸如，在图22A的接收器单元2204或处理单元2206中)包括的时钟源的输出端子。为了减轻电荷注入或时钟馈通，可利用由N型MOSFET、P型MOSFET或其组合实现的MOSFET 2452和2454并且在MOSFET 2452和2454的漏端子处添加虚设晶体管来实现电荷注入取消技术和时钟馈通取消技术。在一些实现方式中，控制电压2404可以是由作为控制电压源2405的例如可调LDO(低压降)调节器、电阻器分压器或二极管连接的N型MOSFET生成的可编程参考电压。可以设置控制电压2404，以确保MOSFET 2412和2432在饱和区或亚阈值区中操作。
在一些实现方式中，为了使电路2400高速操作，MOSFET 2412和2432可具有分别与MOSFET 2412和2432的栅端子耦合的单独控制电压源(例如，Vc1a和Vc1b)。在这种高速情况下，控制电压源Vc1a和Vc1b可分别感测MOSFET 2412和2432的漏和/或源电压，并且生成对应的控制电压。在一些实现方式中，控制电压源Vc1a和Vc1b可以是具有负增益的放大器。
在一些实现方式中，控制电压2406可以是被配置为周期性重置节点2415和2435处的电压的重置信号。
虽然已描述了电路2400的N型实现方式，但是通常，电路2400可被实现为P型电路。例如，MOSFET 2412、2420、2432、2440、2452和2454可以是P型MOSFET，源跟随器电路2460和2470可以是P型源跟随器，并且光电二极管2480的极性可被颠倒。在一些实现方式中，MOSFET 2412、2420、2432、2440、2452和2454可具有不同的极性。例如，MOSFET 2420和2440可以是P型，并且其余的MOSFET可以是N型。另外，如先前描述的，MOSFET 2452和2454可由N型MOSFET、P型MOSFET或其组合来实现。
可通过晶片键合具有电路2400的各种组件的第一半导体层和第二半导体层来制造电路2400。例如，在一些实现方式中，可在第一半导体层上制造光电二极管2480，并且可在第二半导体层上制造第一MOSFET晶体管2412和第二MOSFET晶体管2432、第一读出电路2410和第二读出电路2430以及电流导引电路2450。作为另一示例，在一些实现方式中，可在第一半导体层上制造光电二极管2480和电流导引电路2450，并且可在第二半导体层上制造第一MOSFET晶体管2412和第二MOSFET晶体管2432以及第一读出电路2410和第二读出电路2430。作为另一示例，在一些实现方式中，可在第一半导体层上制造光电二极管2480、电流导引电路2450以及第一MOSFET晶体管2412和第二MOSFET晶体管2432，并且可在第二半导体层上制造第一读出电路2410和第二读出电路2430。
图24B示出了用于操作多栅光电二极管的电路2402的示意图。电路2402类似于图23A的电路2400，但是不同之处在于，电路2400的第一MOSFET 2412和第二MOSFET 2432已被布置在光电二极管2480和电流导引电路2450之间的MOSFET 2413取代。MOSFET 2413可类似于图24A的第一MOSFET 2412和第二MOSFET 2432，并且可执行类似的功能。例如，MOSFET2413可作为电流缓冲器操作，电流缓冲器将源电压从漏电压去耦合。如此，可通过MOSFET2413减小施加到光电二极管2480的反向偏置。光电二极管2480、电流导引电路2450和MOSFET 2413形成多栅光电二极管2484。在一些实现方式中，光电二极管2480和多栅光电二极管2484中的MOSFET 2413可类似于参照图10B至图10D和图11A至图11H描述的光电二极管1010、1012、1014、1100、1102、1104、1106、1108、1109、1160或1162。
可通过晶片键合具有电路2402的各种组件的第一半导体层和第二半导体层来制造电路2402。例如，在一些实现方式中，可在第一半导体层上制造光电二极管2480，并且可在第二半导体层上制造MOSFET晶体管2413、第一读出电路2410和第二读出电路2430和电流导引电路2450。作为另一示例，在一些实现方式中，可在第一半导体层上制造光电二极管2480和MOSFET晶体管2413，并且可在第二半导体层上制造电流导引电路2450以及第一读出电路2410和第二读出电路2430。作为另一示例，在一些实现方式中，可在第一半导体层上制造光电二极管2480、MOSFET晶体管2413和电流导引电路2450，并且可在第二半导体层上制造第一读出电路2410和第二读出电路2430。
图24C示出了用于操作多栅光电二极管的电路2404的示意图。电路2404类似于图23A的电路2400，但是不同之处在于，已省略了电路2400的第一MOSFET 2412和第二MOSFET2432，并且将第一电流导引MOSFET 2452和第二电流导引MOSFET 2454控制成与第一MOSFET2412和第二MOSFET 2432类似的方式操作，使得电流导引电路2450可使电容器2422和2442的电压从光电二极管2480的结去耦合，同时提供电流导引功能。
描述了用于减小光电二极管2480的反向偏置的电流导引电路2450的示例操作。在图24A的电路2400中，第三控制电压2455和第四控制电压2457可按数字方式切换(即，从供应轨电压(例如，VDD)切换至0V)以实现电流导引。然而，施加电源电压并且更一般地足以使MOSFET 2452和2454在相应线性区中操作造成MOSFET的漏端子处的电压以最小的电压降低被传递到源端子上。然而，通过控制第三控制电压源2456和第四控制电压源2458以施加相应的控制电压2455和2457使得电流导引MOSFET 2452和2454在相应的饱和区或亚阈值区中操作而将电流在其方向上导引并且在截断区中操作而不将电流在其方向上导引，可实现电流导引功能，同时使电容器2422和2442的电压从光电二极管2480的结去耦合。例如，当光载流子将被导引通过第一电流导引MOSFET 2452时，第三控制电压2455可被设置为比电流导引MOSFET 2452的阈值电压小的电压以使MOSFET 2452在亚阈值区中操作，并且第四控制电压2457可被设置为0V或基本上等于0V的电压，以使MOSFET 2454在截止区中操作。例如，当光载流子将被导引通过第一电流导引MOSFET 2452时，第三控制电压2455可被设置为比电流导引MOSFET 2452的阈值电压大的电压同时保持电流导引MOSFET 2452的漏端子和栅端子之间的电压差处于比电流导引MOSFET 2452的阈值电压大的水平以使MOSFET 2452在饱和区中操作，并且第四控制电压2457可被设置为0V或基本上等于0V的电压，以使MOSFET2454在截止区中操作。
在一些实现方式中，第三控制电压源2456和第四控制电压源2458可包括用于生成控制电压2455和2457的可调节电压缓冲器，控制电压2455和2457被配置为使电流导引MOSFET 2452和2454在亚阈值区或饱和区中操作。例如，可调节电压缓冲器可接收用于调节电流导引方向的数字电压。然后，缓冲器可例如缩放输入数字电压并调节偏置点(例如，DC分量)，使得输出控制电压2455和2457被配置为将电流导引MOSFET 2452和2454的工作区在饱和区或亚阈值区和截止区之间切换。
在一些实现方式中，为了使电路2404高速操作，控制电压源2456和2458可分别感测MOSFET 2452和2454的漏电压和/或源电压，并且分别生成对应的控制电压2455和2457。在一些实现方式中，控制电压源2456和2458可以是具有负增益的放大器。
在该示例中，电流导引电路2450和光电二极管2480组合形成多栅光电二极管2482。多栅光电二极管2482可类似于图7的多栅光电二极管700、图8的多栅光电二极管800、针对图10B至图10D和图11A至图11H描述的多栅形式的光电二极管1010、1012、1014、1100、1102、1104、1106、1108、1109、1160或1162。例如，由p+GeSi区731、吸收层706和n阱区704形成的垂直PIN二极管可形成光电二极管2480。第一栅708、第一n+Si区712和n阱区704的一部分可形成第一电流导引MOSFET晶体管2452，并且第二栅710、第二n+Si区714和n阱区704的一部分可形成第二电流导引MOSFET晶体管2454。在一些实现方式中，多栅光电二极管2482可被标题为“HIGH-SPEED LIGHT SENSING APPARATUS II”(高速光感测设备II)中描述的切换型光电检测器取代。
可通过晶片键合具有电路2404的各种组件的第一半导体层和第二半导体层来制造电路2404。例如，在一些实现方式中，可在第一半导体层上制造光电二极管2480，并且可在第二半导体层上制造电流导引电路2450以及第一读出电路2410和第二读出电路2430。作为另一示例，在一些实现方式中，可在第一半导体层上制造光电二极管2480和电流导引电路2450，并且可在第二半导体层上制造第一读出电路2410和第二读出电路2430。
尽管术语“光电二极管”用于各种背景(诸如，“光电二极管”2480、多栅“光电二极管”2482和多栅“光电二极管”2484)，并且通常是指两端子器件，但是应该理解，通常，可使用生成光电流的具有两个或更多个端子的任何光子-载流子转换器件取代诸如“光电二极管”2480、多栅“光电二极管”2482或多栅“光电二极管”2484这样的光电二极管。例如，光电晶体管是其中光载流子被按内部增益放大的三端子器件(例如，电子器件N+PN、N+PNN+、N+PIN和N+PINN+；空穴器件P+NP、P+NPP+、P+NIP和P+NIPP+)。可使用光电晶体管取代“光电二极管”2480、多栅“光电二极管”2482或多栅“光电二极管”2484。作为另一示例，还可使用二端子配置的基于浮动的光电晶体管取代“光电二极管”2480、多栅“光电二极管”2482或多栅“光电二极管”2484。
已经描述了多种实现方式。但是，应当理解，可在不脱离本公开的精神和范围的情况下进行各种修改。例如，可在将步骤重新排序、添加或移除步骤的情况下，使用如上所示的各种形式的流程。
出于容易描述和例示的目的，已使用二维横截面讨论了各种实施例。然而，三维变化形式和衍生形式也应该被包括在本公开的范围内，只要存在三维结构的对应二维横截面即可。
虽然本说明书包含许多细节，但是这些不应该被理解为是限制，而是被理解为对特定实施例特定的特征的描述。本说明书中在单独实施例的背景下描述的某些特征还可组合地在单个实施例实现。相反地，在单个实施例的上下文中描述的各种特征也可以单独地或以任何合适的子组合在多个实施例中来实现。此外，虽然特征可在以上被描述为以某些组合起作用并且甚至最初如此声明，但是在某些情况下，所声明组合中的一个或多个特征可以被从组合中删除，并且所声明组合可以涉及子组合或子组合的变形。
类似地，虽然在附图中以特定次序描绘了操作，但是这不应该被理解为要求以所示出的特定次序或以顺序次序执行这些操作，或者执行所有例示的操作，以实现所期望的结果。在某些情况下，多任务和并行处理可以是有利的。此外，上述实施例中的各种系统组件的分离不应该被理解为需要在所有实施例中进行这种分离，并且应该理解，所描述的程序组件和系统可总体被一起集成在单个软件产品中或者被封装到多个软件产品中。
因此，已描述了特定实施例。其他实施例在随附权利要求书的范围内。例如，权利要求书中阐述的动作可按不同次序执行，仍然实现了所期望的结果。

Claims (47)

1.一种光学设备，包括：
半导体衬底，所述半导体衬底由第一材料形成，所述半导体衬底包括第一n掺杂区；以及
光电二极管，所述光电二极管由所述半导体衬底支撑，所述光电二极管包括被配置为吸收光子并且从吸收的所述光子生成光载流子的吸收区，所述吸收区由与所述第一材料不同的第二材料形成并且包括：
第一p掺杂区；以及
第二n掺杂区，所述第二n掺杂区耦合到所述第一n掺杂区，
其中，所述第二n掺杂区的第二掺杂浓度小于或基本上等于所述第一n掺杂区的第一掺杂浓度。
2.根据权利要求1所述的光学设备，其中，所述半导体衬底是通过键合第一半导体层和第二半导体层来形成的。
3.根据权利要求1所述的光学设备，其中，所述第一材料是硅并且所述第二材料包括锗。
4.根据权利要求3所述的光学设备，其中，所述第一n掺杂区的所述第一掺杂浓度基本上等于所述第二n掺杂区的所述第二掺杂浓度的16倍。
5.根据权利要求1所述的光学设备，其中，所述第一掺杂浓度和所述第二掺杂浓度被设置为使得所述第一n掺杂区的第一费米能级和所述第二n掺杂区的第二费米能级基本上相等。
6.根据权利要求1所述的光学设备，其中，所述第一p掺杂区布置在所述吸收区的第一表面上，并且所述第二n掺杂区布置在与所述第一表面相反的第二表面上。
7.根据权利要求1所述的光学设备，其中，所述第一p掺杂区和所述第二n掺杂区布置在所述吸收区的第一表面上。
8.根据权利要求1所述的光学设备，其中，所述半导体衬底还包括凹陷，并且所述吸收区的至少一部分嵌入在所述凹陷中。
9.根据权利要求8所述的光学设备，其中，所述凹陷包括侧壁分隔件。
10.根据权利要求8所述的光学设备，其中，所述第一n掺杂区围绕所述凹陷的至少一部分。
11.根据权利要求1所述的光学设备，其中，所述第一n掺杂区和所述第二n掺杂区是相邻的。
12.根据权利要求1所述的光学设备，还包括耦合到所述第一n掺杂区和所述第二n掺杂区的第一金属互连。
13.根据权利要求1所述的光学设备，还包括：
一个或多个读出区，所述一个或多个读出区耦合到一个或多个读出电路，所述一个或多个读出区被配置为将由所述光电二极管生成的所述光载流子提供给所述一个或多个读出电路；以及
一个或多个栅，所述一个或多个栅耦合到控制所述光电二极管和所述一个或多个读出区之间的载流子传送的一个或多个控制信号。
14.根据权利要求13所述的光学设备，其中，所述一个或多个读出区以及所述一个或多个栅由所述半导体衬底支撑。
15.根据权利要求13所述的光学设备，其中，所述一个或多个读出区还包括一个或多个浮置扩散电容器。
16.根据权利要求1所述的光学设备，还包括：
由所述半导体衬底支撑的透镜。
17.根据权利要求16所述的光学设备，其中，所述透镜一体地形成在所述半导体衬底上。
18.根据权利要求16所述的光学设备，还包括：
分隔件层，所述分隔件层由所述半导体衬底支撑，
其中，在与衬底表面正交的方向上，所述分隔件层布置在所述吸收区和所述透镜之间。
19.根据权利要求18所述的光学设备，其中，所述分隔件层具有与所述透镜的焦距对应的厚度。
20.根据权利要求16所述的光学设备，还包括：
抗反射层，所述抗反射层由所述半导体衬底支撑并且布置在所述半导体衬底和所述透镜之间。
21.一种光学设备，包括：
半导体衬底，所述半导体衬底由第一材料形成并且包括凹陷；以及
光电二极管，所述光电二极管由所述半导体衬底支撑，所述光电二极管包括吸收区，所述吸收区被配置为吸收光子并且从吸收的所述光子生成光载流子，其中，所述吸收区由与所述第一材料不同的第二材料形成，并且所述吸收区的至少一部分嵌入在所述凹陷中，并且其中，所述吸收区包括：
第一p掺杂区；
第一n掺杂区；
第二n掺杂区；以及
第一栅，所述第一栅耦合到第一控制信号并且被配置为控制所述第一n掺杂区和所述第二n掺杂区之间的载流子传送，其中，所述第一n掺杂区的第一掺杂浓度小于或基本上等于所述第二n掺杂区的第二掺杂浓度。
22.一种光学设备，包括：
第一半导体衬底，所述第一半导体衬底由第一材料形成并且包括凹陷；
光电二极管，所述光电二极管由所述第一半导体衬底支撑，所述光电二极管包括吸收区，所述吸收区被配置为吸收光子并且从吸收的所述光子生成光载流子，其中，所述吸收区由与所述第一材料不同的第二材料形成，并且所述吸收区的至少一部分嵌入在所述凹陷中，并且其中，所述吸收区包括：
第一p掺杂区；以及
第一n掺杂区；
第二半导体衬底，所述第二半导体衬底由与所述第二材料不同的第三材料形成，所述第二半导体衬底包括：
第二n掺杂区；
一个或多个读出区，所述一个或多个读出区耦合到一个或多个读出电路，所述一个或多个读出区被配置为将由所述光电二极管生成的所述光载流子提供给所述一个或多个读出电路；以及
一个或多个栅，所述一个或多个栅耦合到控制所述光电二极管和所述一个或多个读出区之间的载流子传送的一个或多个控制信号；以及
金属互连，所述金属互连耦合到所述第一n掺杂区和所述第二n掺杂区，
其中，所述第一n掺杂区的第一掺杂浓度小于或基本上等于所述第二n掺杂区的第二掺杂浓度。
23.一种电路，包括：
光电二极管，所述光电二极管被配置为吸收光子并且从吸收的所述光子生成光载流子；
第一MOSFET晶体管，所述第一MOSFET晶体管包括：
第一沟道端子，所述第一沟道端子耦合到所述光电二极管的第一端子并且被配置为收集由所述光电二极管生成的所述光载流子的一部分；
第二沟道端子；以及
栅端子，所述栅端子耦合到第一控制电压源；
第一读出电路，所述第一读出电路被配置为输出第一读出电压，所述第一读出电路包括：
第一电容器，所述第一电容器被配置为对由所述光电二极管生成的所述光载流子进行积分；以及
第一重置MOSFET晶体管，所述第一重置MOSFET晶体管被配置为将所述第一电容器充电至第一电压；
第二读出电路，所述第二读出电路被配置为输出第二读出电压，所述第二读出电路包括：
第二电容器，所述第二电容器被配置为对由所述光电二极管生成的所述光载流子进行积分；以及
第二重置MOSFET晶体管，所述第二重置MOSFET晶体管被配置为将所述第二电容器充电至第二电压；以及
电流导引电路，所述电流导引电路被配置为将由所述光电二极管生成的所述光载流子导引至所述第一读出电路和所述第二读出电路中的一者或二者，所述电流导引电路包括：
第一电流导引MOSFET晶体管，所述第一电流导引MOSFET晶体管包括耦合到第二控制电压源的第二栅端子、耦合到所述第二沟道端子的第三沟道端子、以及耦合到所述第一读出电路的第四沟道端子；以及
第二电流导引MOSFET晶体管，所述第二电流导引MOSFET晶体管包括耦合到第三控制电压源的第三栅端子、耦合到所述第二沟道端子的第五沟道端子、以及耦合到所述第二读出电路的第六沟道端子，
其中，在所述电路的操作期间，所述第一控制电压源生成第一控制电压，所述第一控制电压被配置为产生所述第一电压与所述光电二极管的所述第一端子的第三电压之间的第一电压差，并且产生所述第二电压与所述光电二极管的所述第一端子的所述第三电压之间的第二电压差。
24.根据权利要求23所述的电路，还包括第一半导体层和第二半导体层，
其中，所述光电二极管由所述第一半导体层支撑，以及
其中，所述第一MOSFET晶体管、所述第一读出电路、所述第二读出电路、以及所述电流导引电路由所述第二半导体层支撑。
25.根据权利要求23所述的电路，还包括第一半导体层和第二半导体层，
其中，所述光电二极管和所述第一MOSFET晶体管由所述第一半导体层支撑，以及
其中，所述第一读出电路、所述第二读出电路、以及所述电流导引电路由所述第二半导体层支撑。
26.根据权利要求23所述的电路，还包括第一半导体层和第二半导体层，
其中，所述光电二极管、所述第一MOSFET晶体管、以及所述电流导引电路由所述第一半导体层支撑，以及
其中，所述第一读出电路和所述第二读出电路由所述第二半导体层支撑。
27.根据权利要求23所述的电路，其中，在所述电路的操作期间，所述第一控制电压被配置为使所述第一MOSFET晶体管在亚阈值区或饱和区中操作。
28.根据权利要求23所述的电路，其中，在所述电路的操作期间，相对于没有所述第一MOSFET晶体管的可比较电路，所述第一控制电压源减小由所述第一电容器积分的第一暗电流和由所述第二电容器积分的第二暗电流。
29.一种电路，包括：
光电二极管，所述光电二极管被配置为吸收光子并且从吸收的所述光子生成光载流子；
第一读出电路，所述第一读出电路被配置为输出第一读出电压，所述第一读出电路包括：
第一电容器，所述第一电容器被配置为对由所述光电二极管生成的所述光载流子进行积分；以及
第一重置MOSFET晶体管，所述第一重置MOSFET晶体管被配置为将所述第一电容器充电至第一电压；
第二读出电路，所述第二读出电路被配置为输出第二读出电压，所述第二读出电路包括：
第二电容器，所述第二电容器被配置为对由所述光电二极管生成的所述光载流子进行积分；以及
第二重置MOSFET晶体管，所述第二重置MOSFET晶体管被配置为将所述第二电容器充电至第二电压；
第一MOSFET晶体管，所述第一MOSFET晶体管包括：
第一沟道端子；
第二沟道端子，所述第二沟道端子耦合到所述第一读出电路；以及
第一栅端子，所述第一栅端子耦合到第一控制电压源；
第二MOSFET晶体管，所述第二MOSFET晶体管包括：
第三沟道端子；
第四沟道端子，所述第四沟道端子耦合到所述第二读出电路；以及
第二栅端子，所述第二栅端子耦合到所述第一控制电压源；以及
电流导引电路，所述电流导引电路被配置为将由所述光电二极管生成的所述光载流子导引至所述第一读出电路和所述第二读出电路中的一者或二者，所述电流导引电路包括：
第一电流导引MOSFET晶体管，所述第一电流导引MOSFET晶体管包括耦合到第二控制电压源的第三栅端子、耦合到所述光电二极管的第一端子并且被配置为收集由所述光电二极管生成的所述光载流子的一部分的第五沟道端子、以及耦合到所述第一沟道端子的第六沟道端子；以及
第二电流导引MOSFET晶体管，所述第二电流导引MOSFET晶体管包括耦合到第三控制电压源的第四栅端子、耦合到所述光电二极管的所述第一端子并且被配置为收集由所述光电二极管生成的所述光载流子的一部分的第七沟道端子、以及耦合到所述第三沟道端子的第八沟道端子，其中，在所述电路的操作期间，所述第一控制电压源生成第一控制电压，所述第一控制电压被配置为产生所述第一电压与所述光电二极管的所述第一端子的第三电压之间的第一电压差，并且产生所述第二电压与所述光电二极管的所述第一端子的所述第三电压之间的第二电压差。
30.根据权利要求29所述的电路，还包括第一半导体层和第二半导体层，
其中，所述光电二极管由所述第一半导体层支撑，以及
其中，所述第一MOSFET晶体管、所述第二MOSFET晶体管、所述第一读出电路、所述第二读出电路、以及所述电流导引电路由所述第二半导体层支撑。
31.根据权利要求29所述的电路，还包括第一半导体层和第二半导体层，
其中，所述光电二极管和所述电流导引电路由所述第一半导体层支撑，以及
其中，所述第一读出电路、所述第二读出电路、所述第一MOSFET晶体管、以及所述第二MOSFET晶体管由所述第二半导体层支撑。
32.根据权利要求29所述的电路，还包括第一半导体层和第二半导体层，
其中，所述光电二极管、所述电流导引电路、所述第一MOSFET晶体管、以及所述第二MOSFET晶体管由所述第一半导体层支撑，以及
其中，所述第一读出电路和所述第二读出电路由所述第二半导体层支撑。
33.根据权利要求29所述的电路，其中，在所述电路的操作期间，所述第一控制电压被配置为使所述第一MOSFET晶体管和所述第二MOSFET晶体管在亚阈值区或饱和区中操作。
34.根据权利要求29所述的电路，其中，在所述电路的操作期间，相对于没有所述第一MOSFET晶体管和所述第二MOSFET晶体管的可比较电路，所述第一控制电压源减小由所述第一电容器积分的第一暗电流和由所述第二电容器积分的第二暗电流。
35.一种电路，包括：
光电二极管，所述光电二极管被配置为吸收光子并且从吸收的所述光子生成光载流子；
第一读出电路，所述第一读出电路被配置为输出第一读出电压，所述第一读出电路包括：
第一电容器，所述第一电容器被配置为对由所述光电二极管生成的所述光载流子进行积分；以及
第一重置MOSFET晶体管，所述第一重置MOSFET晶体管被配置为将所述第一电容器充电至第一电压；
第二读出电路，所述第二读出电路被配置为输出第二读出电压，所述第二读出电路包括：
第二电容器，所述第二电容器被配置为对由所述光电二极管生成的所述光载流子进行积分；以及
第二重置MOSFET晶体管，所述第二重置MOSFET晶体管被配置为将所述第二电容器充电至第二电压；以及
电流导引电路，所述电流导引电路被配置为将由所述光电二极管生成的所述光载流子导引至所述第一读出电路和所述第二读出电路中的一者或二者，所述电流导引电路包括：
第一电流导引MOSFET晶体管，所述第一电流导引MOSFET晶体管包括耦合到第一控制电压源的第一栅端子、耦合到所述光电二极管的第一端子并且被配置为收集由所述光电二极管生成的所述光载流子的一部分的第一沟道端子、以及耦合到所述第一读出电路的第二沟道端子；以及
第二电流导引MOSFET晶体管，所述第二电流导引MOSFET晶体管包括耦合到第二控制电压源的第二栅端子、耦合到所述光电二极管的所述第一端子并且被配置为收集由所述光电二极管生成的所述光载流子的一部分的第三沟道端子、以及耦合到所述第二读出电路的第四沟道端子，其中，在所述电路的操作期间，所述第一控制电压源生成第一控制电压，所述第一控制电压被配置为产生所述第一电压与所述光电二极管的所述第一端子的第三电压之间的第一电压差，并且所述第二控制电压源生成第二控制电压，所述第二控制电压被配置为产生所述第二电压与所述光电二极管的所述第一端子的所述第三电压之间的第二电压差。
36.根据权利要求35所述的电路，还包括第一半导体层和第二半导体层，
其中，所述光电二极管由所述第一半导体层支撑，以及
其中，所述第一读出电路、所述第二读出电路、以及所述电流导引电路由所述第二半导体层支撑。
37.根据权利要求35所述的电路，还包括第一半导体层和第二半导体层，
其中，所述光电二极管和所述电流导引电路由所述第一半导体层支撑，以及
其中，所述第一读出电路和所述第二读出电路由所述第二半导体层支撑。
38.根据权利要求35所述的电路，其中，在所述电路的操作期间，所述第一控制电压被配置为使所述第一电流导引MOSFET晶体管在亚阈值区或饱和区中操作，并且所述第二控制电压被配置为使所述第二电流导引MOSFET晶体管在亚阈值区或饱和区中操作。
39.根据权利要求35所述的电路，其中，在所述电路的操作期间，控制所述第一控制电压源和所述第二控制电压源，以通过在第一时段内将所述光载流子导引至所述第一读出电路并且在第二时段内将所述光载流子导引至所述第二读出电路，来使所述电路在飞行时间成像模式下操作。
40.根据权利要求35所述的电路，其中，在所述电路的操作期间，控制所述第一控制电压源和所述第二控制电压源，以通过将所述光载流子以同步方式导引至所述第一读出电路和所述第二读出电路，来使所述电路在强度成像模式下操作。
41.根据权利要求35所述的电路，其中，在所述电路的操作期间，控制所述第一控制电压源和所述第二控制电压源，以通过在强度成像模式下操作的同时将所述光载流子导引至所述第一读出电路和所述第二读出电路中的一个，来使所述电路在所述强度成像模式下操作。
42.根据权利要求23、29或35所述的电路，其中，所述第一电压差大于或等于所述第一电压的10％，并且
其中，所述第二电压差大于或等于所述第二电压的10％。
43.根据权利要求23、29或35所述的电路，其中，所述光电二极管还包括光吸收区，所述光吸收区包括锗。
44.根据权利要求43所述的电路，其中，所述光电二极管还包括凹陷，并且所述光吸收区的至少一部分嵌入在所述凹陷中。
45.根据权利要求23或29所述的电路，其中，在所述电路的操作期间，控制所述第二控制电压源和所述第三控制电压源，以通过在第一时段内将所述光载流子导引至所述第一读出电路并且在第二时段内将所述光载流子导引至所述第二读出电路，来使所述电路在飞行时间成像模式下操作。
46.根据权利要求23或29所述的电路，其中，在所述电路的操作期间，控制所述第二控制电压源和所述第三控制电压源，以通过将所述光载流子以同步方式导引至所述第一读出电路和所述第二读出电路，来使所述电路在强度成像模式下操作。
47.根据权利要求23或29所述的电路，其中，在所述电路的操作期间，控制所述第二控制电压源和所述第三控制电压源，以通过在强度成像模式下操作的同时将所述光载流子导引至所述第一读出电路和所述第二读出电路中的一个，来使所述电路在所述强度成像模式下操作。
CN201880033744.XA 2017-04-13 2018-04-12 锗-硅光感测设备ii Active CN110663114B (zh)

Applications Claiming Priority (19)

Application Number Priority Date Filing Date Title
US201762485003P 2017-04-13 2017-04-13
US62/485,003 2017-04-13
US201762500457P 2017-05-02 2017-05-02
US62/500,457 2017-05-02
US201762504531P 2017-05-10 2017-05-10
US62/504,531 2017-05-10
US201762542329P 2017-08-08 2017-08-08
US62/542,329 2017-08-08
US201762561266P 2017-09-21 2017-09-21
US62/561,266 2017-09-21
US201762583854P 2017-11-09 2017-11-09
US62/583,854 2017-11-09
US201862613054P 2018-01-03 2018-01-03
US62/613,054 2018-01-03
US201862643295P 2018-03-15 2018-03-15
US62/643,295 2018-03-15
US201862651085P 2018-03-31 2018-03-31
US62/651,085 2018-03-31
PCT/US2018/027369 WO2018191539A1 (en) 2017-04-13 2018-04-12 Germanium-silicon light sensing apparatus ii

Publications (2)

Publication Number Publication Date
CN110663114A true CN110663114A (zh) 2020-01-07
CN110663114B CN110663114B (zh) 2023-06-16

Family

ID=63792869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880033744.XA Active CN110663114B (zh) 2017-04-13 2018-04-12 锗-硅光感测设备ii

Country Status (5)

Country Link
EP (1) EP3610510B1 (zh)
JP (1) JP7418214B2 (zh)
CN (1) CN110663114B (zh)
TW (4) TWI745583B (zh)
WO (1) WO2018191539A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111885321A (zh) * 2020-07-17 2020-11-03 深圳奥辰光电科技有限公司 一种锗硅图像传感器、采集模组及tof深度相机
CN112000169A (zh) * 2020-09-02 2020-11-27 合肥恒烁半导体有限公司 一种电流缓冲器电路及其应用
CN114597226A (zh) * 2022-05-10 2022-06-07 浙江兴芯半导体有限公司 一种基于锗p-i-n光电二极管的图像传感器及其制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10418407B2 (en) 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US10254389B2 (en) 2015-11-06 2019-04-09 Artilux Corporation High-speed light sensing apparatus
US10886309B2 (en) 2015-11-06 2021-01-05 Artilux, Inc. High-speed light sensing apparatus II
US11342469B2 (en) * 2018-07-09 2022-05-24 Macom Technology Solutions Holdings, Inc. Vertical etch heterolithic integrated circuit devices
US11574942B2 (en) 2018-12-12 2023-02-07 Artilux, Inc. Semiconductor device with low dark noise
EP3716314A1 (fr) * 2019-03-29 2020-09-30 Commissariat à l'Energie Atomique et aux Energies Alternatives Prise de contact sur du germanium
TWI831982B (zh) * 2019-06-18 2024-02-11 美商光程研創股份有限公司 光偵測裝置及影像系統
CN116504856A (zh) * 2019-08-28 2023-07-28 光程研创股份有限公司 具有低暗电流的光侦测装置
WO2021039954A1 (ja) * 2019-08-30 2021-03-04 凸版印刷株式会社 光電変換素子、撮像素子、および撮像システム
US11378750B2 (en) * 2020-01-17 2022-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium photodetector embedded in a multi-mode interferometer
EP3923333A4 (en) * 2020-03-17 2022-05-04 Shenzhen Goodix Technology Co., Ltd. OPTICAL SENSOR AND TIME OF FLIGHT BASED DISTANCE MEASUREMENT SYSTEM
JP2021158418A (ja) * 2020-03-25 2021-10-07 凸版印刷株式会社 固体撮像素子および撮像システム
JPWO2021240988A1 (zh) * 2020-05-26 2021-12-02
EP4160699A4 (en) * 2020-05-26 2023-10-25 Sony Semiconductor Solutions Corporation TELEMETRY DEVICE
WO2022014364A1 (ja) * 2020-07-17 2022-01-20 ソニーセミコンダクタソリューションズ株式会社 受光素子およびその製造方法、並びに、電子機器
JPWO2022014365A1 (zh) * 2020-07-17 2022-01-20
US11949030B2 (en) 2020-10-27 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ cap for germanium photodetector
JP2022089651A (ja) * 2020-12-04 2022-06-16 ソニーセミコンダクタソリューションズ株式会社 光検出装置および測距装置
CN113035980B (zh) * 2021-03-10 2022-04-15 联合微电子中心有限责任公司 近红外图像传感器及其制备方法
FR3124311B1 (fr) * 2021-06-16 2023-06-30 St Microelectronics Crolles 2 Sas Capteur photosensible et procédé de fabrication correspondant.
US20230253435A1 (en) * 2022-02-08 2023-08-10 Taiwan Semiconductor Manufacturing Company, Ltd. Channel pattern design to improve carrier transfer efficiency
US11777043B1 (en) 2022-06-21 2023-10-03 Globalfoundries U.S. Inc. Photodetectors with substrate extensions adjacent photodiodes
CN116936671B (zh) * 2023-09-13 2023-12-05 微纳动力(北京)科技有限责任公司 包含受光pn结和输出三极管的光敏器件及其构成的光电镊

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051988A (ja) * 2001-08-07 2003-02-21 Inst Of Physical & Chemical Res 固体撮像素子
US7750958B1 (en) * 2005-03-28 2010-07-06 Cypress Semiconductor Corporation Pixel structure
JP2011066097A (ja) * 2009-09-16 2011-03-31 Nec Corp 裏面入射型受光素子および裏面入射型受光素子の製造方法
US20140312206A1 (en) * 2011-06-10 2014-10-23 ActLight S.A. Proximity sensor systems and methods of operating same
US20150281618A1 (en) * 2014-04-01 2015-10-01 Canon Kabushiki Kaisha Image capturing apparatus and control method thereof, and storage medium
US20160141329A1 (en) * 2014-11-13 2016-05-19 Artilux Inc. Light absorption apparatus
US20160150174A1 (en) * 2014-11-25 2016-05-26 Semiconductor Components Industries, Llc Image sensor pixels having built-in variable gain feedback amplifier circuitry
US20170025466A1 (en) * 2015-07-23 2017-01-26 Artilux Corporation High Efficiency Wide Spectrum Sensor
US20170040362A1 (en) * 2015-08-04 2017-02-09 Artilux Corporation Germanium-silicon light sensing apparatus
WO2017035447A1 (en) * 2015-08-27 2017-03-02 Artilux Corporation Wide spectrum optical sensor

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USRE30087E (en) * 1972-10-20 1979-08-28 Westinghouse Electric Corp. Coherent sampled readout circuit and signal processor for a charge coupled device array
US7115923B2 (en) * 2003-08-22 2006-10-03 Micron Technology, Inc. Imaging with gate controlled charge storage
US7164161B2 (en) * 2003-11-18 2007-01-16 Micron Technology, Inc. Method of formation of dual gate structure for imagers
US7538304B2 (en) * 2006-03-30 2009-05-26 Aptina Imaging Corporation Reducing noise in an imager by sampling signals with a plurality of capacitances connected to an output line
US7446619B2 (en) * 2006-06-14 2008-11-04 Sitime Corporation Temperature measurement system having a plurality of microelectromechanical resonators and method of operating same
WO2008113067A2 (en) * 2007-03-15 2008-09-18 Johns Hopkins University Deep submicron and nano cmos single photon photodetector pixel with event based circuits for readout data-rate reduction
CN102044548B (zh) * 2009-10-20 2013-01-23 中芯国际集成电路制造(上海)有限公司 Cmos图像传感器
US20110267505A1 (en) * 2010-04-29 2011-11-03 Bart Dierickx Pixel with reduced 1/f noise
US9200956B2 (en) * 2010-06-27 2015-12-01 Sri International Readout transistor circuits for CMOS imagers
US8378398B2 (en) * 2010-09-30 2013-02-19 Omnivision Technologies, Inc. Photodetector isolation in image sensors
US9698185B2 (en) * 2011-10-13 2017-07-04 Omnivision Technologies, Inc. Partial buried channel transfer device for image sensors
KR20130052986A (ko) 2011-11-14 2013-05-23 삼성전자주식회사 3차원 이미지 센서의 단위 화소 및 이를 포함하는 3차원 이미지 센서
US8629524B2 (en) * 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
JP2014011304A (ja) * 2012-06-29 2014-01-20 Toshiba Corp 固体撮像装置
US8872294B2 (en) * 2012-08-21 2014-10-28 Micron Technology, Inc. Method and apparatus for reducing signal loss in a photo detector
US8809925B2 (en) * 2012-10-11 2014-08-19 Omnivision Technologies, Inc. Partial buried channel transfer device in image sensors
FR3002691B1 (fr) * 2013-02-28 2016-10-28 E2V Semiconductors Capteur d'image avec grille d'anti-eblouissement
US8860083B1 (en) * 2013-05-13 2014-10-14 Sensors Unlimited, Inc. Low noise hybridized detector using charge transfer
US9419044B2 (en) * 2014-04-17 2016-08-16 Omnivision Technologies, Inc. Image sensor pixel having storage gate implant with gradient profile
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
US9478580B2 (en) * 2014-10-30 2016-10-25 Omnivision Technologies, Inc. Grounding system for integrated circuits of particular usefulness for circuits incorporating backside-illuminated photosensor arrays
US9490282B2 (en) * 2015-03-19 2016-11-08 Omnivision Technologies, Inc. Photosensitive capacitor pixel for image sensor
US10165213B2 (en) * 2015-11-16 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor including pixel circuits

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003051988A (ja) * 2001-08-07 2003-02-21 Inst Of Physical & Chemical Res 固体撮像素子
US7750958B1 (en) * 2005-03-28 2010-07-06 Cypress Semiconductor Corporation Pixel structure
JP2011066097A (ja) * 2009-09-16 2011-03-31 Nec Corp 裏面入射型受光素子および裏面入射型受光素子の製造方法
US20140312206A1 (en) * 2011-06-10 2014-10-23 ActLight S.A. Proximity sensor systems and methods of operating same
US20150281618A1 (en) * 2014-04-01 2015-10-01 Canon Kabushiki Kaisha Image capturing apparatus and control method thereof, and storage medium
US20160141329A1 (en) * 2014-11-13 2016-05-19 Artilux Inc. Light absorption apparatus
US20160150174A1 (en) * 2014-11-25 2016-05-26 Semiconductor Components Industries, Llc Image sensor pixels having built-in variable gain feedback amplifier circuitry
US20170025466A1 (en) * 2015-07-23 2017-01-26 Artilux Corporation High Efficiency Wide Spectrum Sensor
US20170040362A1 (en) * 2015-08-04 2017-02-09 Artilux Corporation Germanium-silicon light sensing apparatus
WO2017035447A1 (en) * 2015-08-27 2017-03-02 Artilux Corporation Wide spectrum optical sensor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111885321A (zh) * 2020-07-17 2020-11-03 深圳奥辰光电科技有限公司 一种锗硅图像传感器、采集模组及tof深度相机
WO2022012091A1 (zh) * 2020-07-17 2022-01-20 深圳奥芯微视科技有限公司 一种锗硅图像传感器、采集模组及tof深度相机
CN112000169A (zh) * 2020-09-02 2020-11-27 合肥恒烁半导体有限公司 一种电流缓冲器电路及其应用
CN114597226A (zh) * 2022-05-10 2022-06-07 浙江兴芯半导体有限公司 一种基于锗p-i-n光电二极管的图像传感器及其制造方法

Also Published As

Publication number Publication date
JP2020517114A (ja) 2020-06-11
WO2018191539A1 (en) 2018-10-18
EP3610510A1 (en) 2020-02-19
EP3610510B1 (en) 2021-07-14
JP7418214B2 (ja) 2024-01-19
TWI793002B (zh) 2023-02-11
TWI745583B (zh) 2021-11-11
TW202209652A (zh) 2022-03-01
CN110663114B (zh) 2023-06-16
EP3610510A4 (en) 2020-04-08
TW201904034A (zh) 2019-01-16
TW202234687A (zh) 2022-09-01
TWI745582B (zh) 2021-11-11
TW201907577A (zh) 2019-02-16
TWI767862B (zh) 2022-06-11

Similar Documents

Publication Publication Date Title
CN110663114B (zh) 锗-硅光感测设备ii
US10964742B2 (en) Germanium-silicon light sensing apparatus II
US10861888B2 (en) Silicon germanium imager with photodiode in trench
US11749696B2 (en) High-speed light sensing apparatus II
TWI690068B (zh) 光學感測器
US10739443B2 (en) High-speed light sensing apparatus II
US10741598B2 (en) High-speed light sensing apparatus II
CN108028258B (zh) 锗硅感光设备
EP3985731B1 (en) High-speed light sensing apparatus
EP3971980B1 (en) High-speed light sensing apparatus
JP2007184520A (ja) Ｓｔｉ技術により実現された高解像度のｃｍｏｓイメージセンサのための成層型フォトダイオード
KR20220072257A (ko) 이미지 센싱 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant