CN110660864A - 一种高频半导体薄膜场效应管及其制备方法 - Google Patents

一种高频半导体薄膜场效应管及其制备方法 Download PDF

Info

Publication number
CN110660864A
CN110660864A CN201810713580.7A CN201810713580A CN110660864A CN 110660864 A CN110660864 A CN 110660864A CN 201810713580 A CN201810713580 A CN 201810713580A CN 110660864 A CN110660864 A CN 110660864A
Authority
CN
China
Prior art keywords
film
aluminum
layer
field effect
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810713580.7A
Other languages
English (en)
Inventor
王一鸣
梁广大
宋爱民
辛倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SUZHOU RESEARCH INSTITUTE SHANDONG UNIVERSITY
Shandong University
Original Assignee
SUZHOU RESEARCH INSTITUTE SHANDONG UNIVERSITY
Shandong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SUZHOU RESEARCH INSTITUTE SHANDONG UNIVERSITY, Shandong University filed Critical SUZHOU RESEARCH INSTITUTE SHANDONG UNIVERSITY
Priority to CN201810713580.7A priority Critical patent/CN110660864A/zh
Publication of CN110660864A publication Critical patent/CN110660864A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Abstract

本发明的高频半导体薄膜场效应管,包括衬底、半导体层、栅介质层、源极、漏极和栅极,栅介质层与栅极之间设置有耐栅极刻蚀液腐蚀的阻隔层。本发明的薄膜场效应管的制备方法包括:a).制备半导体层;b).制备栅介质层;c).沉积阻隔层;d).制备铝薄膜;e).定义器件范围;f).旋涂光刻胶;g).刻蚀沟道;h).刻蚀氧化铝薄膜;i).制备源、漏电极;j).剥离处理。本发明的高频半导体薄膜场效应管及制备方法,使用线宽极限为2~3微米的紫外光刻方法,可获得亚微米尺寸长度的沟道,极大降低了制作成本,源、漏极与栅极之间的间隔极窄,没有寄生电容,有效提高了半导体薄膜场效应管的高频截止频率。

Description

一种高频半导体薄膜场效应管及其制备方法
技术领域
本发明涉及一种高频半导体薄膜场效应管及其制备方法,更具体的说,尤其涉及一种的高频半导体薄膜场效应管及其制备方法。
背景技术
近年来,随着新型半导体的薄膜场效应管的发展,如氧化物类非晶硅、多晶硅、氧化锌、铟镓锌氧,以及二维材料类石墨烯、过渡金属硫族化合物、ⅢⅥ族化合物的薄膜场效应管。器件的频率特性作为高速电子电路的重要指标越来越被关注。通过原理探究、工艺设计和材料选择,制作截止频率更高的薄膜半导体场效应管是对未来的逻辑及模拟电子电路应用的实际需求。
半导体薄膜场效应管的截止频率受诸多因素的影响,其计算公式如下:f T= g m/(2π(C g+C p)) ≈μ(V g -V th )/(2πL(L+L ov )),其中 f T是截止频率,C g是栅电容,C p是寄生电容,μ是场效应迁移率,L是沟道长度,L ov是栅与源漏的交叠长度。由计算公式可知,减小器件的寄生电容可提高器件的截止频率。研究证明,当半导体薄膜场效应迁移率(跨导)增加,沟道长度减小以及寄生电容减小的时候,截止频率将会提高,使得半导体薄膜场效应管具有良好的高频特性。然而在半导体薄膜场效应管的制备过程中,通常亚微米的尺寸需要用电子束曝光工艺来实现,而电子束曝光对于完全不导电的石英衬底(高频损耗比高阻衬底更低)工艺较难实现。
发明内容
本发明为了克服上述技术问题的缺点,提供了一种高频半导体薄膜场效应管及其制备方法。
本发明的高频半导体薄膜场效应管,包括衬底、半导体层、栅介质层、源极、漏极和栅极,衬底由绝缘材料构成,半导体层设置于衬底上,栅介质层设置于半导体层的中央,栅极位于栅介质层的上方,源极和漏极分别设置于栅介质层两侧的半导体层上;其特征在于:所述栅介质层与栅极之间设置有耐栅极刻蚀液腐蚀的阻隔层。
本发明的高频半导体薄膜场效应管,所述组隔层的材料为氧化铪HfO2
本发明的高频半导体薄膜场效应管,所述半导体层的材料为硒化铟InSe,栅介质层的材料为氧化铝Al2O3
本发明的高频半导体薄膜场效应管的制备方法,其特征在于,通过以下步骤来实现:
a).制备半导体层,在绝缘衬底(1)上制备一层半导体薄膜,作为半导体层(2);b).制备栅介质层,采用原子层沉积ALD在半导体层的表面沉积一层氧化铝Al2O3薄膜,作为栅介质层(3);c).沉积阻隔层,采用原子层沉积ALD在Al2O3薄膜的表面沉积一层氧化铪HfO2;d).制备铝薄膜,然后在氧化铪HfO2组隔层的表面制备一层铝薄膜;e).定义器件范围,用光刻法定义器件范围,将器件范围外的铝薄膜用铝刻蚀液刻蚀掉,以避免器件之间的互联短路;f).旋涂光刻胶;g).刻蚀沟道,首先曝光器件的沟道位置,显影后用铝刻蚀液将沟道位置上的铝薄膜刻蚀去除,由于刻蚀液对铝薄膜同时具有纵向刻蚀和横向刻蚀,使得光刻胶下的铝薄膜形成内凹形状;h).刻蚀氧化铝薄膜,采用等离子体刻蚀氧化铝薄膜,在光刻胶的保护作用下,仅沟道中的氧化铝薄膜被刻蚀掉,使得沟道中的半导体薄膜露出;i).制备源、漏电极,采用原子层沉积ALD沉积一层金属薄膜,以形成源极和漏极;j).剥离处理,采用剥离法去掉光刻胶及其上附着的金属薄膜,形成所需制备的半导体薄膜场效应管。
本发明的高频半导体薄膜场效应管的制备方法,步骤a)中所制备的半导体层的材料为硒化铟InSe,步骤b)中所制备的氧化铝Al2O3薄膜的厚度为20~40nm,步骤c)中所沉积的氧化铪HfO2阻隔层的厚度为2~3nm,步骤d)中所制备的铝薄膜厚度为80~120nm,步骤e)和步骤g)中均使用40℃铝刻蚀液刻蚀60秒。
本发明的高频半导体薄膜场效应管的制备方法,步骤a)中,衬底上设置半导体层的获取通过采用图形化的半导体材料薄膜或者采用机械剥离法制备的二维材料薄片;采用机械剥离法制备的二维材料薄片时,步骤a)至步骤c)通过如下方法来实现:二维材料硒化铟InSe薄膜通过胶带对撕若干次,然后转移到清洁的二氧化硅玻璃衬底上,然后立即将其放在原子层沉积设备腔体中,沉积30nm的氧化铝薄膜,之后再沉积2-3nm的氧化铪HfO2薄膜。
本发明的有益效果是:本发明的高频半导体薄膜场效应管,由衬底、半导体层、栅介质层、源极、漏极、栅极和组隔层组成,通过在Al2O3栅介质层与栅极之间设置氧化铪HfO2组隔层,氧化铪薄膜可以在铝薄膜刻蚀完后有效阻隔刻蚀液对氧化铝的侵蚀,使得下一步气体干刻氧化铝的速度控制更准确,避免了干刻过程中对半导体层的过刻,保证了所获取的高频半导体薄膜场效应管的性能。
本发明的高频半导体薄膜场效应管的制备方法,在沟道刻蚀过程中,利用铝刻蚀液同时具有纵向和横向的刻蚀能力,使得光刻胶下方形成内凹的形状,刻蚀掉沟道中的Al2O3栅介质层后,在沉积源极和漏极的过程中,所形成的源极、漏极与栅极之间的横向间隔极窄(在100nm左右),且栅极与漏极和源极之间完全没有交叠,使得所形成的半导体薄膜场效应管没有寄生电容,有效提高了半导体薄膜场效应管的高频截止频率,使其更适于在更高频率场合应用。
同时,由于原子层沉积形成的氧化铝薄膜包覆半导体薄膜,实现后续工艺过程中半导体薄膜与的化学物质、空气的隔绝,同时氧化铝薄膜又可作顶栅调控的介质层。本发明的高频半导体薄膜场效应管的制备方法,实现了使用线宽极限为2~3微米的紫外光刻方法,可获得亚微米尺寸长度的沟道,避免了传统工艺中需要借助电子束曝光设备完成亚微米图案的曝光步骤,有效降低了制作成本。
附图说明
图1为本发明的高频半导体薄膜场效应管的结构示意图;
图2为本发明的薄膜场效应管制备过程中制备半导体层的示意图;
图3为本本发明的薄膜场效应管制备过程中制备Al2O3薄膜的示意图;
图4为本本发明的薄膜场效应管制备过程中沉积HfO2的示意图;
图5为本本发明的薄膜场效应管制备过程中制备铝薄膜的示意图;
图6为本本发明的薄膜场效应管制备过程中旋涂光刻胶的示意图;
图7为本本发明的薄膜场效应管制备过程中刻蚀沟道的示意图;
图8为本本发明的薄膜场效应管制备过程中刻蚀氧化铝薄膜的示意图;
图9为本本发明的薄膜场效应管制备过程中制备源、漏电极的示意图;
图10为本本发明的薄膜场效应管制备过程中剥离处理的示意图。
图中:1衬底,2半导体层,3栅介质层,4阻隔层,5源极,6漏极,7栅极。
具体实施方式
下面结合附图与实施例对本发明作进一步说明。
如图1所示,给出了本发明的高频半导体薄膜场效应管的结构示意图,其由括衬底1、半导体层2、栅介质层3、源极5、阻隔层4、漏极6和栅极7,衬底1由绝缘材料构成,半导体层2设置于衬底上,栅介质层3设置于半导体层3的中央,栅极7位于栅介质层3的上方,源极5和漏极6分别设置于栅介质层3两侧的半导体层2上;栅介质层3与栅极7之间设置有耐栅极刻蚀液腐蚀的阻隔层4,半导体层2的材料为硒化铟InSe,栅介质层3的材料为氧化铝Al2O3。组隔层的材料为氧化铪HfO2。氧化铪薄膜可以在铝薄膜刻蚀完后有效阻隔刻蚀液对氧化铝的侵蚀,使得下一步气体干刻氧化铝的速度控制更准确,避免了干刻过程中对栅介质层的影响,保证了所获取的高频半导体薄膜场效应管的性能。
如图1至图10所示,依次给出了本发明的薄膜场效应管制备过程中制备半导体层、制备Al2O3薄膜、沉积HfO2、制备铝薄膜、旋涂光刻胶、刻蚀沟道、刻蚀氧化铝薄膜、制备源漏电极、剥离处理的示意图,本发明的高频半导体薄膜场效应管的制备方法,通过以下步骤来实现:
a).制备半导体层,在绝缘衬底上制备一层半导体薄膜,作为半导体层;
b).制备栅介质层,采用原子层沉积ALD在半导体层的表面沉积一层氧化铝Al2O3薄膜,作为栅介质层;
c).沉积阻隔层,采用原子层沉积ALD在Al2O3薄膜的表面沉积一层氧化铪HfO2
d).制备铝薄膜,然后在氧化铪HfO2组隔层的表面制备一层铝薄膜;
e).定义器件范围,用光刻法定义器件范围,将器件范围外的铝薄膜用铝刻蚀液刻蚀掉,以避免器件之间的互联短路;
f).旋涂光刻胶;
g).刻蚀沟道,首先曝光器件的沟道位置,显影后用铝刻蚀液将沟道位置上的铝薄膜刻蚀去除,由于刻蚀液对铝薄膜同时具有纵向刻蚀和横向刻蚀,使得光刻胶下的铝薄膜形成内凹形状;
h).刻蚀氧化铝薄膜,采用等离子体刻蚀氧化铝薄膜,在光刻胶的保护作用下,仅沟道中的氧化铝薄膜被刻蚀掉,使得沟道中的半导体薄膜露出;
i).制备源、漏电极,采用原子层沉积ALD沉积一层金属薄膜,以形成源极和漏极;
j).剥离处理,采用剥离法去掉光刻胶及其上附着的金属薄膜,形成所需制备的半导体薄膜场效应管。
其中,步骤a)中所制备的半导体层的材料为硒化铟InSe,步骤b)中所制备的氧化铝Al2O3薄膜的厚度为20~40nm,步骤c)中所沉积的氧化铪HfO2阻隔层的厚度为2~3nm,步骤d)中所制备的铝薄膜厚度为80~120nm,步骤e)和步骤g)中均使用40℃铝刻蚀液刻蚀60秒。
步骤a)中,衬底上设置半导体层的获取通过采用图形化的半导体材料薄膜或者采用机械剥离法制备的二维材料薄片;采用机械剥离法制备的二维材料薄片时,步骤a)至步骤c)通过如下方法来实现:二维材料硒化铟InSe薄膜通过胶带对撕若干次,然后转移到清洁的二氧化硅玻璃衬底上,然后立即将其放在原子层沉积设备腔体中,沉积30nm的氧化铝薄膜,之后再沉积2-3nm的氧化铪HfO2薄膜。
本发明的高频半导体薄膜场效应管的制备方法,可选用机械剥离法制备的二维材料薄片或图形化的半导体材料薄膜,半导体薄膜制备后,使用原子层沉积的方式可以得到共形而且致密的氧化铝薄膜,可以有效的隔绝空气中水分子和氧气分子等影响、以及光刻过程中可能接触的光刻胶、显影液、丙酮、乙醇等化学溶剂的影响。同时氧化铝薄膜作为介质层可以提供较好的半导体介质层界面,减少界面缺陷态,提高场效应管的场效应迁移率。
本发明的高频半导体薄膜场效应管的制备方法,利用40℃的铝刻蚀液(铝刻蚀液配比:磷酸:硝酸:冰醋酸:水=80:5:5:10)在对铝进行湿法刻蚀的时候不仅有纵向刻蚀,同时也有横向刻蚀的特点。将紫外光刻限制到2-3微米的线宽(正胶非曝光区域),通过刻蚀缩短到2微米以内甚至亚微米的尺度。通常亚微米的尺寸需要用电子束曝光工艺来实现,而电子束曝光对于完全不导电的石英衬底(高频损耗比高阻衬底更低)工艺较难实现。同时,由于这种方式是自对准而非人工对准,电极边缘不平的微观缺陷可以完全共形的由刻蚀形成栅和源、漏电极的均匀一致的间隔(underlap),尺寸可控制在100nm左右。
本发明的高频半导体薄膜场效应管的制备方法,因为铝刻蚀液对氧化铪薄膜的刻蚀速度比氧化铝薄膜要慢得多。表层的氧化铪薄膜可以在铝薄膜刻蚀完后有效阻隔刻蚀液对氧化铝的侵蚀。对下一步气体干刻氧化铝的速度控制更准确,且不影响干刻的速度。通过本专利的工艺设计方法,由于没有对准误差所带来的栅-源、漏电极交叠,可以最大程度的减少寄生电容,提高器件的频率特性。
下面给出以二维材料InSe为半导体材料制备高频半导体薄膜场效应管的具体步骤:
1.将二维材料InSe(硒化铟)薄膜通过胶带对撕若干次,转移到清洁的石英(二氧化硅)玻璃衬底上。马上将其放置在原子层沉积设备腔体中。腔体温度为150℃,沉积30nm的氧化铝薄膜,之后再沉积2-3nm的氧化铪(HfO2)薄膜。
2.因为氧化铝薄膜不影响对InSe薄膜片的显微镜观测,将InSe薄膜片在衬底上的位置定位记录。
3.将衬底放置热蒸发台腔体,铝丝缠绕在通电钨丝上作为蒸发源。腔体真空度达到8*10-6 Torr时。通电流加热钨丝,使铝丝熔融,以2埃/秒的速度蒸发沉积在衬底上,共沉积100nm的铝薄膜。
4.将衬底取出腔体,旋涂正胶AR 5350,热板110℃烘烤3分钟。在无掩膜紫外光刻设备上设计版图,将器件版图之间的铝膜位置曝光。显影25秒。使用40℃铝刻蚀液刻蚀60秒,将器件之间的铝膜去除,以免器件之间互联短路。
5.再次旋涂正胶AR 5350,热板110℃烘烤3分钟。将源漏电极位置曝光,版图设计栅长为3微米。曝光后显影25秒。使用40℃铝刻蚀液刻蚀60秒,将源漏电极位置的铝刻蚀掉。由于湿法刻蚀纵向和横向均有刻蚀,会在光刻胶层下形成内凹的“undercut”形状。
6.使用反应等离子体刻蚀设备ICP刻蚀氧化铝薄膜。
7.使用电子束蒸发设备蒸发25nm Ti/75 nm Au,由于之前形成的undercut形状,蒸发的钛金薄膜被光刻胶阻挡形成源漏电极。取出样品放置入丙酮浸泡一小时,溶解光刻胶剥离钛金金属薄膜。undercut形状在侧壁非常利于剥离工艺。并在铝栅电极和源、漏电极之间形成100nm左右极窄的间隔“underlap”。由于栅电极和源、漏电极之间完全没有交叠,不存在寄生电容。

Claims (6)

1.一种高频半导体薄膜场效应管,包括衬底(1)、半导体层(2)、栅介质层(3)、源极(5)、漏极(6)和栅极(7),衬底由绝缘材料构成,半导体层设置于衬底上,栅介质层设置于半导体层的中央,栅极位于栅介质层的上方,源极和漏极分别设置于栅介质层两侧的半导体层上;其特征在于:所述栅介质层与栅极之间设置有耐栅极刻蚀液腐蚀的阻隔层(4)。
2.根据权利要求1所述的高频半导体薄膜场效应管及其制备方法,其特征在于:所述组隔层的材料为氧化铪HfO2
3.根据权利要求1或2所述的高频半导体薄膜场效应管及其制备方法,其特征在于:所述半导体层(2)的材料为硒化铟InSe,栅介质层(3)的材料为氧化铝Al2O3
4.一种高频半导体薄膜场效应管的制备方法,其特征在于,通过以下步骤来实现:
a).制备半导体层,在绝缘衬底(1)上制备一层半导体薄膜,作为半导体层(2);
b).制备栅介质层,采用原子层沉积ALD在半导体层的表面沉积一层氧化铝Al2O3薄膜,作为栅介质层(3);
c).沉积阻隔层,采用原子层沉积ALD在Al2O3薄膜的表面沉积一层氧化铪HfO2
d).制备铝薄膜,然后在氧化铪HfO2组隔层的表面制备一层铝薄膜;
e).定义器件范围,用光刻法定义器件范围,将器件范围外的铝薄膜用铝刻蚀液刻蚀掉,以避免器件之间的互联短路;
f).旋涂光刻胶;
g).刻蚀沟道,首先曝光器件的沟道位置,显影后用铝刻蚀液将沟道位置上的铝薄膜刻蚀去除,由于刻蚀液对铝薄膜同时具有纵向刻蚀和横向刻蚀,使得光刻胶下的铝薄膜形成内凹形状;
h).刻蚀氧化铝薄膜,采用等离子体刻蚀氧化铝薄膜,在光刻胶的保护作用下,仅沟道中的氧化铝薄膜被刻蚀掉,使得沟道中的半导体薄膜露出;
i).制备源、漏电极,采用原子层沉积ALD沉积一层金属薄膜,以形成源极和漏极;
j).剥离处理,采用剥离法去掉光刻胶及其上附着的金属薄膜,形成所需制备的半导体薄膜场效应管。
5.根据权利要求4所述的高频半导体薄膜场效应管的制备方法,其特征在于:步骤a)中所制备的半导体层的材料为硒化铟InSe,步骤b)中所制备的氧化铝Al2O3薄膜的厚度为20~40nm,步骤c)中所沉积的氧化铪HfO2阻隔层的厚度为2~3nm,步骤d)中所制备的铝薄膜厚度为80~120nm,步骤e)和步骤g)中均使用40℃铝刻蚀液刻蚀60秒。
6.根据权利要求4所述的高频半导体薄膜场效应管的制备方法,其特征在于:步骤a)中,衬底上设置半导体层的获取通过采用图形化的半导体材料薄膜或者采用机械剥离法制备的二维材料薄片;采用机械剥离法制备的二维材料薄片时,步骤a)至步骤c)通过如下方法来实现:二维材料硒化铟InSe薄膜通过胶带对撕若干次,然后转移到清洁的二氧化硅玻璃衬底上,然后立即将其放在原子层沉积设备腔体中,沉积30nm的氧化铝薄膜,之后再沉积2-3nm的氧化铪HfO2薄膜。
CN201810713580.7A 2018-06-29 2018-06-29 一种高频半导体薄膜场效应管及其制备方法 Pending CN110660864A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810713580.7A CN110660864A (zh) 2018-06-29 2018-06-29 一种高频半导体薄膜场效应管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810713580.7A CN110660864A (zh) 2018-06-29 2018-06-29 一种高频半导体薄膜场效应管及其制备方法

Publications (1)

Publication Number Publication Date
CN110660864A true CN110660864A (zh) 2020-01-07

Family

ID=69027733

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810713580.7A Pending CN110660864A (zh) 2018-06-29 2018-06-29 一种高频半导体薄膜场效应管及其制备方法

Country Status (1)

Country Link
CN (1) CN110660864A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066905A (zh) * 2021-04-12 2021-07-02 山东大学 一种通过光刻技术制备硒化铟光电探测器的方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1717798A (zh) * 2002-11-27 2006-01-04 英特尔公司 新型场效应晶体管和制造方法
JP2006229185A (ja) * 2005-01-19 2006-08-31 Sharp Corp 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置
CN103311128A (zh) * 2013-06-13 2013-09-18 北京大学深圳研究生院 一种自对准金属氧化物薄膜晶体管及其制作方法
US20130256652A1 (en) * 2012-04-02 2013-10-03 Yong Su LEE Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
CN103346093A (zh) * 2013-06-13 2013-10-09 北京大学深圳研究生院 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法
US20140134795A1 (en) * 2011-07-29 2014-05-15 Fujifilm Corporation Semiconductor element manufacturing method
US20140167040A1 (en) * 2012-04-02 2014-06-19 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
CN103985762A (zh) * 2014-03-28 2014-08-13 中国电子科技集团公司第十三研究所 超低欧姆接触电阻石墨烯晶体管及其制备方法
CN105576017A (zh) * 2015-12-15 2016-05-11 浙江大学 一种基于氧化锌薄膜的薄膜晶体管
CN105977306A (zh) * 2016-06-21 2016-09-28 北京大学深圳研究生院 一种自对准薄膜晶体管及其制备方法
US20170162172A1 (en) * 2015-12-08 2017-06-08 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
CN208489202U (zh) * 2018-06-29 2019-02-12 山东大学苏州研究院 一种高频半导体薄膜场效应管

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1717798A (zh) * 2002-11-27 2006-01-04 英特尔公司 新型场效应晶体管和制造方法
JP2006229185A (ja) * 2005-01-19 2006-08-31 Sharp Corp 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置
US20140134795A1 (en) * 2011-07-29 2014-05-15 Fujifilm Corporation Semiconductor element manufacturing method
US20130256652A1 (en) * 2012-04-02 2013-10-03 Yong Su LEE Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
US20140167040A1 (en) * 2012-04-02 2014-06-19 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
CN103311128A (zh) * 2013-06-13 2013-09-18 北京大学深圳研究生院 一种自对准金属氧化物薄膜晶体管及其制作方法
CN103346093A (zh) * 2013-06-13 2013-10-09 北京大学深圳研究生院 源/漏区抬高的顶栅自对准薄膜晶体管及其制作方法
CN103985762A (zh) * 2014-03-28 2014-08-13 中国电子科技集团公司第十三研究所 超低欧姆接触电阻石墨烯晶体管及其制备方法
US20170162172A1 (en) * 2015-12-08 2017-06-08 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
CN105576017A (zh) * 2015-12-15 2016-05-11 浙江大学 一种基于氧化锌薄膜的薄膜晶体管
CN105977306A (zh) * 2016-06-21 2016-09-28 北京大学深圳研究生院 一种自对准薄膜晶体管及其制备方法
CN208489202U (zh) * 2018-06-29 2019-02-12 山东大学苏州研究院 一种高频半导体薄膜场效应管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113066905A (zh) * 2021-04-12 2021-07-02 山东大学 一种通过光刻技术制备硒化铟光电探测器的方法

Similar Documents

Publication Publication Date Title
CN105021683B (zh) 面向生物分子检测的二硫化钼场效应晶体管的制作方法
CN107946189B (zh) 一种薄膜晶体管及其制备方法
WO2023115654A1 (zh) 氧化铟锡垂直型环栅场效应晶体管及其制备方法
WO2017024612A1 (zh) 氧化物半导体tft基板的制作方法及其结构
JP2017208532A (ja) 完全自己整合デュアルゲート薄膜トランジスタを製造するための方法
US20080296562A1 (en) Methods and apparatus for fabricating carbon nanotubes and carbon nanotube devices
WO2020006858A1 (zh) 一种薄膜晶体管及其制作方法
CN208489202U (zh) 一种高频半导体薄膜场效应管
WO2020252955A1 (zh) 阵列基板的制备方法和制备系统
CN110660864A (zh) 一种高频半导体薄膜场效应管及其制备方法
CN111933523B (zh) 一种用于化合物半导体器件的t型栅制作方法
WO2014201816A1 (zh) 氧化物薄膜晶体管及其制备方法
JP5501604B2 (ja) 有機薄膜トランジスタ
CN110634958B (zh) 一种不稳定的二维材料的半导体薄膜场效应管及其制备方法
CN111710609A (zh) 铟镓锌氧薄膜晶体管的掺杂方法
WO2015113368A1 (zh) 薄膜晶体管的制作方法及薄膜晶体管
KR102046127B1 (ko) 수직 구조 박막 트랜지스터의 제조 방법
WO2010061554A1 (ja) トランジスタ及びその製造方法
WO2023115653A1 (zh) 一种基于氧化铟锡的全透明薄膜晶体管及其制备方法
JP2008159923A (ja) 有機薄膜トランジスタ製造用蒸着用マスク、これを用いた有機薄膜トランジスタの製造方法、有機薄膜トランジスタ
CN102903850B (zh) 一种有机场效应晶体管的制作方法
WO2011160937A1 (en) Method of manufacturing thin film transistors and transistor circuits
CN105551968B (zh) 定向/无序复合单层碳纳米管为沟道的场效应管及制作方法
US20220052172A1 (en) Vertical thin film transistor with perforated or comb-gate electrode configuration and fabrication methods for same
CN114899105A (zh) 一种基于二维材料的自对准顶栅场效应晶体管的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination