CN110660778B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN110660778B
CN110660778B CN201910520717.1A CN201910520717A CN110660778B CN 110660778 B CN110660778 B CN 110660778B CN 201910520717 A CN201910520717 A CN 201910520717A CN 110660778 B CN110660778 B CN 110660778B
Authority
CN
China
Prior art keywords
substrate
trench
bonding
layer
barrier ring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910520717.1A
Other languages
English (en)
Other versions
CN110660778A (zh
Inventor
张耕培
张耀文
金海光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/281,689 external-priority patent/US10796954B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110660778A publication Critical patent/CN110660778A/zh
Application granted granted Critical
Publication of CN110660778B publication Critical patent/CN110660778B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/07—Interconnects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明实施例涉及半导体结构及其形成方法。根据本发明的一些实施例，一种半导体结构包含：第一衬底；金属垫，其放置于所述第一衬底上方；介电结构，其放置于所述第一衬底上方且暴露所述金属垫的一部分；接合结构，其放置于所述金属垫上方且电连接到所述金属垫；阻障环，其环绕所述接合结构；及通孔，其穿透所述第一衬底及所述介电结构。所述接合结构包含底部及侧壁，所述接合结构的所述底部与所述金属垫接触，所述接合结构的所述侧壁的第一部分与所述介电结构接触，且所述接合结构的所述侧壁的第二部分与所述阻障环接触。

Description

半导体结构及其形成方法
技术领域
本发明实施例涉及半导体结构及其形成方法。
背景技术
出于诸多目的而在半导体制造领域中使用介电材料。介电材料可用于电隔离一个区域与另一区域、电隔离一个装置与另一装置或电隔离互连结构的导电线与所述互连结构的其它导电线。
此外，沉积于衬底或层上的介电材料可被蚀刻或部分地去除以用于形成其它元件。举例来说，当形成互连结构的导电线时，蚀刻介电材料且因此在所述介电材料内形成沟槽及通路孔。然后形成导电材料以填充沟槽及通路孔，且因此获得包含导电线及导电通路的互连结构。除了去除介电材料以用于形成其它元件之外或替代去除介电材料以用于形成其它元件，在不同应用中有时去除介电材料以释放元件或装置。举例来说，在CMOS MEMS系统中，存在用于释放MEMS装置的各种操作。一个此操作涉及在释放MEMS装置自身之前去除用于支撑及固定MEMS装置的介电材料。
发明内容
根据本发明的实施例，一种半导体结构包括：第一衬底；金属垫，其放置于所述第一衬底上方；介电结构，其放置于所述第一衬底以及所述金属垫的一部分上方；接合结构，其放置于所述金属垫上方且电连接到所述金属垫；阻障环，其环绕所述接合结构；及通孔，其穿透所述第一衬底及所述介电结构，其中所述接合结构包含底部及侧壁，所述接合结构的所述底部与所述金属垫接触，所述接合结构的所述侧壁的第一部分与所述介电结构接触，且所述接合结构的所述侧壁的第二部分与所述阻障环接触。
根据本发明的另一实施例，一种用于形成半导体结构的方法包括：接收第一衬底，所述第一衬底包括第一侧及与所述第一侧相对的第二侧，其中将金属垫放置于所述第一侧上方；在所述第一侧上于所述第一衬底上方形成介电结构，所述介电结构包括直接位于所述金属垫上面的第一沟槽；在所述介电结构以及所述第一衬底的一部分中形成第二沟槽；在所述第一衬底上方形成牺牲层，所述牺牲层填充所述第一沟槽及所述第二沟槽；在所述牺牲层中形成直接位于所述金属垫上面的第三沟槽；在所述第三沟槽中形成阻障环及接合结构，其中所述阻障环环绕所述接合结构的一部分；放置接合层以将所述第一衬底接合到第二衬底；去除所述第一衬底的所述第二侧的一部分以从所述第二侧暴露所述第二沟槽内的所述牺牲层；及通过蚀刻剂而去除所述牺牲层。
根据本发明的又一实施例，一种用于形成半导体结构的方法包括：接收第一衬底，其中将金属垫放置于所述第一衬底上方，将牺牲层放置于所述金属垫上方，将接合结构放置于所述牺牲层中并耦合到所述金属垫，且将阻障环放置于所述接合结构与所述牺牲层之间；放置接合层以将所述第一衬底接合到第二衬底；及引入蚀刻剂以去除所述牺牲层来暴露所述阻障环。
附图说明
当借助附图阅读时，从以下详细说明最优选地理解本揭露的方面。应注意，根据工业中的标准实践，各种构件未按比例绘制。实际上，为论述清晰起见，可任意地增加或减小各种构件的尺寸。
图1为表示根据本揭露的方面的用于制造半导体结构的方法的流程图。
图2为表示根据本揭露的方面的用于制造半导体结构的方法的流程图。
图3A到图3L为图解说明根据一或多项实施例中的本揭露的方面而构造的处于各种制作阶段处的半导体结构的示意性图式。
图4为图解说明图3A到图3L中所展示的半导体结构的接合结构的放大视图的示意性图式。
具体实施方式
以下揭露提供用于实施所提供主题的不同构件的诸多不同实施例或实例。下文阐述元件及布置的特定实例以简化本揭露。当然，此些仅为实例且并非打算为限制性的。举例来说，在说明中第一构件在第二构件上方或所述第二构件上形成可包含其中第一构件与第二构件直接接触地形成的实施例而且还可包含其中额外构件可形成于第一构件与第二构件之间使得第一构件与第二构件可不直接接触的实施例。另外，本揭露可在各种实例中重复参考编号及/或字母。此重复是出于简单及清晰目的且并非本质上指示所论述的各种实施例及/或配置之间的关系。
此外，可在本文中为易于说明而使用空间相对术语(例如“下方”、“下面”、“下部”、“上面”、“上部”、“上”等等)来阐述一个元件或构件与另一元件或构件的关系，如各图中所图解说明。所述空间相对术语打算囊括在使用或操作中的装置的除图中所绘示定向之外的不同定向。设备可以其它方式定向(旋转90度或以其它定向)且可因此同样地理解本文中所使用的空间相对描述语。
如本文中所使用，例如“第一”、“第二”及“第三”的术语阐述各种元件、组件、区域、层及/或区段，且此些元件、组件、区域、层及/或区段不应由此些术语限制。此些术语可仅用于将一个元件、组件、区域、层或区段与另一元件、组件、区域、层或区段进行区分。例如“第一”、“第二”及“第三”的术语在用于本文中时并不暗指序列或次序，除非上下文明确指示。
如本文中所使用，术语“大约”、“大体上”、“实质”及“约”用于阐述并计及小的变化。当结合事件或情况使用时，所述术语可指其中所述事件或情况精确地发生的例项以及其中所述事件或情况接近近似地发生的例项。举例来说，当结合数值使用时，所述术语可指小于或等于所述数值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或者小于或等于±0.05％)的变化范围。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或者小于或等于±0.05％)，那么所述数值可被视为“大体上”相同或相等的。举例来说，“大体上”平行可指相对于0°的小于或等于±10°(例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或者小于或等于±0.05°)的角度变化范围。举例来说，“大体上”垂直可指相对于90°的小于或等于±10°(例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°或者小于或等于±0.05°)的角度变化范围。
使用气相氢氟酸(vHF)蚀刻来蚀刻牺牲材料(例如氧化硅)，且因此在CMOS MEMS系统的制作期间释放装置(例如MEMS装置)。所释放装置可因此移动或挠曲以实现其所要功能性。在某些实施例中，极具腐蚀性的vHF可与另一元件的表面接触。因此，在某些典型CMOS装置的制作期间，不期望的蚀刻可发生且vHF可对CMOS电路的金属间介电质造成意外损坏。此不期望的蚀刻降低整个系统的可靠性及性能。因此，需要可靠阻障层。
本揭露提供半导体结构，所述半导体结构包含能够耐受到vHF中的暴露的阻障环。阻障环放置于导电结构的侧壁上方且帮助保护围绕导电结构的介电材料。因此，减轻介电材料的不期望的蚀刻的问题。
应容易地理解，根据本揭露的某些实施例提供的包含阻障环的半导体结构可用于装置(例如MEMS装置或其它IC装置)，所述装置在制作期间需要装置释放操作。
图1为用于形成半导体结构的方法100的流程图。方法100包含操作101：接收第一衬底202，如图3A中所展示。第一衬底包含第一侧208a及与第一侧208a相对的第二侧208b。此外，将金属垫214放置于第一侧208a上方。方法100进一步包含操作102：在第一衬底上方形成介电结构216，如图3B中所展示。介电结构216放置于第一衬底202的第一侧208a上。此外，介电结构206包含直接位于金属垫214上面的第一沟槽220。方法100进一步包含操作103：在介电结构216以及第一衬底202的一部分中形成第二沟槽222，如图3C中所展示。第二沟槽222穿透整个介电结构216以及第一衬底202的一部分。此外，第二沟槽222从金属垫214及第一沟槽220偏移。方法100进一步包含操作104：在第一衬底202上方形成牺牲层240，所述牺牲层填充第一沟槽220及第二沟槽222，如图3D中所展示。方法100进一步包含操作105：在牺牲层240中形成第三沟槽226'，如图3H中所展示。在某些实施例中，透过第三沟槽226'而暴露金属垫214。方法100进一步包含操作106：在第三沟槽226'中形成阻障环250r及接合结构260，如图3H及图3I中所展示。方法100进一步包含操作107：放置接合层以将第一衬底202接合到第二衬底270，如图3J中所展示。此外，将第一衬底202接合到位于第一衬底202的第一侧208a上的第二衬底270。方法100进一步包含操作108：去除第一衬底202的一部分以暴露第二沟槽内的牺牲层240，如图3K中所展示。方法100进一步包含操作109：去除牺牲层，如图3L中所展示。将根据一或多项实施例进一步阐述方法100。应注意，可在各种方面的范围内重新布置或以其它方式修改方法100的操作。应进一步注意，可在方法100之前、期间及之后提供额外操作，且可仅在本文中简略地阐述某些其它操作。因此，在本文中所阐述的各种方面的范围内，其它实施方案是可能的。
图2为用于形成半导体结构的方法110的流程图。方法110包含操作112：接收第一衬底202，如图3I中所展示。在某些实施例中，将金属垫214放置于第一衬底202上方、将牺牲层240放置于金属垫214上方、将接合结构260放置于牺牲层中并耦合到金属垫214且将阻障环250r放置于接合结构260与牺牲层240之间。方法110进一步包含操作114：放置接合层272以将第一衬底202接合到第二衬底270，如图3J中所展示。方法110进一步包含操作116：引入蚀刻剂以去除牺牲层240来暴露阻障环，如图3L中所展示。此外，蚀刻剂对阻障环的蚀刻速率为小于大约1nm/min。将根据一或多项实施例进一步阐述方法110。应注意，可在各种方面的范围内重新布置或以其它方式修改方法110的操作。应进一步注意，可在方法110之前、期间及之后提供额外操作，且可仅在本文中简略地阐述某些其它操作。因此，在本文中所阐述的各种方面的范围内，其它实施方案是可能的。
图3A到图3L为图解说明根据一或多项实施例中的本揭露的方面而构造的处于各种制作阶段处的半导体结构200的示意性图式。根据操作101，接收或提供衬底202。衬底202可包含基底层204及作用层206。在某些实施例中，基底层204可为半导体层(例如多晶硅层)，且作用层206可为外延半导体层，但本揭露并不限于此。在某些实施例中，作用层206包含形成于其中的多个装置(未展示)。所述装置可为(举例来说，但不限于)金属氧化物半导体场效应晶体管(MOSFET)、finFET、双极接面晶体管(BJT)、接面场效应晶体管(JFET)、二极管或光子装置。此外，衬底202可包含第一侧208a及第二侧208b。可在第一侧208a上将互连结构210放置于衬底202的作用层206上方。互连结构210可包含堆叠于金属间介电(IMD)层212中的多个BEOL金属化层(未展示)。互连结构210的一或多个接点电连接到放置于作用层206上方的装置。在某些实施例中，IMD层212可包含低介电系数材料(即，具有小于3.9的介电常量的介电材料)或氧化物，但本揭露并不限于此。在某些实施例中，可透过IMD层212而暴露互连结构210的金属化层214(举例来说，但不限于第四金属化层(有时称为M4)或顶部金属化层)以用于形成其它连接。在某些实施例中，可在互连结构210上方放置金属垫214以用于形成外部连接。
仍参考图3A，根据操作102，在衬底202的第一侧208a处将介电结构216放置于金属垫214及互连结构210上。在某些实施例中，介电结构216可为包含保护堆叠218a及钝化堆叠218b的多层结构。此外，保护堆叠218a放置于互连结构210与钝化堆叠218b之间，如图3A中所展示。在某些实施例中，介电结构216的保护堆叠218a可包含单个绝缘层。在某些实施例中，保护堆叠218a可包含至少两个绝缘层，且所述两个绝缘层可为具有与一种蚀刻剂有关的不同蚀刻速率的层。举例来说(但不限于此)，保护堆叠218a可包含碳化硅(SiC)层及SiN层。在某些实施例中，SiC层夹在SiN层与互连结构210之间，但本揭露并不限于此。在某些实施例中，SiN层的厚度大于SiC层的厚度，但本揭露并不限于此。介电结构216的钝化堆叠218b形成于保护堆叠218a上方，且钝化堆叠218b可包含多个绝缘层。举例来说，钝化堆叠218b可包含两个氧化硅(SiO)层(例如无掺杂硅玻璃(USG)层)及夹在所述两个SiO层之间的SiN层，但本揭露并不限于此。在某些实施例中，USG层的厚度大于SiN层的厚度。在某些实施例中，介电结构216的钝化堆叠218b足够厚以提供平坦且均匀表面。
参考图3B，根据操作102，介电结构216包含第一沟槽220。第一沟槽220在第一侧208a上形成于衬底202上方。此外，第一沟槽220直接形成于金属垫214上面。在某些实施例中，第一沟槽220穿透介电结构216的钝化堆叠218b。因此，透过第一沟槽220的侧壁而暴露钝化堆叠218b，且透过第一沟槽220的底部而暴露保护堆叠218a。在某些实施例中，第一沟槽220的宽度等于或小于金属垫214的宽度，如图3B中所展示。
参考图3C，根据操作103，在介电结构216以及衬底202的一部分中形成第二沟槽222。在某些实施例中，可通过在第一侧208a上于衬底202上方形成经图案化掩模(未展示)(例如经图案化光阻剂)而形成第二沟槽222。经图案化掩模可包含界定第二沟槽222的位置及尺寸的开口。此外，第一沟槽220填充有经图案化光阻剂。然后通过利用用作蚀刻掩模的经图案化掩模来蚀刻介电结构216(包含保护堆叠218a及钝化堆叠218b)、互连结构210以及衬底202的一部分而形成第二沟槽222。接下来，去除经图案化掩模，且因此获得第二沟槽222，所述第二沟槽穿透整个介电结构218、整个互连结构210以及衬底202的部分。在某些实施例中，第二沟槽222穿透衬底202的作用层206的一部分，而衬底202的基底层204不受第二沟槽222的形成的影响，但本揭露并不限于此。此外，第二沟槽222从金属垫214及第一沟槽220偏移，如图3C中所展示。因此，透过第二沟槽222的侧壁而暴露介电结构216、互连结构210以及作用层206的一部分，且透过第二沟槽222的底部而暴露作用层206。在某些实施例中，第二沟槽222的宽度小于第一沟槽220的宽度，但本揭露并不限于此。
参考图3D，根据操作104，形成牺牲层240以填充第一沟槽220及第二沟槽222。在某些实施例中，可在形成牺牲层240之前形成绝缘层223。绝缘层223可包含基于Al的材料，例如氧化铝(Al2O3)，但本揭露并不限于此。此外，绝缘层223经保形地形成以给第一沟槽220及第二沟槽222的底部及侧壁加衬，如图3D中所展示。在某些实施例中，介电结构216由绝缘层223密封。牺牲层240然后形成于绝缘层223上。在某些实施例中，牺牲层240可包含通过高密度等离子体(HDP)沉积及高纵横比工艺(HARP)而形成的SiO(例如SiO层)，但本揭露并不限于此。在某些实施例中，牺牲层240足够厚以在第一侧208a上于衬底202上方提供大体上平坦表面。在某些实施例中，可执行平坦化操作以平坦化牺牲层240的表面且因此进一步改进所述表面的均匀性。在某些实施例中，牺牲层240可为单个层。在其它实施例中，牺牲层240可为包含至少两个层的多层结构。举例来说，形成SiO层以填充第一沟槽220及第二沟槽222，执行平坦化操作以改进SiO层的表面的均匀性，且在所述表面上方形成USG层(未展示)。另外，可形成穿透衬底202的一部分的牺牲柱242。此外，牺牲柱242从金属垫214偏移且耦合到牺牲层240，如图3D中所展示。
参考图3E，根据操作105，在牺牲层240中形成第三沟槽226。在某些实施例中，第三沟槽226直接形成于金属垫214上面。如图3E中所展示，第三沟槽226形成于第一沟槽220内的牺牲层240中。此外，第三沟槽226的宽度小于第一沟槽220的宽度。因此，透过第三沟槽226的侧壁而暴露第一沟槽220中的牺牲层240及绝缘层223。此外，透过第三沟槽226的底部而暴露介电结构216的一部分(例如保护堆叠218a)，如图3E中所展示。明显地，介电结构216的保护堆叠218a在第三沟槽226的形成期间对金属垫214提供保护。
参考图3F，然后在第一侧208a上于衬底202上方形成阻障层250。阻障层250可经保形地形成以覆盖牺牲层240的顶部表面、第三沟槽226的侧壁及第三沟槽226的底部，如图3F中所展示。此外，阻障层250覆盖先前透过第三沟槽226的底部而被暴露的保护堆叠218a。
在某些实施例中，阻障层250为通过化学气相沉积(CVD)而形成的导电阻障层(其包含氮化钛(TiN))。已发现，CVD形成的TiN层提供良好步阶覆盖。此外，已发现，CVD形成的TiN层具有比在物理气相沉积(PVD)形成的TiN层中存在的柱状结构少的柱状结构。
在某些实施例中，阻障层250为包含掺碳TiN的导电阻障层。在某些实施例中，掺碳TiN层可通过等离子体辅助化学气相沉积(plasma enhanced chemical vapordeposition)(PECVD)而形成。在某些实施例中，在PECVD期间，四(二甲氨基)钛(TDMAT)与三氢化氮(氨)(NH3)反应以形成TiN(CX)层。已发现，经C掺杂TiN层提供良好步阶覆盖及较少柱状结构。
在某些实施例中，阻障层250为包含芳香族聚酰亚胺(PI)的绝缘阻障层。在某些实施例中，PI层可通过CVD或原子层沉积(ALD)而形成。在某些实施例中，苯均四酸二酐(PMDA)与二胺4,4'-二氨基二苯醚(ODA)反应以形成PI层。已发现，PI层提供良好步阶覆盖及较高热稳定性。
在某些实施例中，阻障层250为通过CVD而形成的绝缘阻障物(其包含AlOX)。在某些实施例中，三甲基铝(TMA)与氯化铝(AlCl3)在CVD中反应以形成AlOX层，但本揭露并不限于此。
参考图3G，然后通过(举例来说，但不限于)回蚀操作而去除阻障层250的部分。在某些实施例中，从牺牲层240的顶部表面且从第三沟槽226的底部去除阻障层250的部分。因此，暴露牺牲层240的顶部表面，且透过第三沟槽226的底部而再次暴露介电结构216的一部分(例如保护堆叠218a)。另外，保护堆叠218a仍在阻障层250的部分的去除期间对金属垫214提供保护。因此，根据操作106，形成覆盖第三沟槽226的侧壁的阻障环250r。
参考图3H，然后去除透过第三沟槽226的底部而被暴露的介电结构216的部分(即，保护堆叠218a)。因此，第三沟槽226的深度增加，且获得经加深第三沟槽226'。明显地，通过从第三沟槽226的底部去除保护堆叠218a，透过第三沟槽226'的底部而暴露金属垫214。此外，透过第三沟槽226'的侧壁的一部分而暴露阻障环250r，同时透过第三沟槽226'的侧壁的另一部分而暴露介电结构216的保护堆叠218a，如图3H中所展示。
参考图3I，根据操作106，在第三沟槽226'中形成接合结构260。接合结构260可包含电镀于金属垫214上的Ni/Au结构，但本揭露并不限于此。因此，接合结构260物理且电连接到金属垫214。在某些实施例中，第三沟槽226'填充有接合结构260，且因此接合结构260的顶部表面与牺牲层240的顶部表面齐平，但未展示。在替代实施例中，接合结构260的顶部表面可低于第三沟槽226'的开口及牺牲层240的顶部表面。在某些实施例中，根据操作112，接收衬底202，其中衬底202包含金属垫214、位于金属垫214上方的牺牲层240、放置于牺牲层240中并耦合到金属垫214的接合结构260以及介于接合结构260与牺牲层240之间的阻障环250r。此外，阻障环250r环绕接合结构260的至少一部分，如图3I中所展示。
参考图3J，根据操作107或操作114，放置接合层272以将衬底202接合到另一衬底270。举例来说，将衬底202倒置并在第一侧208a上接合到衬底270，如图3J中所展示。在某些实施例中，取决于操作或产品要求，衬底270可为功能晶片、覆盖(capping)晶片或载体晶片。在某些实施例中，通过共晶接合而接合衬底202与衬底270，且接合层272可放置于衬底202与衬底270之间。在某些实施例中，通过粘合接合而接合衬底202与衬底270，且接合层(例如粘合层272)可放置于衬底202与衬底270之间，如图3J中所展示。使用环氧树脂、硅酮、光阻剂、聚合物、聚酰亚胺、苯并环丁烯(BCB)等的粘合接合用于接合两个衬底或将衬底接合到载体衬底。在某些实施例中，包含BCB的接合层272放置于衬底202与衬底270之间。在某些实施例中，通过任何适合操作(例如旋涂等)而放置粘合层272。
参考图3K，根据操作108，去除衬底202的一部分。在某些实施例中，可通过化学机械抛光(CMP)操作而去除衬底202的部分，但本揭露并不限于此。如图3K中所展示，从衬底202的第二侧208b执行所述去除。换句话说，在与接合结构260相对或与衬底270相对的一侧上执行所述去除。在某些实施例中，去除衬底202的基底层204以及作用层206的一部分。因此，将衬底202薄化，且因此获得经薄化衬底202'。此外，执行所述去除，使得暴露填充第二沟槽222的牺牲层240。换句话说，执行所述去除，使得暴露牺牲柱242的底部，如图3K中所展示。
参考图3L及图4，其中图4为接合结构260的放大视图，根据操作109而去除牺牲层240。在某些实施例中，根据操作116，引入蚀刻剂以去除牺牲层240。在某些实施例中，蚀刻剂为气相氢氟酸(vHF)。在某些实施例中，从衬底202的第二侧208b引入vHF。因此，vHF蚀刻掉牺牲柱242(其为占据先前存在的第二沟槽222的牺牲层)，且然后vHF蚀刻掉牺牲层240。参考图3L，在去除整个牺牲层240之后，在衬底202'与衬底270之间形成气隙274，且在衬底202'中形成通孔276。将阻障环250r暴露于气隙274，且通孔276与气隙274进行连通。此外，通孔276穿透衬底202'，如图3L中所展示。
明显地，阻障环250r上的vHF的蚀刻速率小于大约1nm/min。在某些实施例中，阻障环250r上的vHF的蚀刻速率小于大约0.1nm/min。在某些实施例中，阻障环250r包含CVD形成的TiN，且CVD形成的TiN上的vHF的蚀刻速率介于大约0.04nm/mm与大约0.08nm/mm之间。在某些实施例中，阻障环250r包含掺碳TiN，且掺碳TiN上的vHF的蚀刻速率小于CVD形成的TiN，这是因为碳不受vHF影响。在某些实施例中，阻障环250r包含PI，且PI上的vHF的蚀刻速率为大约零。在某些实施例中，阻障环250r包含AlOX，且AlOx上的vHF的蚀刻速率为大约0.03nm/mm，这是因为基于Al的材料抵抗vHF的影响。此外，众所周知，形成于TiN层中的柱状结构通常变为vHF攻击路径。因此，CVD形成的TiN(其包含比PVD形成的TiN少的柱状结构)对下伏材料提供优选保护。
在通过vHF而去除牺牲层240期间，接合结构260及介电结构216受阻障环250r保护。应注意，如果阻障层250的厚度小于
Figure BDA0002096591260000091
那么阻障层250可能太薄而无法在牺牲层240的去除期间抵抗蚀刻剂的影响。然而，如果阻障层250的厚度大于
Figure BDA0002096591260000092
那么阻障层250的残余物可存在于第三沟槽226的底部上方，此对介电结构216的保护堆叠218a的去除造成不利影响。此外，留在第三沟槽226'的底部上方的保护堆叠218a的残余物及阻障层250的残余物导致接合结构260与金属垫214之间的电连接劣化。
由于阻障环250r及绝缘层223密封并保护介电结构216，因此在牺牲层240的去除期间保护阻障环250r与介电结构216或绝缘层223之间的易受攻击接面(如由图4中的圆圈A所指示)。因此，减轻介电结构216上的不期望的蚀刻的问题。
在某些实施例中，可将半导体结构200与衬底270(即，载体晶片)暂时地接合以便促进衬底202'的操纵。在将衬底202'与衬底270接合之后，经由如上文所提及的数个操作而处理衬底202'。在完成此些操作之后，可将衬底202'与衬底270分离并运输以与其它装置或电路集成在一起。然而，在其它实施例中，可将半导体结构200与衬底270(即，覆盖晶片或功能晶片)永久地接合。
参考图3L，提供半导体结构200。半导体结构200包含衬底202'，且金属垫214放置于衬底202'上方。明显地，金属垫214放置于衬底202'的第一侧208a上。半导体结构200包含介电结构216，所述介电结构在衬底202的第一侧208a上放置于衬底202'上方。介电结构216可为多层结构。在某些实施例中，介电结构216可包含保护堆叠218a及钝化堆叠218b。在某些实施例中，绝缘层223可为介电结构216的一部分。由于已如上文所提及而论述关于保护堆叠218a、钝化堆叠218b及绝缘层223的细节，因此为了简洁而省略此些细节。如图3L中所展示，透过介电结构216而暴露金属垫214。
仍参考图3L，半导体结构200包含放置于金属垫214上方并电连接到所述金属垫的接合结构260。接合结构260包含底部，且所述底部与金属垫214接触。在某些实施例中，接合结构260与介电结构216分离，如图3L中所展示，但本揭露并不限于此。
半导体结构200进一步包含环绕接合结构260的阻障环250r。另外，阻障环250r覆盖接合结构260的侧壁的一部分。在某些实施例中，将接合结构260的侧壁的与介电结构216接触的一部分界定为第一部分，且将接合结构260的侧壁的与阻障环250r接触的另一部分界定为第二部分。明显地，接合结构260的侧壁的第二部分的长度大于接合结构260的侧壁的第一部分的长度，如图3L中所展示。阻障环250r经放置以环绕并接触介电结构216。在某些实施例中，阻障环250r与介电结构216的绝缘层223一起密封并保护围绕接合结构260的钝化堆叠218b及保护堆叠218a。
在某些实施例中，阻障环250r包含导电材料，例如CVD形成的TiN或掺碳TiN，但本揭露并不限于此。在某些实施例中，阻障环250r包含绝缘材料，例如芳香族PI或AlOX，但本揭露并不限于此。在其它实施例中，阻障环250r可包含能够耐受暴露于用于去除SiO材料的蚀刻剂中的任何适合材料。举例来说，可使用在被暴露于蚀刻剂(例如vHF)时具有小于1nm/min的蚀刻速率的材料来形成阻障环250r。在某些实施例中，阻障环250r的厚度介于大约
Figure BDA0002096591260000101
与大约
Figure BDA0002096591260000102
之间，但本揭露并不限于此。
仍参考图3L，半导体结构200进一步包含穿透整个衬底202'及整个介电结构216的通孔276。因此，通孔276的长度与衬底202'的厚度及介电结构216的厚度的总和大体上相同，但本揭露并不限于此。在某些实施例中，绝缘层223覆盖通孔276的侧壁及介电结构216的表面，且因此在形成通孔276期间保护介电结构216的保护堆叠218a及钝化堆叠218b免受蚀刻剂影响。
在某些实施例中，半导体结构200进一步包含衬底270，且衬底270接合到衬底202'。因此，形成衬底202'与衬底270之间的气隙274。在某些实施例中，通过共晶接合或粘合接合272而接合衬底202'与衬底270，但本揭露并不限于此。在某些实施例中，将阻障环250r暴露于气隙274，如图3L中所展示。在某些实施例中，接合结构260通过阻障环250r而与介电结构216分离。在某些实施例中，接合结构260不仅通过阻障环250r而且还通过气隙274而与介电结构216分离，如图3L中所展示。在某些实施例中，通孔276与气隙274进行连通。另外，取决于产品要求，可将衬底202'暂时地或永久地接合到衬底270。
因此，本揭露因此提供半导体结构，所述半导体结构包含放置于接合结构的侧壁上方的阻障环。因此，所述阻障环帮助密封并保护围绕导电结构的介电材料。因此，减轻不期望的蚀刻对介电材料的影响，且因此改进半导体结构的可靠性。
在某些实施例中，提供一种半导体结构。所述半导体结构包含：第一衬底；金属垫，其放置于所述第一衬底上方；介电结构，其放置于所述第一衬底以及所述金属垫的一部分上方；接合结构，其放置于所述金属垫上方且电连接到所述金属垫；阻障环，其环绕所述接合结构；及通孔，其穿透所述第一衬底及所述介电结构。所述接合结构包含底部及侧壁，所述接合结构的所述底部与所述金属垫接触，所述接合结构的所述侧壁的第一部分与所述介电结构接触，且所述接合结构的所述侧壁的第二部分与所述阻障环接触。
在某些实施例中，提供一种用于形成半导体结构的方法。所述方法包含以下操作。接收第一衬底。所述第一衬底包括第一侧及与所述第一侧相对的第二侧。将金属垫放置于所述第一侧上方。在所述第一侧上于所述第一衬底上方形成介电结构。所述介电结构包括直接位于所述金属垫上面的第一沟槽。在所述介电结构以及所述第一衬底的一部分中形成第二沟槽。形成牺牲层以填充所述第一沟槽及所述第二沟槽。所述牺牲层形成于所述第一衬底上方。在所述牺牲层中形成直接位于所述金属垫上面的第三沟槽。在所述第三沟槽中形成阻障环及接合结构。所述阻障环环绕所述接合结构的一部分。放置接合层以将所述第一衬底接合到第二衬底。去除所述第一衬底的所述第二侧的一部分以从所述第一衬底的所述第二侧暴露所述第二沟槽内的所述牺牲层。然后通过蚀刻剂而去除所述牺牲层。
在某些实施例中，提供一种用于形成半导体结构的方法。所述方法包含以下操作。接收第一衬底。将金属垫放置于所述第一衬底上方，将牺牲层放置于所述金属垫上方，将接合结构放置于所述牺牲层中并耦合到所述金属垫，且将阻障环放置于所述接合结构与所述牺牲层之间。放置接合层以将所述第一衬底接合到第二衬底。引入蚀刻剂以去除所述牺牲层来暴露所述阻障环。
前述内容概述数个实施例的构件，使得所属领域的技术人员可较好地理解本揭露的方面。所属领域的技术人员应了解，其可容易地使用本揭露作为设计或修改用于实施与本文中介绍的实施例相同的目的及/或实现与所述实施例相同的优点的其它程序及结构的基础。所属领域的技术人员还应认识到，此些等效构造并不背离本揭露的精神及范围，且其可在不背离本揭露的精神及范围的情况下在本文中做出各种改变、替换及更改。
符号说明
100 方法
101 操作
102 操作
103 操作
104 操作
105 操作
106 操作
107 操作
108 操作
109 操作
110 方法
112 操作
114 操作
116 操作
200 半导体结构
202 第一衬底/衬底
202' 经薄化衬底/衬底
204 基底层
206 介电结构/作用层
208a 第一侧
208b 第二侧
210 互连结构
212 金属间介电层
214 金属垫/金属化层
216 介电结构
218a 保护堆叠
218b 钝化堆叠
220 第一沟槽
222 第二沟槽
223 绝缘层
226 第三沟槽
226' 第三沟槽
240 牺牲层
242 牺牲柱
250 阻障层
250r 阻障环
260 接合结构
270 第二衬底/衬底
272 接合层/粘合层/共晶接合/粘合接合
274 气隙
276 通孔
A 圆圈

Claims (18)

1.一种半导体结构，其包括：
第一衬底；
金属垫，其放置于所述第一衬底上方；
介电结构，其放置于所述第一衬底以及所述金属垫的一部分上方；
接合结构，其放置于所述金属垫上方且电连接到所述金属垫；
阻障环，其环绕所述接合结构；
通孔，其穿透所述第一衬底及所述介电结构，其中所述接合结构包含底部及侧壁，所述接合结构的所述底部与所述金属垫接触，所述接合结构的所述侧壁的第一部分与所述介电结构接触，且所述接合结构的所述侧壁的第二部分与所述阻障环接触；
第二衬底；
接合层，其中通过所述接合层而接合所述第一衬底与所述第二衬底；及
气隙，其介于所述第一衬底与所述第二衬底之间，其中所述阻障环及所述介电结构之间的间隙被暴露于所述气隙，且所述通孔与所述气隙进行连通。
2.根据权利要求1所述的半导体结构，其中所述阻障环具有厚度，且所述厚度系介于
Figure FDA0003088962860000011
与
Figure FDA0003088962860000012
之间。
3.根据权利要求1所述的半导体结构，其中所述接合结构的所述侧壁的所述第二部分的长度大于所述接合结构的所述侧壁的第一部分的长度。
4.根据权利要求1所述的半导体结构，其中所述阻障环包括导电材料。
5.根据权利要求4所述的半导体结构，其中所述阻障环包括氮化钛(TiN)或掺碳TiN。
6.根据权利要求1所述的半导体结构，其中所述阻障环包括绝缘材料。
7.根据权利要求6所述的半导体结构，其中所述阻障环包括芳香族聚酰亚胺(PI)或氧化铝(AlOX)。
8.根据权利要求1所述的半导体结构，其中所述接合层通过共晶接合或粘合接合而接合所述第一衬底与所述第二衬底。
9.一种用于形成半导体结构的方法，其包括：
接收第一衬底，所述第一衬底包括第一侧及与所述第一侧相对的第二侧，其中将金属垫放置于所述第一侧上方；
在所述第一侧上于所述第一衬底上方形成介电结构，所述介电结构包括直接位于所述金属垫上面的第一沟槽；
在所述介电结构以及所述第一衬底的一部分中形成第二沟槽；
在所述第一衬底上方形成牺牲层，所述牺牲层填充所述第一沟槽及所述第二沟槽；
在所述牺牲层中形成直接位于所述金属垫上面的第三沟槽，其中所述第三沟槽的宽度小于所述第一沟槽的宽度；
在所述第三沟槽中形成阻障环及接合结构，其中所述阻障环环绕所述接合结构的一部分；
放置接合层以将所述第一衬底接合到第二衬底；
去除所述第一衬底的所述第二侧的一部分以从所述第二侧暴露所述第二沟槽内的所述牺牲层；及
通过蚀刻剂而去除整个所述牺牲层。
10.根据权利要求9所述的方法，其中所述形成所述阻障环包括：
形成阻障层，所述阻障层覆盖所述牺牲层的顶部表面、所述第三沟槽的侧壁及所述第三沟槽的底部；
从所述牺牲层的所述顶部表面且从所述第三沟槽的所述底部去除所述阻障层的部分；及
暴露所述金属垫的顶部表面。
11.根据权利要求9所述的方法，其中所述阻障环具有厚度，且所述厚度系介于
Figure FDA0003088962860000021
与
Figure FDA0003088962860000022
之间。
12.根据权利要求9所述的方法，其中所述阻障环包括TiN。
13.根据权利要求9所述的方法，其中所述阻障环包括掺碳TiN、芳香族PI或AlOX。
14.根据权利要求9所述的方法，其中所述蚀刻剂包括气相氢氟酸(vHF)，且所述蚀刻剂对所述阻障环的蚀刻速率系小于1nm/min。
15.一种用于形成半导体结构的方法，其包括：
接收第一衬底，其中将金属垫放置于所述第一衬底上方；
在所述第一衬底上方形成介电结构，所述介电结构包括直接位于所述金属垫上面的第一沟槽；
在所述介电结构以及所述第一衬底的一部分中形成第二沟槽；
在所述第一衬底上方形成牺牲层，所述牺牲层填充所述第一沟槽及所述第二沟槽；
在所述牺牲层中形成直接位于所述金属垫上面的第三沟槽，其中所述第三沟槽的宽度小于所述第一沟槽的宽度；
在所述第三沟槽中形成覆盖所述牺牲层的侧壁的阻障环；
在所述第三沟槽中形成接合结构，其中所述接合结构耦合到所述金属垫，所述阻障环位于所述接合结构与所述牺牲层之间；
放置接合层以将所述第一衬底接合到第二衬底；及
引入蚀刻剂以去除所述牺牲层并在所述第一衬底与所述第二衬底之间形成气隙，其中所述阻障环及所述介电结构之间的间隙被暴露于所述气隙。
16.根据权利要求15所述的方法，其中所述阻障环放置于所述介电结构与所述接合结构之间。
17.根据权利要求15所述的方法，其进一步包括穿透所述衬底的一部分的牺牲柱，其中所述牺牲柱从所述金属垫偏移且耦合到所述牺牲层。
18.根据权利要求17所述的方法，其中所述去除所述牺牲层进一步包括：
从与所述第二衬底相对的一侧去除所述第一衬底的一部分；及
去除所述牺牲柱以形成穿透所述衬底的通孔。
CN201910520717.1A 2018-06-28 2019-06-17 半导体结构及其形成方法 Active CN110660778B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862691418P 2018-06-28 2018-06-28
US62/691,418 2018-06-28
US16/281,689 2019-02-21
US16/281,689 US10796954B2 (en) 2018-06-28 2019-02-21 Semiconductor structure and method for forming the same

Publications (2)

Publication Number Publication Date
CN110660778A CN110660778A (zh) 2020-01-07
CN110660778B true CN110660778B (zh) 2021-09-14

Family

ID=69028635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910520717.1A Active CN110660778B (zh) 2018-06-28 2019-06-17 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN110660778B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569176A (zh) * 2012-01-18 2012-07-11 上海华力微电子有限公司 制备双大马士革结构的方法
DE102013106153B4 (de) * 2013-03-15 2020-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Zwischenverbindungsstruktur für eine gestapelte Vorrichtung und Verfahren
US9159671B2 (en) * 2013-11-19 2015-10-13 International Business Machines Corporation Copper wire and dielectric with air gaps

Also Published As

Publication number Publication date
CN110660778A (zh) 2020-01-07

Similar Documents

Publication Publication Date Title
TWI722430B (zh) 半導體結構及其形成方法
US7795137B2 (en) Manufacturing method of semiconductor device
US8841753B2 (en) Semiconductor device having seal wiring
US8796852B2 (en) 3D integrated circuit structure and method for manufacturing the same
US10297583B2 (en) Semiconductor device package and methods of packaging thereof
KR20190008076A (ko) 패드 개구부 및 트렌치를 위한 패시베이션 스킴
KR102342976B1 (ko) 본드 패드를 위한 막 구조
US7948088B2 (en) Semiconductor device
US9455192B2 (en) Kerf preparation for backside metallization
CN103811465A (zh) 封装结构和其制作方法
US20090032871A1 (en) Integrated circuit with interconnected frontside contact and backside contact
US11869988B2 (en) Double-sided stacked DTC structure
KR102533937B1 (ko) 프론트 엔드 오브 라인(feol) 반도체-온-기판 관통 비아(tsv)
US10424549B2 (en) Trench structure and method
US11373971B2 (en) Semiconductor device structure and methods of forming the same
CN110660778B (zh) 半导体结构及其形成方法
US20220359346A1 (en) Front-end-of-line (feol) through semiconductor-on-substrate via (tsv)
TWI764910B (zh) 半導體裝置及其形成方法
US10090245B2 (en) Semiconductor device structure
CN116387162A (zh) 半导体器件及其制作方法
CN105742193A (zh) 晶圆与晶圆接合的工艺及结构
US20240096830A1 (en) Adding Sealing Material to Wafer edge for Wafer Bonding
US10818596B2 (en) Method for forming semiconductor device structure with graphene layer
JP4007317B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant