CN110651373B - 包含具有金属性层片的层结构的柔性部件 - Google Patents

包含具有金属性层片的层结构的柔性部件 Download PDF

Info

Publication number
CN110651373B
CN110651373B CN201880030970.2A CN201880030970A CN110651373B CN 110651373 B CN110651373 B CN 110651373B CN 201880030970 A CN201880030970 A CN 201880030970A CN 110651373 B CN110651373 B CN 110651373B
Authority
CN
China
Prior art keywords
layer
metallic
flexible
coated flexible
mox
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880030970.2A
Other languages
English (en)
Other versions
CN110651373A (zh
Inventor
哈拉尔德·考斯滕鲍尔
乔格·温克勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Plansee SE
Original Assignee
Plansee SE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plansee SE filed Critical Plansee SE
Publication of CN110651373A publication Critical patent/CN110651373A/zh
Application granted granted Critical
Publication of CN110651373B publication Critical patent/CN110651373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/20—Metallic material, boron or silicon on organic substrates
    • C23C14/205—Metallic material, boron or silicon on organic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C24/00—Coating starting from inorganic powder
    • C23C24/02—Coating starting from inorganic powder by application of pressure only
    • C23C24/04—Impact or kinetic deposition of particles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C23C28/345—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer
    • C23C28/3455—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates with at least one oxide layer with a refractory ceramic layer, e.g. refractory metal oxide, ZrO2, rare earth oxides or a thermal barrier system comprising at least one refractory oxide layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F3/00—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces
    • B22F3/10—Sintering only
    • B22F3/105—Sintering only by using electric current other than for infrared radiant energy, laser radiation or plasma ; by ultrasonic bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F3/00—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces
    • B22F3/12—Both compacting and sintering
    • B22F3/14—Both compacting and sintering simultaneously
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F3/00—Manufacture of workpieces or articles from metallic powder characterised by the manner of compacting or sintering; Apparatus specially adapted therefor ; Presses and furnaces
    • B22F3/12—Both compacting and sintering
    • B22F3/14—Both compacting and sintering simultaneously
    • B22F3/15—Hot isostatic pressing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

一种添加剂用于保持层平面内的Mo基层的导电性的用途，其中Mo基层施加至柔性基板——直接或通过一个或多个中间层，该柔性基板经受单次或重复的弯曲应力、拉伸应力和/或扭转应力，其中添加剂为Cu、Ag、Au或其混合物，以及包含柔性基板和具有含有MoX的金属性层片的层结构的涂覆的柔性部件，其中X是来自Cu、Ag、Au的组的一种或多种元素，以及用于生产此类部件的方法。

Description

包含具有金属性层片的层结构的柔性部件
技术领域
本发明涉及具有权利要求1的前序部分的特征的用于保持层平面内Mo基层的导电性的添加剂的用途，具有权利要求2的前序部分的特征的涂覆的柔性部件，以及具有权利要求20的前序部分的特征的用于生产涂覆的柔性部件的方法。
背景技术
柔性、弯曲部件领域的技术进步与薄膜材料领域的进步紧密相关。特别地，这一进步使电子领域的进一步发展成为可能，特别是薄膜部件，例如薄膜晶体管(TFT)，作为用于电子显示屏的有源控制(“有源矩阵”)的结构的一部分，电子显示屏例如液晶显示器(TFT-LCD)、AM-OLED(有源矩阵有机发光二极管)或微LED(发光二极管)显示屏。有源矩阵结构还可以用于其它应用，例如用于X射线辐射的传感器阵列。在这些应用中，电导体迹线以矩阵形式布置成行(“栅极线”；“行”)和列(“信号线”；“列线”；“数据线”)。导体迹线提供用于将电信号、电流或电压从一个点传输到另一个点的导电路径。
每个有源矩阵行(或列)由长而窄的导体迹线组成(例如，具有几厘米到几乎2m的长度、几微米到几十微米的宽度，以及几十到几百纳米的总的层厚度)，其各自在薄膜晶体管的区域中具有一个或多个扩展，一个或多个扩展分别形成TFT的栅极(“控制电极”)或源极/漏极(“流入和流出电极”)。导体迹线将TFT的栅极或源极/漏极连接到基板的边缘区域，其中布置有用于外部接触的接触区域(“接触垫”)或者用于控制显示屏的栅极和数据驱动器结构(行和列驱动器)。
借助于有源矩阵控制，可以在一个(例如TFT-LCD)或多个(例如AM-OLED显示屏)TFT上单独地调节每个单独像素的亮度；在这种情况下，决定性的是，沿着长的栅极和信号导体迹线的电压降尽可能小，因为否则将导致在像素中依赖于长度的、不期望的亮度差。(人眼对亮度差反应非常敏感)
在布置在弯曲、柔性或可枢转的基板上的有源矩阵结构的情况下，特别是长的行和列导体迹线经受高的变形应力和/或弯曲应力和/或扭转应力，其中作为小得多的空间扩展的结果(通常矩形区具有从几微米到几十微米的边缘长度)，该应力在TFT结构中的栅极和源极/漏极处小得多。由于该应力，尤其在脆性的导体迹线材料的情况下，电阻增加多个数量级会快速地出现。因此，不再给沿导体迹线布置的TFT均匀地提供限定的电压，并且在显示屏应用中可出现依赖于长度的亮度差。在极端情况下，导体迹线完全失去其导电性，并且发生像素的完全失效。
尤其是在用于移动应用的显示屏的情况下，例如移动电话、平板PC和PDA(个人数字助理，personal digital assistant)，除了用于显示图像内容的实际单元之外，还有更多的外围电路集成在显示屏基板上。这些可以是例如用于控制栅极的电路(栅极驱动器)、用于控制源极/漏极的电路(数据驱动器)、DC-DC转换器、数模转换器、时序控制器或缓冲电路和接口电路。显示屏及其控制单元的这种组合称为面板上系统(SOP)(显示屏面板上系统)，或者，如果基板由玻璃组成，则称为玻璃上系统(SOG)。有利的是，将用于控制显示屏的外围电路直接布置在基板上而不是将它们实现为包含单独外壳的外部集成电路(IC)；主要优点是较低的生产成本、较低的功耗、较低的空间要求和较高的可靠性。
面板上系统显示屏通常通过低温多晶硅(LTPS)来实施，但也有可能使用其它半导体，诸如非晶硅或金属氧化物。
布置在基板上的部分外围电路通过电导体迹线、栅极线和信号线连接到单独像素的TFT，其中长度可以从几毫米到200cm，这取决于显示屏的尺寸。在变形应力、弯曲应力或扭转应力下，导体迹线的电阻改变应尽可能小，以防止显示屏的单独像素或整个行或列的失效，或防止显示器的亮度或颜色的不期望的差异(“色差，mura”)。
柔性触摸传感器(例如，电阻或电容传感器)也使用以矩阵布置的x和y电极，但是通常无有源TFT结构。在尺寸从几厘米到几米的较大传感器中，也使用非常长的窄导体迹线结构，例如，具有10-100cm的长度和5-50μm的宽度。在该应用中，在变形应力、弯曲应力或扭转应力下，导体迹线的电阻改变(增加)也应尽可能小，因为否则可出现传感器的故障(例如，由于信噪比的降低)。
在WO2016/032175(图7)中，提出了非线性的，例如正弦、波状、方波、曲折或锯齿波导体迹线结构，以降低经受弯曲应力的导体迹线中的机械张力。为了防止裂纹的扩展，还提出了分支和再结合导体迹线结构(上述文献中的图8c)。然而，所有这些结构都需要比简单的线性导体迹线更多的空间，并且电流必须总体上覆盖两点之间的较长路径，这会导致额外的电压降或信噪比的降低。
此外，新集成工艺的发展上的进步也使电子件能够与柔性基板结合，并且作为进一步的结果，生产更柔性的电子部件。所讨论的该类型的现有技术由AT15048U1形成。参考该文献以获得关于现有技术的进一步信息。
发明内容
本发明的目的是保持施加到柔性基板的金属性层片的导电性，其经受单次或重复的弯曲应力、拉伸应力和/或扭转应力。尤其，本发明的目的是在柔性基板上提供电导体迹线(金属性层片)，其中导体迹线的电阻在变形应力、弯曲应力或扭转应力的情况下沿着导体迹线(即，在层片平面内)尽可能小地改变，尤其是以小于10％改变。
此目的通过根据权利要求1的用途、根据权利要求2的涂覆的柔性部件、以及具有权利要求20的特征的用于生产涂覆的柔性部件的方法来实现。在从属权利要求中限定了本发明的有利实施例。
通过本发明，确保在柔性部件的单次或重复弯曲应力和/或拉伸应力和/或扭转应力的情况下，保持Mo基(钼基)层或层平面内的金属性层片的导电性。这是由于延展性的增加而发生的。
如权利要求2中所限定的多个金属性层片也可以提供在柔性基板上，其中，对于每个金属性层片施加以下限制：半导体的或电绝缘的层片直接邻接在两侧上，并且金属性层片本身根据权利要求2形成为单层、两层系统或三层系统。
Mo基层或MoX层含有至少50wt.％Mo，尤其是至少60wt.％Mo。
MoX层可由具有含有不同X的MoX部分层的多个MoX来建立。
除了保持导电性之外，延展性的提高还引起机械损伤容限的增加。例如，多层复合材料中的分层风险降低。
当然，除了添加剂X之外，Mo基层(MoX层)并非必须是纯Mo，而也可能存在污染物，尤其是源自PVD(物理气相沉积)方法——尤其是溅镀方法(阴极溅镀)(例如，Ar、O、N、C)——的工艺气氛的那些。然而，金属污染物应＜0.5at％。
在所提及的元素Cu、Ag、Au中，特别优选Cu。本文以at％计的较低浓度已经足以实现所需效果。此外，它比Ag和Au更加成本有效。
根据本发明，层结构具有金属性层片，金属性层片具有在一侧上直接邻接金属性层片的半导体的或电绝缘的层，以及在另一侧上直接邻接金属性层片的半导体的或电绝缘的层，其中，这些特性至少在被涂覆的柔性部件的特定区域中被满足(但不一定必须在柔性部件——特别是柔性电子部件——的所有区域中被满足)。进一步可能的邻接层将在下文中更详细地描述。“电绝缘的”在该情况下被理解为意指电阻大于1兆欧。
柔性和“柔性的”在本文中理解为这样的特性：吸收弯曲应力而不会不利影响与部件的使用相关的特性，和/或耐受这种应力。因此，足够柔性的部件也具有显著改善的延展性。
在本发明的意义上，显著改善的延展性应理解为意指，部件和/或当然也为所含有的一个或多个层对开裂和裂纹生长的抗性增加，因此，裂纹不能形成直至某一伸长率，或者仅以较大的伸长率形成，或者具有改变的裂纹走向。
为了描述延展性，以及作为另外结果因此为柔韧性，在本发明的范围内使用临界伸长率。临界伸长率定义为伸长率εk，在该伸长率下，柔性基板上的一个或多个层的电阻R相对于起始状态升高10％(R/R0＝1.1)。在具有足够高柔性的部件中，临界伸长率εk显著增加，因此显著更长地保持该一个或多个层的导电性。
在本发明的范围内，柔性基板应理解为在施加弯曲应力后，在沉积于其上的一个或多个层(涂层)中诱发伸长率ε的基板。如果该一个或多个层比基板薄得多，则伸长率大致由ε＝ds/2R来描述(ds是基板的厚度，且R是弯曲半径)。如果该一个或多个层与基板相比非常薄，则该一个或多个层中的伸长率可以被设定为大约仅等于拉伸应力或压应力。例如，柔性基板可以基于一种或多种聚合物材料构造，例如，聚酰亚胺、聚碳酸酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚醚砜、聚芳酯或多环烯烃。基于一种或多种聚合物材料的大多数柔性基板具有小于或等于8GPa的弹性模量。薄玻璃(厚度小于1mm的玻璃)、金属膜(例如厚度小于1mm的钢板、厚度小于1mm的铝、铜或钛箔)，或矿物材料(例如云母)也是本发明柔性部件的合适柔性基板。
适用于本发明的柔性基板又可由一个或多个层，和/或一种或多种材料组成。这种基板也可以已经预先完全或仅部分地用由其它材料制成的一个或多个层涂覆。
该部件优选是涂覆的柔性电子部件。与涂覆的柔性部件(例如具有金属性蒸气屏障层或光学层的包装膜)相比，涂覆的柔性电子部件具有至少一个传导电流的层。例如，在柔性电路、柔性显示屏、柔性传感器元件、柔性薄膜电容器、柔性薄膜电池或简单的导电膜(例如，柔性印刷电路板)中就是这种情况。在介绍部分中描述了可以根据本发明设计的这种柔性电子部件的实例。
根据本发明的涂覆的柔性部件的金属性层片优选具有小于1μm的厚度。金属性层片优选具有5nm的最小厚度，更优选至少10nm的厚度。5-300nm的厚度也是优选的，更优选5-100nm。如果金属性层片用作助粘剂层或扩散屏障层，则这种层厚度是特别有利的。可替代地，优选150至400nm的厚度范围。150-400nm的层厚特别良好地适合于在显示屏中使用根据本发明的涂覆的柔性部件，例如作为栅极层。
如权利要求2中以及可能在改进方案之一中所指定的一个或多个金属性层片可以是薄膜晶体管(TFT)的一部分。
在根据本发明的部件的一个示例性实施例中可以提供的是，在至少一个MoX层中，X是元素Cu，并且该MoCu层含有大于0.5at％且小于50at％的Cu，优选大于1at％且小于20at％的Cu。在这种情况下，特别优选地提供的是：金属性层片的所有MoX层由MoCu制成。
在根据本发明的部件的一个示例性实施例中可以提供的是，在至少一个MoX层中，X是元素Ag，并且该MoAg层含有大于10at％且小于50at％的Ag，优选大于20at％且小于50at％的Ag。在这种情况下，特别优选地提供的是：金属性层片的所有MoX层由MoAg制成。
在根据本发明的部件的一个示例性实施例中可以提供的是，在至少一个MoX层中，X是元素Au，并且该金属MoAu层含有大于5at％且小于20at％的Au。在这种情况下，特别优选地提供的是：金属性层片的所有MoX层由MoAu制成。
在根据本发明的部件的一个示例性实施例中可以提供的是，单独的MoX层具有小于200μOhmcm，优选小于100μOhmcm，特别优选小于50μOhmcm的层电阻ρ。
在根据本发明的部件的一个示例性实施例中可以提供的是，直接与金属性层片邻接的半导体的或电绝缘的层片中的至少一个形成为层。可以提供，直接邻接的半导体的或电绝缘的层片都形成为层。
在根据本发明的部件的一个示例性实施例中可以提供的是，金属性层片整体具有小于50μOhmcm，优选小于10μOhmcm，特别优选小于3.5μOhmcm的层电阻ρ。
在根据本发明的方法中，沉积至少一个MoX层，其含有大于0.5at％且小于50at％的X，其中X是来自Cu、Ag、Au的组的一种或多种元素。在这种情况下，MoX层可以形成如权利要求2中所限定的金属性层片，或者可以是其一部分。
至少一个MoX层和/或金属性层片的沉积可以通过不同类型的沉积方法来实现。例如，这种涂层可以通过物理或化学气相沉积来实现。
然而，如果至少一个MoX层和/或金属性层片的沉积借助于PVD方法，尤其是溅镀方法来实现是有利的。PVD方法(物理蒸气沉积；物理气相沉积)是已知的薄膜涂覆技术，其中将涂覆材料的颗粒转化为气相，然后沉积在基板上。特别均匀的涂层可以通过借助于PVD方法的沉积而沉积，其特性在涂覆表面上是相同的且各向同性的。该方法的其它优点是可以因此实现低的基板温度。例如，因此能够涂覆聚合物。此外，PVD层的特征在于，在基板上具有非常好的粘附性。
特别优选的是，如果MoX层和/或金属性层片通过溅镀方法(亦为：阴极溅镀方法)沉积。溅镀工艺可以相对容易地用于较大面积的均匀涂覆，因此是一种用于大规模生产的成本有效的方法。
非常特别优选的是，如果根据本发明的方法还包括以下步骤：
-提供基于钼的靶材，其含有0.5at％至小于50at％之间的X。
提供基于钼的靶材是在沉积至少一个MoX层及/或至少一个金属性层片之前发生的，靶材含有介于0.5at％与小于50at％之间的X。因此，MoX层和/或金属性层片由所提供的靶材沉积。
在这种情况下，靶材被理解为用于涂覆设备的涂覆源。在一个优选的方法中，所用的靶材是用于溅镀方法的溅镀靶材。
涂层的化学组成通过所用靶材的化学组成来确定。然而，由于靶材中所含元素的溅镀行为(溅镀效率)略有不同，可出现涂层组成与靶材组成的偏差。
例如，通过优选的由MoCu靶材溅镀Cu，沉积涂层中的Cu含量可以略微增加。为了产生例如含有大于10at％Cu的涂层，相应的靶材也可含有小于10at％Cu。
可替代地，对于使用单一靶材，也可通过单独的靶材的共沉积(优选：共溅镀)来沉积金属性层片。在这种情况下，涂层的化学组成可以另外通过选择不同的靶材来控制。
适合于沉积金属性层片的溅镀靶材的生产可以例如通过粉末冶金法进行。
用于生产溅镀靶材的可能的粉末冶金途径基于热压技术，诸如热压(HP)或放电等离子体烧结(SPS)。在两种情况下，将粉末混合物倒入压机的模具中，在模具中加热，并在高压压力和高温下烧结/压实成致密部件。在这种情况下，产生具有均一晶粒的均匀微结构，其不具有择优取向(织构)。
用于生产溅镀靶材的类似的粉末冶金途径是热等静压(HIP)。在这种情况下，将待压实的材料倒入可变形的致密容器(通常为钢罐)。在这种情况下，它可以是粉末、粉末混合物或生坯(呈压制粉末的形式)。将位于该容器中的材料在该容器中一器皿中烧结/压实，在高温和高压下在保护性气体(例如氩气)下向其施加压力。气体压力从所有侧面起作用，因此该过程被称为等静压制。典型的工艺参数是例如1100℃和100MPa，保持时间为3小时。在这种情况下，产生具有均一晶粒的均匀微结构，其不具有择优取向(织构)。
通过粉末冶金途径生产溅镀靶材的另一选择是烧结和随后的成形。在这种情况下，在氢气或真空下在高温下烧结粉末坯料。在烧结之后，进行成形步骤，例如轧制或锻造，以获得>99％的高相对密度。在这种情况下，产生具有细长晶粒的微结构，其具有择优取向(织构)。然而，在可选的随后的低张力退火或再结晶退火的情况下，产生具有均一晶粒的均匀微结构，其仍然具有择优取向(织构)。
通过粉末冶金途径生产溅镀靶材的另一选择是借助于热喷涂方法，例如冷气喷涂或真空等离子体喷涂(VPS)，将粉末、或粉末混合物施加到相应的支撑结构，例如板或管。
附图说明
下面将基于示例性实施例并基于附图更详细地描述本发明。
在附图中：
图1示出了具有电阻测量值的单轴拉伸实验的示意性结构，用于确定断裂时的临界伸长率εk
图2示出了随层中Cu含量的变化的Mo和MoCu合金的R/R0曲线
图3示出了在最大伸长率为15at％后Mo层和各种MoCu层的开裂的电子显微镜图像
图4示出了随层中Ag含量的变化的Mo和MoAg合金的R/R0曲线
图5示出了在最大伸长率为15at％后Mo层和各种MoAg层的开裂的电子显微镜图像
图6以截面示出了底栅薄膜晶体管的层结构
图7示出了面板上系统显示屏(从上方)的示意性框图
图8示出了面板上系统显示屏的细节，其从上方示出了驱动器电路和TFT显示屏区域之间的导体迹线结构
图9示出了TFT显示屏结构的细节(从上方；平面图)，其示出了TFT的栅极和源极/漏极如何连接到栅极线和数据线
图10以截面示出了顶栅LTPS-TFT的层结构
图11示出了在硅晶片上溅镀的500nm厚的MoCu薄膜的X射线衍射图
图12示出了在硅晶片上溅镀的500nm厚的MoAg薄膜的X射线衍射图。
具体实施方式
实例1：
在多个实验系列的范围内，将基于钼的不同金属性层沉积在聚酰亚胺基板上。在这种情况下，制造具有不同化学组成的层。
基于钼的金属性层的组成总结在表1中。
表1：MoCu溅镀层的化学组成
Mo[at％] Cu[at％]
层1 93 7
层2 82 18
层3 66 34
层4 48 52
以厚度为50nm的钼层的形式的纯Mo用作钼基合金的参照材料。
所有层在室温下沉积在50μm厚的由聚酰亚胺(PI，例如)制成的膜上。在这种情况下，工艺参数保持恒定，以尽可能地排除不同工艺条件对结果的影响。将层厚度保持恒定在50nm，以避免几何效应对结果的影响。
基板表面被完全涂覆，没有通过例如蚀刻方法产生更小的结构。
使用MTS Tyron万能试验机在聚酰亚胺基板上的层样品上进行了单轴拉伸测试。实验装置示意性地示于图1。在这种情况下，基板弹性变形至最大伸长率ε为15％。在拉伸测试期间，使用四点法连续记录层R的电阻。测量开始时的电阻称为R0。在这种情况下，起始状态下的样品长度(夹具之间的自由长度)为20mm，宽度为5mm。
测量装置示意性地示于图1。在这种情况下，Lconst指固定的夹紧长度，在该长度内不发生伸长。临界伸长率定义为伸长率εk，在该伸长率下，柔性基板上的层R的电阻相对于起始状态升高10％，即R/R0＝1.1。
通过该拉伸测试确定的临界伸长率εk列于表2中。
表2：研究的Mo和MoCu层的临界伸长率εk，以及相对于由纯Mo制成的参照样品的差异。此外，还表明了非导电硼硅酸盐玻璃(Corning Eagle)上的500nm厚层的层电阻。
材料 临界伸长率εk Δεk 层电阻ρ(μOhmcm)
Mo 1.10％ 参照物 22
MoCu 7at％ 1.76％ 0.66 77
MoCu 18at％ 2.09％ 0.99 119
MoCu 34at％ 2.13％ 1.03 132
MoCu 52at％ 3.23％ 2.13 97
图2示出了相对于施加的伸长率ε，电阻相比于起始电阻的升高(R/R0)。曲线“理论”表明电阻的增加，其仅通过样品的形状改变而发生。如在参照材料上测量的曲线中明显看出的，电阻随着伸长率的增加而非常强烈地升高。
在上述拉伸测试之后，在光学显微镜和扫描电子显微镜中研究测试层。在这种情况下，判断在层中出现的裂纹的形状和裂纹之间的平均距离。
在基于脆性材料(例如纯Mo)的层中，典型的脆性材料行为的裂纹图通常于样品在拉伸应力下失效时出现。其特征在于平行延伸的线性裂纹网络，其大致与负载方向成直角地形成。例如，在图3(Mo，左侧)中可以看到这种裂纹图。这些线性裂纹通常在样品的整个宽度上从一侧延伸到另一侧，并贯穿层的整个厚度。这种裂纹也被称为贯穿厚度裂纹(through thickness crack，TTC)。TTC大幅度降低了层的导电性，因为在最坏的情况下，在层中不再存在连续的导电连接。
由表2从失效准则R/R0＝1.1推断的临界伸长率示出，随着层中Cu含量增加，层的延展性增加。可以认为延展性的增加是由材料中更容易的位移运动引起的。因此，这导致临界伸长率的增加和TTC的发生降低。
作为一个实例，图2示出了样品MoCu 7at％的电阻曲线R/R0。裂纹的外观仍然与TTC相对应，但临界伸长率εk已经显著提高。
除了临界伸长率εk的提高之外，可以观察到另一效果，即裂纹的外观从脆性材料行为变为延展性材料行为。可以识别出对于延展性材料行为而言典型的裂纹，即裂纹不再是线性的，而是具有更多的“之”字形走向。在裂纹尖端处的裂纹偏转是这种开裂行为的可能解释。
在图3(中间的图，MoCu 18at％)中可以看出，在MoCu 18at％的情况下，裂纹大体上平行延伸，但不再线性延伸。在图3中可以清楚地看到已经有更大延展性的裂纹图(右侧图像，MoCu 52at％)。有更大延展性特征的裂纹通常延伸穿过整个层厚度，但不一定在整个样品宽度上延伸，导电连接借此仍然存在于材料中。如图2所示，在这种情况下，R/R0曲线的斜率较低(曲线上升不太快)。
因此，由于基于钼的层中的少量铜含量，临界伸长率εk已经显著提高，并且降低了裂纹的发生。当进一步增加Cu含量时，开裂行为从脆性向延展性方向改变。因此，Cu作为Mo的添加剂的特别之处尤其在于，即使少量添加也导致Mo基层的延展性显著增加，并且Cu作为材料是相对成本有效的。
图11示出了Cu含量分别为18at％和34at％的两个MoCu层的X射线衍射图。纯Mo或Cu层的衍射图也分别包括在内以作为参照。所有层都是在室温下(没有基板加热)通过DC溅镀沉积在硅晶片上，并且厚度为500nm。使用Bruker-AXS D8衍射仪，以掠入射模式在2°入射角记录晶体结构，该衍射仪配备有Cu-KαX-射线辐射源。分别以垂直虚线示出体心立方(cl)钼(体群组Im-3m)的X射线反射的位置，并且以垂直虚线示出面心立方(cF)铜(体群组Fm-3m)的反射位置作为参照；数据取自ICDD(国际衍射数据中心)数据库。从图11可以看出，具有高铜含量MoCu 18at％和MoCu 34at％的两种系统不具有单独的Cu相，因为在衍射图中不存在相应的反射。因此推测Cu提供为以混晶的形式强制溶解在钼中，即，铜原子占据了钼晶格空间。铜原子以这种方式导致Mo晶格的变形。两个反射——Mo(110)和Mo(200)——还表示出变形的Mo晶格，与未变形的参照相比，其向更高的衍射角(2θ)移动，因为Cu原子(原子半径128pm)小于Mo原子(140pm)。
此外，在表2的最后一列中，示出了各种Mo或MoCu薄膜的层电阻ρ(μOhmcm)(在绝缘玻璃基板上有500nm层厚度)。对于测量，通过四点法测量比表面电阻Rs(欧姆/片)，并乘以层厚度。MoCu层的层电阻上升到高达34at％的Cu含量，然后随着Cu含量的增加再次降低。所有MoCu层的层电阻小于150μOhmcm。
在由MoCu/Cu或MoCu/Al制成的多层片的层的情况下，沿着长导体迹线的层电阻首先由具有更好导电性的Cu或Al的相应材料决定。由50nm MoCu 34at％和其上的300nm Cu制成的两层片的层(沉积在非导电玻璃基板上)具有2.0μOhmcm的层电阻。由50nm MoCu34at％和其上的300nm Al制成的两层片的层具有3.1μOhmcm的层电阻。
认为所研究的层的机械特性仍可以进一步优化。因此，有可能通过有针对性的热处理，可以进一步优化基于钼的沉积层的微观结构和内应力状态。通过有针对性地设定沉积条件，也可以有意地影响层的生长，并且很可能实现延展性的进一步增加。
实例2：
在多个实验系列的范围内，将基于钼的不同金属性层沉积在聚酰亚胺基板上。在这种情况下制造具有不同化学组成的层。
基于钼的金属性层的组成总结在表3中。
表3：MoAg溅镀层的化学组成
Mo[at％] Ag[at％]
层1 82 18
层2 69 31
层3 56 44
层4 48 52
以厚度为50nm的钼层的形式的纯Mo用作钼基合金的参照材料。
所有层在室温下沉积在50μm厚的由聚酰亚胺(PI，例如)制成的膜上。在这种情况下，工艺参数保持恒定，以尽可能地排除不同工艺条件对结果的影响。将层厚度保持恒定在50nm，以避免几何效应对结果的影响。
基板表面被完全涂覆，没有通过例如蚀刻方法产生更小的结构。
通过实施例1所述的拉伸测试确定的临界伸长率εk列于表4中。
表4：研究的Mo和MoAg层的临界伸长率εk，以及相对于由纯Mo制成的参照样品的差异。此外，还表明了非导电硼硅酸盐玻璃(Corning Eagle XG)上500nm厚层的层电阻。
材料 临界伸长率εk Δεk 层电阻ρ(μOhmcm)
Mo 1.10％ 参照物 22
MoAg 18at％ 1.16％ 0.06 96
MoAg 31at％ 1.52％ 0.42 138
MoAg 44at％ 2.31％ 1.21 111
MoAg 52at％ 3.81％ 2.71 101
在上述拉伸测试之后，在光学显微镜和扫描电子显微镜中研究测试层。在这种情况下，判断在层中出现的裂纹的形状和裂纹之间的平均距离。
在基于脆性材料(例如纯Mo)的层中，在样品在拉伸应力下失效时通常出现裂纹图，这对脆性材料行为是典型的。其特征在于平行延伸的线性裂纹网络，其大致与应力方向成直角地形成。例如，在图5(Mo，左侧)中可以看到这种裂纹图。这些线性裂纹通常在样品的整个宽度上从一侧延伸到另一侧，并贯穿层的整个厚度。这种裂纹也被称为贯穿厚度裂纹(TTC)。TTC大幅度降低了层的导电性，因为在最坏的情况下，在层中不再存在连续的导电连接。从参照材料上测得的曲线可以明显看出，电阻随着伸长率的增加而非常强烈地增加。
这可以从图4推断，图4示出了相对于施加的伸长率ε，电阻相比于起始电阻的升高(R/R0)。
如图4和表4所示，由表4从失效准则R/R0＝1.1推断的临界伸长率示出，由于层中大于18at％的临界Ag含量，层的延展性显著增加。可以认为延展性的增加是由材料中更容易的位移运动引起的。作为进一步的结果，这导致临界伸长率的增加和TTC的发生降低。因此，作为Mo添加剂的Ag的特征尤其在于，更多的添加导致Mo基层的延展性的非常高的增加。
作为一个实例，图4示出了各种MoAg样品的电阻曲线R/R0。从图5(右上侧)可以明显看出，裂纹的外观仍然与TTC相对应，但临界伸长率εk已经显著增加。
除了临界伸长率εk的提高之外，可以观察到另一效果，即裂纹的外观从脆性材料行为变为延展性材料行为。可以识别出对于延展性材料行为而言典型的裂纹，即裂纹不再是线性的，而是具有更多的“之”字形走向。在裂纹尖端处的裂纹偏转是这种开裂行为的可能解释。
在图5(MoAg 44at％的图像)中可以看出，在MoAg 44at％的情况下，裂纹大体上平行延伸，但不再是线性延伸。在图5中可以清楚地看到已经有更大延展性的裂纹图(MoAg52at％)。有更大延展性特征的裂纹通常延伸穿过整个层厚度，但不一定在整个样品宽度上延伸，导电连接借此仍然存在于材料中。如图4所示，在这种情况下，R/R0曲线的斜率较低(曲线上升不太快)。
由于基于钼的层中18at％的临界Ag含量，临界伸长率εk显著增加，并且裂纹的发生降低。当进一步增加Ag含量时，开裂行为从脆性向延展性方向改变。
图12示出了沉积的MoAg层的x-射线衍射图。进行层沉积和晶体结构的分析与MoCu系统类似(图11)。纯Mo或Ag层的衍射图也分别包括在内作为参照。在图12中，以垂直虚线示出体心立方(cl)钼(体群组lm-3m)的X射线反射的位置，并且以垂直虚线示出面心立方(cF)银(体群组Fm-3m)的反射位置作为参照；数据取自ICDD(国际衍射数据中心)数据库。从图12可以看出，银含量高达44at％的MoAg系统没有单独的Ag相，因为在衍射图中不存在相应的反射。因此推测Ag提供为以混晶的形式强制溶解在钼中，即，银原子占据了钼晶格空间。银原子以这种方式导致Mo晶格的变形。两个反射——Mo(110)和Mo(200)——还表示出变形的Mo晶格，与未变形的参照相比，其向更低的衍射角(2θ)移动，因为Ag原子(原子半径165pm)大于Mo原子(140pm)。如MoAg 52at％层所示，仅可识别(220)银反射，这表明在cl-钼基体中开始析出单独的银相。
在MoCu或MoAg薄膜中，铜或银(元素X)分别因此以强制溶解在cl-钼晶格中被提供。纯金(Au)的晶体结构与Cu和Ag(体群组Fm-3m)的晶体结构相同。所有三种元素都在化学元素周期表的相同副族(11)中，且在许多方面显示相似化学及物理行为。因此推测，具有低于40at％的Au含量的经溅镀的MoAu薄膜亦以混合晶体的形式被提供，其中金原子强制溶解于cl-Mo基体中。
此外，在表4的最后一列中，示出了各种Mo或MoAg薄膜的层电阻ρ(μOhmcm)(在绝缘玻璃基板上有500nm层厚度)。对于测量，通过四点法测量比表面电阻Rs(欧姆/片)，并乘以层厚度。MoAg层的层电阻上升到Ag含量高达31at％，然后随着Ag含量的上升再次降低。所有MoAg层的层电阻小于150μOhmcm。
在由MoAg/Cu或MoAg/Al制成的多层片的层的情况下，沿着长导体迹线的层电阻首先由分别较佳的导电材料Cu或Al来决定。由50nm MoAg 31at％和其上的300nm Cu制成的两层片的层(沉积在非导电玻璃基板上)具有2.0μOhmcm的层电阻。由50nm MoAg 31at％和其上的300nm Al制成的两层片的层具有3.1μOhmcm的层电阻。
如权利要求2中以及可能在改进方案之一中所指定的一个或多个金属性层片可以是薄膜晶体管(TFT)的一部分。图6中以横截面示出这种电薄膜部件的层结构。TFT由半导体层150、栅极120、源极170a和漏极170b组成，其中这三个金属导电电极层中的至少一个由根据本发明的金属性层片组成。栅极120通过电绝缘层(栅极绝缘体、栅极介电材料)140而与半导体层150分离。源极170a通过电绝缘钝化层180而与漏极170b分离。此外，该钝化层180还将源极170a/漏极170b与像素电极层190(除了下文中描述的接触孔之外)分离。
下面将描述如根据图6中的一个实施例所示的底栅TFT的一般层结构。TFT层结构布置在柔性基板100上。首先，缓冲层110可以布置在柔性基板100上，其覆盖整个基板100，以补偿柔性基板100的上侧上的可能的不规则性，或者防止不期望的污染物例如通过扩散或渗透而穿透到半导体层150中。缓冲层可以例如由含有氧化硅或氮化硅的单层片或多层片的层组成。栅极120布置在缓冲层110上方。通过施加电压，由于半导体层150中的电场效应，可以产生导电沟道，其将源极170a导电地连接到漏极170b。栅极120可以由根据本发明的金属性层片组成，或者由对应于现有技术的由单层片或多层片的层制成的金属化物组成，其至少包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、铌(Nb)、钽(Ta)。
电绝缘层(栅极介电材料)140布置在栅极120上方。该电绝缘层140可以包括例如由氧化硅、氮化硅、氧化铝或电绝缘有机材料(例如苯并环丁烯(BCB)或含有丙烯酸的材料)制成的层。
半导体层150邻接电绝缘层(栅极介电材料)140，并且可以含有例如非晶硅(a-Si)、多晶硅、诸如氧化铟镓锌(IGZO)的金属氧化物半导体或有机半导体。在半导体层150a含有a-Si的情况下，n+掺杂半导体层150b也可以布置在该层之上，例如，含有磷掺杂a-Si。在半导体层150a包括诸如IGZO的金属氧化物半导体的情况下，通常省略掺杂半导体层150b。
源极层170a和漏极层170b布置在半导体层150上方。这些层可以由根据本发明的金属性层片组成，或者由对应于现有技术的由单层片层或多层片的层制成的金属化物组成，其至少包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、铌(Nb)、钽(Ta)。
钝化层180布置在半导体层150和源极层170a/漏极层170b上方。该电绝缘钝化层180可以包括例如由氧化硅、氮化硅、氧化铝或电绝缘有机材料(例如苯并环丁烯(BCB)或含有丙烯酸的材料)制成的层。
钝化层180被接触孔中断，其将邻接像素电极层190电连接到漏极170b。像素电极层190是导电的，并且可以形成为光学透明层或光学反射层，并且可以体现为单层片或多层片。如果像素电极层190形成为光学透明层，则其可以包括例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铝锌(AZO)。如果像素电极层190形成为光学反射层，则其可以包括由Al、Ag、Mg、Pt、Pd、Au、Nd、Ni、Ir制成的反射层，且亦有包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铝锌(AZO)的层。
本文描述的TFT可以是柔性TFT-LCD显示屏或OLED显示屏的一部分。
如权利要求2中以及可能在改进方案之一中所指定的一个或多个金属性层片可以是面板上系统(SOP)系统的一部分，其中TFT有主动矩阵显示器与外围电子控制单元共同布置在基板上。图7中示出了SOP，显示单元1可以例如由液晶显示器(LCD)、有机发光二极管(OLED)、无机发光二极管(LED)或电泳显示屏(“E-paper”)组成。显示单元1代表显示屏的实际可见部分，在该部分上显示图像内容。多个驱动器及控制电路在基板上围绕该区域布置，其通常隐藏在外壳的不透光部分后面，因此它们对于用户是不可见的。原则上，可以在SOP上布置一个或多个下述电子电路，其中该列表不是穷举的，并且根据所使用的显示单元，可以需要更多的电路来进行控制。
为了控制显示单元1，可以在基板上布置水平数据驱动器电路(列驱动器，columndriver)2a/b，其通过数据线(未示出)连接到TFT(未示出)的源极170a/漏极170b。栅极驱动器结构(行驱动器，row driver)3可以位于基板上以控制栅极120，其通过栅极线(未示出)连接到TFT(未示出)的栅极120。
此外，DC-DC转换器电路4可以布置在外围区域中，其将较低的输入电压转换为较高的输出电压；为了控制TFT-LCD显示屏，例如，可以在输入处施加+3.3到+5.0V的电压，该电压被转换成在-40到+40V范围内的较高输出电压(“电荷泵”)，这是控制液晶所需要的。
此外，电路5可以布置在SOP上，其为显示单元1提供参考电压(Vcom，例如，对于LCD显示屏为+5V)。
此外，时序控制器电路(TCon)6、数模转换器电路7、放电级8和Vcom缓冲电路9可以布置在基板上。
SOP通过接触区域10连接到显示控制电子件的其余部件或显示卡。外围电路2至9使用根据本发明的金属性层片(未示出)彼此连接，连接到显示单元1和接触区域(“垫接触”，“pad contact”)10。
图8中以实例的方式示出了显示单元1的接触，行驱动器3通过电导体迹线20连接到显示单元1，列驱动器2b通过电导体迹线21连接到显示单元1。一个或两个导体迹线20或21可由如在权利要求2中以及可能在改进方案之一所指定的根据本发明的金属性层片组成。
图9示出了薄膜晶体管(TFT)与栅极线和数据线的接触。栅极导体迹线20在TFT的区域中有扩展，其形成TFT的栅极120。数据导体迹线21在TFT的形成TFT的源极170a的区域中有扩展，并且在由源极中断的区域中具有扩展，该区域形成TFT的漏极170b，并且与像素电极190连接。如权利要求2和在改进方案之一所指定的，导体迹线20或21之一或两者，和/或TFT电极120、170a/b可以由根据本发明的金属性层片组成。
此外，如权利要求2中以及可能在改进方案之一所指定的一个或多个金属性层片可以是低温多晶硅(LTPS)薄膜晶体管(TFT)的一部分，其层结构在图10中以截面的方式通过示例示出。与图6的TFT结构相比，在这种情况下，其是顶栅TFT，即，栅极240布置在半导体层220之上，而不是其之下。LTPS-TFT优选地实施为顶栅TFT。与非晶硅(0.5-1.5cm2/Vs)相比，LTPS半导体具有显著更高的载流子迁移率(50-200cm2/Vs)。因此，这种TFT也可以用于控制电流驱动显示器，例如OLED或微LED。
下文将以实例方式描述用于顶栅LTPS TFT的层结构。LTPS-TFT布置在柔性基板200上。首先，缓冲层210可以布置在柔性基板200上，其覆盖整个基板200以补偿柔性基板200的上侧上的可能的不规则性，或者防止不希望的污染物例如通过扩散或渗透而穿透到半导体层220中，或者掺杂半导体区域221(源极)和222(漏极)中。缓冲层210可以例如由包括氧化硅、氮化硅或氮氧化硅的单层片层或多层片的层组成。根据基板的组成，也可以省略缓冲层。
可以由未掺杂多晶硅组成的半导体层220布置在缓冲层210上。源极221位于一侧上邻接此层220(也称为“沟道区”)，且漏极222位于另一侧上，其可各自由掺杂多晶硅组成。掺杂可以例如通过离子注入来执行；例如，通过使用硼(B)或B2H6，可以完成p掺杂。然而，取决于TFT的实施例，掺杂类型(p或n)和/或掺杂剂的类型可以改变。
栅绝缘层230布置在半导体层220、221和222上方。该栅绝缘层230可以例如由氮化硅或氧化硅组成。栅极240布置在栅绝缘层230上，使得其具有与沟道区(半导体层220)至少一定的重叠区域(在垂直方向)。栅极240可以由根据本发明的金属性层片组成，或者由对应于现有技术的由单层片层或多层片的层制成的金属化物组成，其至少包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、铌(Nb)、钽(Ta)。栅极240通过栅极线(未示出)连接到控制电子件(未示出)，尤其是当前的驱动器。
绝缘层250施加在栅极240和/或栅绝缘层230上，其可以由与栅绝缘层230类似的材料组成，例如氮化硅或氧化硅。绝缘层250及栅绝缘层230提供有通孔，其使得源极221和漏极222可(电)接取至半导体层。
控制和/或接触源极层260和控制和/或接触漏极层270布置在绝缘层250之上，并且通过上述通孔连接到半导体的源极221/漏极222。控制和/或接触源极层260/漏极层270可由根据本发明的金属性层片组成，或者由对应于现有技术的由单层片层或多层片的层制成的金属化物组成，其至少包括铝(Al)、铜(Cu)、银(Ag)、金(Au)、铂(Pt)、钼(Mo)、钨(W)、钛(Ti)、铬(Cr)、铌(Nb)、钽(Ta)。控制和/或接触源极层260通过数据线(信号线；未示出)连接到控制电子器件，尤其是列驱动器(未示出)。
薄膜晶体管由半导体层220、栅极240和控制和/或接触源极层260/漏极层270形成。然而，TFT的配置不限于上述示例性实施例，而是还可以具有本领域技术人员能够容易地实现的许多其它配置。
平坦化层280也可以布置在TFT结构之上，特别是如果还有另外的发光层，例如OLED层(未示出)布置在TFT之上。平坦化层280可以包括例如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(BCB)。平坦化层280提供有通孔，其使得控制和/或接触漏极层270的区域是可接取的。
图10中还以举例的方式示出了像素电极层290，其施加在平坦化层280之上，并且通过通孔而导电连接到控制和/或接触漏极层270。在LTPS-OLED显示屏的情况下，像素电极层290形成发光结构的第一电极(通常是向上发射的结构中的阳极)。如果像素电极层290形成为光学透明层，则其可以包括例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铝锌(AZO)。
如果像素电极层290形成为光学反射层，其可以包括由Al、Ag、Mg、Pt、Pd、Au、Nd、Ni、Ir制成的反射层，并且还有包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)或氧化铝锌(AZO)的层。
可以认为，仍可以进一步优化所研究的层的机械特性。因此，很可能的是通过有针对性的热处理，可以进一步优化基于钼的沉积层的微观结构和内应力状态。通过有目的地设定沉积条件，也可以有意地影响层的生长，并且很可能实现延展性的进一步提高。
附图标记列表：
R：各层的电阻
R0：在测量开始时的电阻
R0：比表面电阻
ε：最大伸长率
εk：临界伸长率
Lconst：固定的夹紧长度，在该长度内不发生伸长
ρ：层电阻
1：显示单元
2a/b：数据驱动器电路(列驱动器)
3：栅极驱动器结构(行驱动器)
4：DC-DC转换器电路
5：电路
6：时序控制器电路(TCon)
7：数模转换器电路
8：放电阶段
9：缓冲电路
10：接触区域(“垫接触”)
20：电导体迹线
21：电导体迹线
100：柔性基板
110：缓冲层
120：栅极
140：绝缘层(栅极绝缘体、栅极介电材料)
150：半导体层
170a：源极
170b：漏极
180：电绝缘钝化层
190：像素电极层
200：柔性基板
210：缓冲层
220：半导体层
221：掺杂半导体区域(源极)
222：掺杂半导体区域(漏极)
230：栅绝缘层
240：栅极
250：绝缘层
260：控制和/或接触源极层
270：控制和/或接触漏极层
280：平坦化层
290：像素电极层

Claims (23)

1.一种添加剂X在保持层平面内的Mo基层的导电性的用途，其中所述Mo基层包含至少50wt.％的Mo并且其中所述Mo基层施加至柔性基板(100、200)——直接或通过一个或多个中间层，所述基板(100、200)经受单次或重复的弯曲应力、拉伸应力和/或扭转应力，其特征在于，所述添加剂X为Cu、Ag、Au或其混合物，并且Mo基层中的X提供为以混合晶体的形式溶解。
2.涂覆的柔性部件，含有：
-柔性基板(100、200)
-至少一个层结构，其直接或通过一个或多个中间层布置在所述基板(100、200)上，所述层结构具有金属性层片，所述金属性层片具有在一侧上直接邻接所述金属性层片的半导体的或电绝缘的层片，以及在另一侧上直接邻接所述金属性层片的半导体的或电绝缘的层片，
其特征在于，所述金属性层片由下述形成：
-单层，由MoX制成，或者
-两层系统，由MoX与Cu基层结合、或由MoX与Al基层结合制成，或者
-三层系统，由具有插入的Cu基层的两个MoX层、或由具有插入的Al基层的两个MoX层制成，
其中所述MoX层包含至少50wt.％的Mo，并且
其中，X是来自Cu、Ag、Au的组的一种或多种元素，并且Mo层中的X提供为以混合晶体的形式溶解。
3.根据权利要求2所述的涂覆的柔性部件，其中，在至少一个MoX层中，X是元素Cu，并且MoCu层含有大于0.5at％且小于50at％的Cu。
4.根据权利要求2所述的涂覆的柔性部件，其中，在至少一个MoX层中，X是元素Ag，并且MoAg层含有大于10at％且小于50at％的Ag。
5.根据权利要求2所述的涂覆的柔性部件，其中，在至少一个MoX层中，X是元素Au，并且金属性MoAu层含有大于5at％且小于20at％的Au。
6.根据权利要求2至5中任一项所述的涂覆的柔性部件，其中，单独MoX层具有小于200μOhmcm的层电阻率ρ。
7.根据权利要求2至5中任一项所述的涂覆的柔性部件，其中，所述柔性基板(100、200)与所述电绝缘的层片分别地形成。
8.根据权利要求2至5中任一项所述的涂覆的柔性部件，其中，所述柔性基板(100、200)由直接邻接所述金属性层片的所述半导体的或电绝缘的层片之一形成。
9.根据权利要求2至5中任一项所述的涂覆的柔性部件，其中，直接邻接所述金属性层片的所述半导体的或电绝缘的层片中的至少一个形成为层(140、150、220、250)。
10.根据权利要求2至5中任一项所述的涂覆的柔性部件，其中，所述金属性层片的厚度小于1μm。
11.根据权利要求10所述的涂覆的柔性部件，其中，所述金属性层片的厚度小于500nm。
12.根据权利要求10所述的涂覆的柔性部件，其中，所述金属性层片的厚度为5至100nm。
13.根据权利要求2至5中任一项所述的涂覆的柔性部件，其中，所述柔性基板(100、200)是透明的。
14.根据权利要求2至5中任一项所述的涂覆的柔性部件，其中，所述金属性层片总体具有小于50μOhmcm的层电阻率ρ。
15.根据权利要求2至5中任一项所述的涂覆的柔性部件，其中，所述柔性基板(100、200)包含以下组中的至少一种材料：
-聚合物
-薄玻璃
-金属箔
-矿物材料。
16.根据权利要求2至5中任一项所述的涂覆的柔性部件，其中，所述金属性层片的电阻(R)与测量开始时的电阻(R0)的比率(R/R0)在2％弹性伸长率(ε)下小于1.2。
17.根据权利要求2至5中任一项所述的涂覆的柔性部件，其中，所述涂覆的柔性部件(100、200)具有至少一个导体迹线结构。
18.根据权利要求17所述的涂覆的柔性部件，其中，所述金属性层片是所述至少一个导体迹线结构的一部分。
19.根据权利要求2至5中任一项所述的涂覆的柔性部件，其中，所述金属性层片是TFT结构的一部分。
20.根据权利要求2至5中任一项所述的涂覆的柔性部件，其中，所述金属性层片是有源矩阵结构的一部分。
21.根据权利要求2至5中任一项所述的涂覆的柔性部件，其中，所述涂覆的柔性部件是来自以下组的部件：柔性LCD显示屏、柔性OLED显示屏、柔性电泳显示屏、电致变色柔性膜、柔性薄膜电池。
22.一种用于生产根据权利要求2至21中任一项所述的涂覆的柔性部件的方法，所述方法包含至少以下步骤：
-提供柔性基板(100、200)
-通过沉积至少一个MoX层来涂覆所述柔性基板(100、200)——直接或通过一个或多个中间层，其特征在于，所述MoX层含有至少50wt.％的Mo和大于0.5at％的X，其中，X是来自Cu、Ag、Au的组的一种或多种元素，并且Mo层中的X提供为以混合晶体的形式溶解。
23.根据权利要求22所述的方法，其中，所述至少一个金属性层片的所述沉积借助于PVD方法来实现。
CN201880030970.2A 2017-05-11 2018-04-19 包含具有金属性层片的层结构的柔性部件 Active CN110651373B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
ATGM104/2017 2017-05-11
ATGM104/2017U AT15574U3 (de) 2017-05-11 2017-05-11 Flexibles Bauteil mit Schichtaufbau mit metallischer Lage
PCT/AT2018/000026 WO2018204944A1 (de) 2017-05-11 2018-04-19 Flexibles bauteil mit schichtaufbau mit metallischer lage

Publications (2)

Publication Number Publication Date
CN110651373A CN110651373A (zh) 2020-01-03
CN110651373B true CN110651373B (zh) 2023-08-15

Family

ID=61597295

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880030970.2A Active CN110651373B (zh) 2017-05-11 2018-04-19 包含具有金属性层片的层结构的柔性部件

Country Status (6)

Country Link
JP (1) JP7282688B2 (zh)
KR (1) KR102557501B1 (zh)
CN (1) CN110651373B (zh)
AT (1) AT15574U3 (zh)
TW (1) TWI793121B (zh)
WO (1) WO2018204944A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018123944A1 (de) * 2018-09-27 2020-04-02 Liebherr-Hausgeräte Ochsenhausen GmbH Vakuumdämmkörper für Kühl- und/oder Gefriergeräte
CN112582479A (zh) * 2020-12-30 2021-03-30 福建华佳彩有限公司 一种顶栅结构的薄膜晶体管及制作方法
TW202318568A (zh) * 2021-07-30 2023-05-01 日商尼康股份有限公司 金屬配線的製造方法、電晶體的製造方法及金屬配線

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232142A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 多層配線基板およびその製造方法
JP2002324874A (ja) * 2001-04-25 2002-11-08 Kyocera Corp 配線基板
JP2004140319A (ja) * 2002-08-19 2004-05-13 Hitachi Metals Ltd 薄膜配線
CN1708596A (zh) * 2002-10-28 2005-12-14 联合材料公司 复合材料、其制造方法及使用其的构件
JP2013087353A (ja) * 2011-10-21 2013-05-13 Mitsubishi Gas Chemical Co Inc 銅及びモリブデンを含む多層膜用エッチング液
JP2015119175A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2016178286A (ja) * 2015-03-20 2016-10-06 日立金属株式会社 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4530579B2 (ja) 2001-05-22 2010-08-25 京セラ株式会社 半導体素子収納用パッケージ
KR20060090523A (ko) * 2005-02-07 2006-08-11 삼성전자주식회사 표시 장치용 배선 및 상기 배선을 포함하는 박막트랜지스터 표시판
JP2007069561A (ja) * 2005-09-09 2007-03-22 Sumitomo Metal Mining Co Ltd ２層フレキシブル基板とその製造方法
EP3333280A1 (en) * 2007-09-12 2018-06-13 Flisom AG Method for manufacturing a compound film with compositional grading
KR101542840B1 (ko) * 2008-09-09 2015-08-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN102560383B (zh) * 2012-01-12 2013-10-23 宝鸡市科迪普有色金属加工有限公司 钼铌合金板靶材加工工艺
DE102012023260A1 (de) 2012-11-29 2014-06-05 Oerlikon Trading Ag, Trübbach Verfahren zur Strukturierung von Schichtoberflächen und Vorrichtung dazu
KR101600169B1 (ko) 2013-03-12 2016-03-04 히타치 긴조쿠 가부시키가이샤 전자 부품용 금속 박막 및 금속 박막 형성용 Mo 합금 스퍼터링 타깃재
KR102194818B1 (ko) * 2013-08-06 2020-12-24 삼성디스플레이 주식회사 플렉서블 터치 표시 패널
US20160204126A1 (en) 2013-08-27 2016-07-14 Joled Inc. Thin-film transistor substrate and method for fabricating the same
CN103606389B (zh) * 2013-10-28 2016-11-16 中国科学院长春光学精密机械与物理研究所 高导电性无机、金属掺杂多层结构透明导电薄膜的制备方法
EP2874187B1 (en) 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
US9544994B2 (en) * 2014-08-30 2017-01-10 Lg Display Co., Ltd. Flexible display device with side crack protection structure and manufacturing method for the same
JP6832634B2 (ja) 2015-05-29 2021-02-24 株式会社半導体エネルギー研究所 半導体装置
KR102439505B1 (ko) * 2015-06-11 2022-09-02 삼성디스플레이 주식회사 박막 트랜지스터 기판
US10501003B2 (en) 2015-07-17 2019-12-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, lighting device, and vehicle
AT15048U1 (de) * 2015-11-27 2016-11-15 Plansee Se Beschichtetes flexibles Bauteil

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002232142A (ja) * 2001-01-30 2002-08-16 Kyocera Corp 多層配線基板およびその製造方法
JP2002324874A (ja) * 2001-04-25 2002-11-08 Kyocera Corp 配線基板
JP2004140319A (ja) * 2002-08-19 2004-05-13 Hitachi Metals Ltd 薄膜配線
CN1708596A (zh) * 2002-10-28 2005-12-14 联合材料公司 复合材料、其制造方法及使用其的构件
JP2013087353A (ja) * 2011-10-21 2013-05-13 Mitsubishi Gas Chemical Co Inc 銅及びモリブデンを含む多層膜用エッチング液
JP2015119175A (ja) * 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP2016178286A (ja) * 2015-03-20 2016-10-06 日立金属株式会社 電子部品用積層配線膜および被覆層形成用スパッタリングターゲット材

Also Published As

Publication number Publication date
JP7282688B2 (ja) 2023-05-29
KR102557501B1 (ko) 2023-07-20
WO2018204944A1 (de) 2018-11-15
TW201903177A (zh) 2019-01-16
AT15574U2 (de) 2018-03-15
TWI793121B (zh) 2023-02-21
KR20200008575A (ko) 2020-01-28
JP2020522728A (ja) 2020-07-30
AT15574U3 (de) 2018-05-15
CN110651373A (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
CN110651373B (zh) 包含具有金属性层片的层结构的柔性部件
KR101273972B1 (ko) 반도체장치
US7683370B2 (en) Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
TWI382428B (zh) Touch panel sensor
US20150115234A1 (en) Organic light emitting display apparatuses and methods of manufacturing organic light emitting display apparatuses
US9299951B2 (en) Display panel including multilayer diffusion barrier
JP2022051573A (ja) 情報端末
KR20100038155A (ko) 표시 장치
KR20130006725A (ko) 반도체 장치 제작 방법
KR20100039811A (ko) 표시 장치
US7825515B2 (en) Semiconductor device, display device, and method of manufacturing semiconductor device
US20170256621A1 (en) Thin film transistor and method for fabricating the same, array substrate and display device
KR20080100358A (ko) 전자 장치, 이의 제조방법 및 스퍼터링 타겟
KR102578294B1 (ko) 코팅된 연성 부품
US8753921B2 (en) Manufacturing method for semiconductor device
US20120099036A1 (en) Display substrate and method of fabricating the same
CN1610064A (zh) 半导体元件
JPWO2018204944A5 (zh)
US20100096172A1 (en) Wiring structure and method for fabricating the same
US8558248B2 (en) A1 alloy film, electronic device, and active matrix substrate for use in electrooptic display device
US20130249571A1 (en) Touch panel sensor
US20070289769A1 (en) Multi-layer wiring, method of manufacturing the same and thin film transistor having the same
JP5416681B2 (ja) タッチパネルセンサーおよびその製造方法
JP4329303B2 (ja) 電気光学装置用基板の製造方法
CN113529018A (zh) Al合金蒸镀膜、显示器用配线膜、显示器装置及溅射靶材

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant