CN110647982B - 人工感受神经电路及其制备方法 - Google Patents

人工感受神经电路及其制备方法 Download PDF

Info

Publication number
CN110647982B
CN110647982B CN201910917005.3A CN201910917005A CN110647982B CN 110647982 B CN110647982 B CN 110647982B CN 201910917005 A CN201910917005 A CN 201910917005A CN 110647982 B CN110647982 B CN 110647982B
Authority
CN
China
Prior art keywords
memristor
electrode layer
layer
depositing
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910917005.3A
Other languages
English (en)
Other versions
CN110647982A (zh
Inventor
刘琦
吴祖恒
时拓
刘明
吕杭炳
张续猛
王伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910917005.3A priority Critical patent/CN110647982B/zh
Priority to US17/597,720 priority patent/US20220261621A1/en
Priority to PCT/CN2019/118112 priority patent/WO2021056748A1/zh
Publication of CN110647982A publication Critical patent/CN110647982A/zh
Application granted granted Critical
Publication of CN110647982B publication Critical patent/CN110647982B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065Analogue means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • H10N70/026Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/30Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302Sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • Computational Linguistics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Manufacturing & Machinery (AREA)
  • Micromachines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种人工感受神经电路及其制备方法,所述人工感受神经电路包括传感器、第一忆阻器以及神经元电路,其中,所述第一忆阻器具有单向阻变特性;所述传感器用于感知外界信号,并根据所述外界信号产生激励信号;所述第一忆阻器用于根据所述激励信号产生响应信号;所述神经元电路用于根据所述响应信号进行充放电以输出脉冲信号。本发明公开了一种人工感受神经电路及其制备方法,可以采用简单的电路结构实现了生物感知的敏感与习惯特性。

Description

人工感受神经电路及其制备方法
技术领域
本发明涉及仿生电子学技术领域,具体涉及一种人工感受神经电路及其制备方法。
背景技术
感受神经系统是生物体感知外界信息的重要渠道,因而人工感受神经电路有着广泛的应用场景,例如,可以应用在智能机器人、义肢以及人造皮肤等领域。非联想学习是在刺激和反应之间不形成某种明确联系的学习形式,由单一模式的刺激重复呈现,与之相应地在脑内引起单一感受系统兴奋变化的学习过程。敏感与习惯特性是典型的非联想学习模式,目前,基于传统CMOS电路实现敏感与习惯特性的电路结构复杂,而基于新型器件实现感受神经系统的电路,仅仅实现了对于外界信号的感知,对于敏感与习惯特性并没有实现。
发明内容
本发明所要解决的是基于CMOS电路实现敏感与习惯特性的电路结构复杂的问题。
本发明通过下述技术方案实现:
一种人工感受神经电路,包括传感器、第一忆阻器以及神经元电路,其中,所述第一忆阻器具有单向阻变特性;
所述传感器用于感知外界信号,并根据所述外界信号产生激励信号;
所述第一忆阻器用于根据所述激励信号产生响应信号;
所述神经元电路用于根据所述响应信号进行充放电以输出脉冲信号。
可选的,所述神经元电路包括储能电容、第二忆阻器以及输出电阻,其中,所述第二忆阻器具有阈值转变特性;
所述传感器的一端连接所述第一忆阻器的一端,所述第一忆阻器的另一端连接所述储能电容的一端和所述第二忆阻器的一端,所述第二忆阻器的另一端连接所述输出电阻的一端并适于输出所述脉冲信号,所述传感器的另一端、所述储能电容的另一端以及所述输出电阻的另一端接地。
基于同样的发明构思,本发明还提供一种人工感受神经电路的制备方法,包括:
制备神经元电路,所述神经元电路用于根据响应信号进行充放电以输出脉冲信号;
制备与所述神经元电路串联的第一忆阻器,所述第一忆阻器具有单向阻变特性,用于根据激励信号产生所述响应信号;
制备与所述神经元电路和所述第一忆阻器并联的传感器,所述传感器用于感知外界信号,并根据所述外界信号产生所述激励信号。
可选的,所述制备神经元电路包括:
制备输出电阻;
制备与所述输出电阻串联的第二忆阻器,所述第二忆阻器具有阈值转变特性;
制备与所述输出电阻和所述第二忆阻器并联的储能电容。
可选的,所述制备输出电阻包括:
提供半导体衬底;
在所述半导体衬底的表面沉积第一隔离层;
在所述第一隔离层的表面沉积第一电极层;
在所述第一电极层的表面的第一区域沉积电阻薄膜。
可选的,所述制备与所述输出电阻串联的第二忆阻器包括:
在所述电阻薄膜的表面沉积第二电极层;
在所述第二电极层的表面沉积第一功能层,基于所述第一功能层的材料制备的阻变器件具有阈值转变特性;
在所述第一功能层的表面沉积第三电极层。
可选的,所述制备与所述输出电阻和所述第二忆阻器并联的储能电容包括:
在所述第一电极层的表面的第二区域沉积电容薄膜,所述第二区域和所述第一区域无重叠;
在所述第一电极层的表面的第三区域形成第二隔离层,所述第二隔离层用于隔离所述储能电容和所述第二忆阻器,所述第三区域为所述第一电极层的表面除所述第一区域和所述第二区域外的区域;
在所述电容薄膜的表面沉积第四电极层。
可选的,所述第三电极层的表面、所述第二隔离层的表面以及所述第四电极层的表面位于同一平面内。
可选的,所述制备与所述神经元电路串联的第一忆阻器包括:
在所述第三电极层的表面、所述第二隔离层的表面以及所述第四电极层的表面沉积第五电极层;
在所述第五电极层的表面沉积第二功能层,基于所述第二功能层的材料制备的阻变器件具有单向阻变特性;
在所述第二功能层的表面沉积第六电极层。
可选的,所述制备与所述神经元电路和所述第一忆阻器并联的传感器包括:
在所述第六电极层的表面沉积传感材料层;
在所述传感材料层的表面沉积第七电极层。
本发明与现有技术相比,具有如下的优点和有益效果:
本发明提供的人工感受神经电路及其制备方法,所述人工感受神经电路包括传感器、第一忆阻器以及神经元电路。当同一重复外界信号不断被所述传感器感知时,所述传感器将会产生一系列重复的激励信号,所述激励信号被当做所述第一忆阻器的输入信号。由于所述第一忆阻器具有单向阻变特性,在同一重复激励信号下,所述第一忆阻器的权值能够实现先增强再减弱的响应趋势。所述第一忆阻器产生的响应信号,作为所述神经元电路的输入信号,使得所述神经元电路的充放电过程发生变化,进而使得所述人工感受神经电路输出的脉冲信号的频率出现由高到低的变化,即实现敏感与习惯的功能。因此,本发明采用简单的电路结构实现了生物感知的敏感与习惯特性。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解,构成本申请的一部分,并不构成对本发明实施例的限定。在附图中:
图1为本发明实施例的人工感受神经电路的电路结构示意图;
图2为本发明实施例的人工感受神经电路在接收同一重复外界信号时各模块的响应趋势示意图;
图3为本发明实施例的人工感受神经电路在接收同一重复外界信号时输出脉冲信号的响应趋势图;
图4为本发明实施例的人工感受神经电路的制备方法的流程图;
图5为本发明实施例的神经元电路的制备方法的流程图;
图6a~图6d为本发明实施例的输出电阻的制备方法的流程图;
图7a~图7c为本发明实施例的制备与输出电阻串联的第二忆阻器的流程图;
图8a~图8c为本发明实施例的制备与输出电阻和第二忆阻器并联的储能电容的流程图;
图9a~图9c为本发明实施例的制备与神经元电路串联的第一忆阻器的流程图;
图10a和图10b为本发明实施例的制备与输出电阻和第二忆阻器并联的储能电容的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面结合实施例和附图,对本发明作进一步的详细说明,本发明的示意性实施方式及其说明仅用于解释本发明,并不作为对本发明的限定。
实施例1
本实施例提供一种人工感受神经电路,图1是所述人工感受神经电路的电路结构示意图,所述人工感受神经电路包括传感器S、第一忆阻器RS以及神经元电路。
具体地,所述传感器S用于感知外界信号,并根据所述外界信号产生激励信号。所述传感器S可以为光电传感器、压力传感器等,具体可根据实际应用场景确定所述传感器S的类型。所述第一忆阻器RS用于根据所述激励信号产生响应信号,在本实施例中,所述第一忆阻器RS具有单向阻变特性。单向阻变特性也称单极型(Unipolar)阻变行为,是指阻变行为并不依赖于施加电压的极性。假设器件的初始状态为开态/关态,则当电压达到复位/置位电压时,复位/置位过程发生,器件变为高阻态/低阻态,即关态/开态,此时继续正向(或负向)扫描或者从零电压重新开始扫描,器件都会继续维持在关态/开态,直到器件达到了置位/复位电压,器件会由关态/开态变为开态/关态。
所述神经元电路用于根据所述响应信号进行充放电以输出脉冲信号Vout。在本实施例中,所述神经元电路包括储能电容C、第二忆阻器TS以及输出电阻Rout,其中,所述第二忆阻器TS具有阈值转变特性。阈值转变特性是指对单个器件施加电压时,如果施加的电压超过器件的阈值电压,器件的阻态将由高阻态转变为低阻态;如果施加的电压低于器件的保持电压,器件的阻态将恢复到高阻态。所述传感器S的一端连接所述第一忆阻器RS的一端,所述第一忆阻器RS的另一端连接所述储能电容C的一端和所述第二忆阻器TS的一端,所述第二忆阻器TS的另一端连接所述输出电阻Rout的一端并适于输出所述脉冲信号Vout,所述传感器S的另一端、所述储能电容C的另一端以及所述输出电阻Rout的另一端接地。
进一步,本实施例提供一种所述第二忆阻器TS和所述第一忆阻器RS的具体结构。所述第二忆阻器TS包括第一下电极、第一上电极以及设置在所述第一下电极和所述第一上电极之间的第一功能层,所述第一下电极作为底电极,其材料可以为Pd、Pt、Si、W或者Au等惰性导电材料,其厚度可以为10纳米至200纳米;所述第一功能层的材料可以为SiO2、SiO2:Ag、NbOx、HfO2、SiNx、TaOx或a-Si等混合材料,其中,x的值根据不同的化学计量比的不同而不同,其厚度可以为3纳米至50纳米;所述第一上电极作为顶电极,其材料可以为TiN、Ag或者Cu等导电材料,其厚度可以为10纳米至100纳米。所述第一忆阻器RS包括第二下电极、第二上电极以及设置在所述第二下电极和所述第二上电极之间的第二功能层,所述第二下电极作为底电极,其材料可以为Pd、Pt、W或者Au等惰性导电材料,其厚度可以为10纳米至200纳米;所述第二功能层的材料可以为Co2O4、Al2O3、SiOx、LixSiOy、TiOx或者HfOx等混合材料,其中,x、y的值根据不同的化学计量比的不同而不同,其厚度可以为3纳米至50纳米;所述第二上电极作为顶电极,其材料可以为TiN、Pd、Pt、W、Cu、Ag或者Au等导电材料,其厚度可以为10纳米至100纳米。需要说明的是,所述第二忆阻器TS和所述第一忆阻器RS的具体结构并不限于本实施例所描述的结构,只要具有阈值转变特性的忆阻器均可以作为所述第二忆阻器TS,只要具有单向阻变特性的忆阻器均可以作为所述第一忆阻器RS。
图2为所述人工感受神经电路在接收同一重复外界信号时各模块的响应趋势示意图。当同一重复外界信号不断被所述传感器S感知时,所述传感器S将会产生一系列重复的激励信号,所述激励信号被当做所述第一忆阻器RS的输入信号。由于所述第一忆阻器RS具有单向阻变特性,在同一重复激励信号下,所述第一忆阻器RS的权值能够实现先增强再减弱的响应趋势。所述第一忆阻器RS产生的响应信号,作为所述神经元电路的输入信号,使得所述神经元电路的充放电过程发生变化,进而使得所述人工感受神经电路输出的脉冲信号Vout的频率出现由高到低的变化,即实现敏感与习惯的功能。
图3为所述人工感受神经电路在接收同一重复外界信号时输出的脉冲信号Vout的响应趋势图。从图3可以看出,当同一重复外界信号不断被所述传感器S感知时,整个系统的响应频率可以实现从高到低的转变,即实现敏感与习惯的特性。因此,本发明采用简单的电路结构实现了生物感知的敏感与习惯特性。
实施例2
基于同样的发明构思,本实施例提供一种人工感受神经电路的制备方法。
图4是所述人工感受神经电路的制备方法的流程图,所述人工感受神经电路的制备方法包括步骤S1至步骤S3。
S1,制备神经元电路,所述神经元电路用于根据响应信号进行充放电以输出脉冲信号。
图5是所述神经元电路的制备方法的流程图,所述神经元电路的制备方法包括步骤S11至步骤S13。
S11,制备输出电阻。
如图6a所示,提供半导体衬底11,所述半导体衬底11可以为硅衬底、石英衬底或者有机柔性薄膜衬底等。
如图6b所示,在所述半导体衬底11的表面沉积第一隔离层12。具体地,可以通过化学气相沉积或者热氧化方法在所述半导体衬底11的表面沉积所述第一隔离层12。所述第一隔离层12的材料可以为SiO2或SiN,其厚度可以为100纳米至300纳米。当然,也可根据实际工艺条件降低或者增加所述第一隔离层12的厚度,本实施例对此不进行限定。
如图6c所示,在所述第一隔离层12的表面沉积第一电极层13。具体地,可以通过磁控溅射、离子束溅射或者电子束蒸发在所述第一隔离层12的表面沉积所述第一电极层13。所述第一电极层13作为所述输出电阻的电极,本实施例并不限定其材料,只要为导电材料即可,所述第一电极层13的厚度为10纳米至200纳米。
如图6d所示,在所述第一电极层13的表面的第一区域沉积电阻薄膜14。具体地,可以通过磁控溅射、离子束溅射或者电子束蒸发在所述第一区域沉积所述电阻薄膜14。所述电阻薄膜14的电阻值为1Ω~1MΩ,所述电阻薄膜14的电阻值和厚度可根据实际需求设置。
S12,制备与所述输出电阻串联的第二忆阻器,所述第二忆阻器具有阈值转变特性。
如图7a所示,在所述电阻薄膜14的表面沉积第二电极层15。具体地,可以通过磁控溅射、离子束溅射或者电子束蒸发在所述电阻薄膜14的表面沉积所述第二电极层15。所述第二电极层15作为所述第二忆阻器的底电极,其材料可以为Pd、Pt、Si、W或者Au等惰性导电材料,其厚度可以为10纳米至200纳米。
如图7b所示,在所述第二电极层15的表面沉积第一功能层16,基于所述第一功能层16的材料制备的阻变器件具有阈值转变特性。具体地,可以通过化学气相沉积、磁控溅射、电子束蒸发、脉冲激光沉积或者原子层沉积在所述第二电极层15的表面沉积所述第一功能层16。所述第一功能层16的材料可以为SiO2、SiO2:Ag、NbOx、HfO2、SiNx、TaOx或a-Si等混合材料,其中,x的值根据不同的化学计量比的不同而不同。当然,所述第一功能层16的材料并不局限于以上材料,只要具备阈值转变特性的材料均可应用。进一步,所述第一功能层16的厚度为3纳米至50纳米。
如图7c所示,在所述第一功能层16的表面沉积第三电极层17。具体地,可以通过磁控溅射、离子束溅射或者电子束蒸发在所述第一功能层16的表面沉积所述第三电极层17。所述第三电极层17作为所述第二忆阻器的顶电极,其材料可以为Cu、TiN或者Ag等导电材料,其厚度可以为10纳米至100纳米。
S13,制备与所述输出电阻和所述第二忆阻器并联的储能电容。
如图8a所示,在所述第一电极层13的表面的第二区域沉积电容薄膜18,所述第二区域和所述第一区域无重叠。具体地,可以通过磁控溅射、离子束溅射或者电子束蒸发在所述第二区域沉积所述电容薄膜18,所述电容薄膜18的介电常数和厚度可根据实际需求设置。
如图8b所示,在所述第一电极层13的表面的第三区域形成第二隔离层19,所述第三区域为所述第一电极层13的表面除所述第一区域和所述第二区域外的区域。所述第二隔离层19用于隔离所述第二忆阻器和所述储能电容,其材料可以为SiO2或SiN等。具体地,可以采用刻蚀工艺或者剥离工艺形成所述第二隔离层19。若采用刻蚀工艺形成所述第二隔离层19,则在所述第三电极层17的表面、所述电容薄膜18的表面以及所述第三区域沉积隔离层,再在所述第三区域的隔离层表面形成光刻胶层或者采用掩膜版保护,对其他区域进行刻蚀直至暴露出所述第三电极层17和所述电容薄膜18,最后去除隔离层表面的光刻胶或移开掩膜版即形成所述第二隔离层19;若采用剥离工艺形成所述第二隔离层19,则在所述第三电极层17的表面、所述电容薄膜18的表面以及所述第三区域形成光刻胶层,对光刻胶层进行光刻显影暴露出所述第三区域,在光刻胶层的表面和所述第三区域沉积隔离层,最后去除光刻胶层即形成所述第二隔离层19。
如图8c所示,在所述电容薄膜18的表面沉积第四电极层20。具体地,可以通过原子层沉积法、磁控溅射或者离子束溅射在所述电容薄膜18的表面沉积所述第四电极层20,所述第四电极层20的材料可以为Pd、Pt、W或者Au等惰性导电材料,其厚度可根据实际需求进行设置。
需要说明的是,所述第三电极层17的表面、所述第二隔离层19的表面以及所述第四电极层20的表面可以位于同一平面内,也可以不在同一平面内,本实施例对此不进行限定。
S2,制备与所述神经元电路串联的第一忆阻器,所述第一忆阻器具有单向阻变特性,用于根据激励信号产生所述响应信号。
如图9a所示,在所述第三电极层17的表面、所述第二隔离层19的表面以及所述第四电极层20的表面沉积第五电极层21。具体地,可以通过磁控溅射、离子束溅射或者电子束蒸发在所述第三电极层17的表面、所述第二隔离层19的表面以及所述第四电极层20的表面沉积所述第五电极层21。所述第五电极层21作为所述第一忆阻器的底电极,其材料可以为Pd、Pt、W或者Au等惰性导电材料,其厚度可以为10纳米至200纳米。
如图9b所示,在所述第五电极层21的表面沉积第二功能层22,基于所述第二功能层22的材料制备的阻变器件具有单向阻变特性。具体地,可以通过化学气相沉积、磁控溅射、电子束蒸发、脉冲激光沉积或者原子层沉积在所述第五电极层21的表面沉积所述第二功能层22。所述第二功能层22的材料可以为Co2O4、Al2O3、SiOx、LixSiOy、TiOx或者HfOx等混合材料,其中,x、y的值根据不同的化学计量比的不同而不同。当然,所述第二功能层22的材料并不局限于以上材料,只要具备单向阻变特性的材料均可应用。进一步,所述第二功能层22的厚度为3纳米至50纳米。
如图9c所示,在所述第二功能层22的表面沉积第六电极层23。具体地,可以通过磁控溅射、离子束溅射或者电子束蒸发在所述第二功能层22的表面沉积所述第六电极层23。所述第六电极层23作为所述第一忆阻器的顶电极,其材料可以为TiN、Pd、Pt、W、Cu、Ag或者Au等导电材料,其厚度为10纳米至100纳米。
S3,制备与所述神经元电路和所述第一忆阻器并联的传感器,所述传感器用于感知外界信号,并根据所述外界信号产生所述激励信号。
如图10a所示,在所述第六电极层23的表面沉积传感材料层24。具体地,可以通过磁控溅射、离子束溅射或者电子束蒸发在所述第六电极层23的表面沉积所述传感材料层24。所述传感材料层24的材料和厚度可以根据不同的需要选取不同的材料,如用于制备压力传感器,所述传感材料层24的材料可以为BaTiO3(BTO)/bacterial cellulose(BC)、K0.5Na0.5NbO3-BaTiO3/polyvinylidene fluoride(PVDF)、水晶(石英晶体)、镓酸锂或者锗酸锂等;如用于制备光电传感器,所述传感材料层24的材料可以为硫化镉、硒化镉、碲化镉、砷化镓或者硫化锌等。
如图10b所示,在所述传感材料层24的表面沉积第七电极层25。具体地,可以通过磁控溅射、离子束溅射或者电子束蒸发在所述传感材料层24的表面沉积所述第七电极层25。所述第七电极层25作为接地电极,本实施例并不限定其材料,只要为导电材料即可,所述第七电极层25的厚度为10纳米至200纳米。
采用本实施例提供的方法制备的人工感受神经系统,当同一重复外界信号不断被所述传感器感知时,所述传感器将会产生一系列重复的激励信号,所述激励信号被当做所述第一忆阻器的输入信号。由于所述第一忆阻器具有单向阻变特性,在同一重复激励信号下,所述第一忆阻器的权值能够实现先增强再减弱的响应趋势。所述第一忆阻器产生的响应信号,作为所述神经元电路的输入信号,使得所述神经元电路的充放电过程发生变化,进而使得所述人工感受神经电路输出的脉冲信号的频率出现由高到低的变化,即实现敏感与习惯的功能。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种人工感受神经电路,其特征在于,包括传感器、第一忆阻器以及神经元电路,其中,所述第一忆阻器具有单向阻变特性;
所述传感器用于感知同一重复外界信号,并根据所述同一重复外界信号产生一系列重复的激励信号;
所述第一忆阻器用于根据所述一系列重复的激励信号产生响应信号;
所述神经元电路用于根据所述响应信号进行充放电以输出脉冲信号。
2.根据权利要求1所述的人工感受神经电路,其特征在于,所述神经元电路包括储能电容、第二忆阻器以及输出电阻,其中,所述第二忆阻器具有阈值转变特性;
所述传感器的一端连接所述第一忆阻器的一端,所述第一忆阻器的另一端连接所述储能电容的一端和所述第二忆阻器的一端,所述第二忆阻器的另一端连接所述输出电阻的一端并适于输出所述脉冲信号,所述传感器的另一端、所述储能电容的另一端以及所述输出电阻的另一端接地。
3.一种人工感受神经电路的制备方法,其特征在于,包括:
制备神经元电路,所述神经元电路用于根据响应信号进行充放电以输出脉冲信号;制备与所述神经元电路串联的第一忆阻器,所述第一忆阻器具有单向阻变特性,用于根据一系列重复的激励信号产生所述响应信号;
制备与所述神经元电路和所述第一忆阻器并联的传感器,所述传感器用于感知同一重复外界信号,并根据所述同一重复外界信号产生所述一系列重复的激励信号。
4.根据权利要求3所述的人工感受神经电路的制备方法,其特征在于,所述制备神经元电路包括:
制备输出电阻;
制备与所述输出电阻串联的第二忆阻器,所述第二忆阻器具有阈值转变特性;
制备与所述输出电阻和所述第二忆阻器并联的储能电容。
5.根据权利要求4所述的人工感受神经电路的制备方法,其特征在于,所述制备输出电阻包括:
提供半导体衬底;
在所述半导体衬底的表面沉积第一隔离层;
在所述第一隔离层的表面沉积第一电极层;
在所述第一电极层的表面的第一区域沉积电阻薄膜。
6.根据权利要求5所述的人工感受神经电路的制备方法,其特征在于,所述制备与所述输出电阻串联的第二忆阻器包括:
在所述电阻薄膜的表面沉积第二电极层;
在所述第二电极层的表面沉积第一功能层,基于所述第一功能层的材料制备的阻变器件具有阈值转变特性;
在所述第一功能层的表面沉积第三电极层。
7.根据权利要求6所述的人工感受神经电路的制备方法,其特征在于,所述制备与所述输出电阻和所述第二忆阻器并联的储能电容包括:
在所述第一电极层的表面的第二区域沉积电容薄膜,所述第二区域和所述第一区域无重叠;
在所述第一电极层的表面的第三区域形成第二隔离层,所述第二隔离层用于隔离所述储能电容和所述第二忆阻器,所述第三区域为所述第一电极层的表面除所述第一区域和所述第二区域外的区域;
在所述电容薄膜的表面沉积第四电极层。
8.根据权利要求7所述的人工感受神经电路的制备方法,其特征在于,所述第三电极层的表面、所述第二隔离层的表面以及所述第四电极层的表面位于同一平面内。
9.根据权利要求7所述的人工感受神经电路的制备方法,其特征在于,所述制备与所述神经元电路串联的第一忆阻器包括:
在所述第三电极层的表面、所述第二隔离层的表面以及所述第四电极层的表面沉积第五电极层;
在所述第五电极层的表面沉积第二功能层,基于所述第二功能层的材料制备的阻变器件具有单向阻变特性;
在所述第二功能层的表面沉积第六电极层。
10.根据权利要求9所述的人工感受神经电路的制备方法,其特征在于,所述制备与所述神经元电路和所述第一忆阻器并联的传感器包括:
在所述第六电极层的表面沉积传感材料层;
在所述传感材料层的表面沉积第七电极层。
CN201910917005.3A 2019-09-26 2019-09-26 人工感受神经电路及其制备方法 Active CN110647982B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910917005.3A CN110647982B (zh) 2019-09-26 2019-09-26 人工感受神经电路及其制备方法
US17/597,720 US20220261621A1 (en) 2019-09-26 2019-11-13 Artificial sensory nervous circuit and manufacturing method thereof
PCT/CN2019/118112 WO2021056748A1 (zh) 2019-09-26 2019-11-13 人工感受神经电路及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910917005.3A CN110647982B (zh) 2019-09-26 2019-09-26 人工感受神经电路及其制备方法

Publications (2)

Publication Number Publication Date
CN110647982A CN110647982A (zh) 2020-01-03
CN110647982B true CN110647982B (zh) 2022-04-15

Family

ID=68992764

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910917005.3A Active CN110647982B (zh) 2019-09-26 2019-09-26 人工感受神经电路及其制备方法

Country Status (3)

Country Link
US (1) US20220261621A1 (zh)
CN (1) CN110647982B (zh)
WO (1) WO2021056748A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111291879B (zh) * 2020-03-29 2023-08-22 湖南大学 一种具备习惯化与敏感化的信号发生装置
CN111585562A (zh) * 2020-04-29 2020-08-25 西安交通大学 一种神经形态输出的电容型触觉传感单元
CN111585563A (zh) * 2020-04-29 2020-08-25 西安交通大学 一种神经形态输出的压阻型触觉传感单元
CN111537111A (zh) * 2020-04-29 2020-08-14 西安交通大学 一种双信号输出的神经形态触觉传感器及其制备方法
CN111985633A (zh) * 2020-07-09 2020-11-24 中国科学院微电子研究所 一种模拟人工感知神经元的方法及电路
CN113346017B (zh) * 2021-05-21 2023-03-24 河北大学 基于全忆阻器的人工视觉神经系统及其制备方法和应用
CN114335231A (zh) * 2021-12-31 2022-04-12 深圳大学 一种基于异质结的光调控忆阻器及其制备方法与应用
CN114860024B (zh) * 2022-03-31 2023-10-24 安徽大学 一种基于忆阻器的稳压电路
CN116663632B (zh) * 2023-08-02 2023-10-10 华中科技大学 感存算一体智能感知系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822742A (en) * 1989-05-17 1998-10-13 The United States Of America As Represented By The Secretary Of Health & Human Services Dynamically stable associative learning neural network system
CN102543172A (zh) * 2012-02-27 2012-07-04 北京大学 一种适用于神经元电路的阻变忆阻器的控制方法
CN103236499A (zh) * 2013-05-07 2013-08-07 山东科技大学 一种单极型忆阻器及其制备方法
CN109102071A (zh) * 2018-08-07 2018-12-28 中国科学院微电子研究所 一种神经元电路以及神经网络电路
CN109376851A (zh) * 2018-08-29 2019-02-22 博瓦(武汉)科技有限公司 仿生系统的脉冲神经元信号发生电路基于忆阻的实现方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2977351B1 (fr) * 2011-06-30 2013-07-19 Commissariat Energie Atomique Methode d'apprentissage non supervise dans un reseau de neurones artificiel a base de nano-dispositifs memristifs et reseau de neurones artificiel mettant en oeuvre la methode.
JP5622769B2 (ja) * 2012-03-08 2014-11-12 株式会社東芝 半導体装置
US8773167B2 (en) * 2012-07-30 2014-07-08 Hewlett-Packard Development Company, L.P. Implementing logic circuits with memristors
US10282660B2 (en) * 2014-01-06 2019-05-07 Qualcomm Incorporated Simultaneous latency and rate coding for automatic error correction
CN104809498B (zh) * 2014-01-24 2018-02-13 清华大学 一种基于神经形态电路的类脑协处理器
US10460804B2 (en) * 2014-03-14 2019-10-29 Massachusetts Institute Of Technology Voltage-controlled resistive devices
US10650308B2 (en) * 2015-09-23 2020-05-12 Politecnico Di Milano Electronic neuromorphic system, synaptic circuit with resistive switching memory and method of performing spike-timing dependent plasticity
CN109148683B (zh) * 2018-08-07 2020-07-07 北京航空航天大学 一种基于黑磷和黑磷氧化物的范德华异质结忆阻器
CN109542391A (zh) * 2018-11-09 2019-03-29 复旦大学 基于忆阻器的存储器内计算架构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5822742A (en) * 1989-05-17 1998-10-13 The United States Of America As Represented By The Secretary Of Health & Human Services Dynamically stable associative learning neural network system
CN102543172A (zh) * 2012-02-27 2012-07-04 北京大学 一种适用于神经元电路的阻变忆阻器的控制方法
CN103236499A (zh) * 2013-05-07 2013-08-07 山东科技大学 一种单极型忆阻器及其制备方法
CN109102071A (zh) * 2018-08-07 2018-12-28 中国科学院微电子研究所 一种神经元电路以及神经网络电路
CN109376851A (zh) * 2018-08-29 2019-02-22 博瓦(武汉)科技有限公司 仿生系统的脉冲神经元信号发生电路基于忆阻的实现方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"忆阻器的存储特性及其在神经网络方面的应用研究";徐艳飞;《中国优秀硕士学位论文全文数据库 忆阻器的存储特性及其在神经网络方面的应用研究》;20160315(第3期);C042-608 *

Also Published As

Publication number Publication date
CN110647982A (zh) 2020-01-03
US20220261621A1 (en) 2022-08-18
WO2021056748A1 (zh) 2021-04-01

Similar Documents

Publication Publication Date Title
CN110647982B (zh) 人工感受神经电路及其制备方法
US11586884B2 (en) Artificial neurons using diffusive memristor
US8924321B2 (en) Three-layered neuron devices for neural network with reset voltage pulse
JP4248187B2 (ja) 集積回路装置及びニューロ素子
EP0487101B1 (en) Electrically device with a doped amorphous silicon channel
US9564218B2 (en) Associative memory circuit
KR101811108B1 (ko) 부도체-도체 전이현상을 이용한 뉴런 소자를 포함한 고집적 뉴로모픽 시스템 및 고집적 뉴로모픽 회로
CN111725401B (zh) 一种光存储复合型忆阻器及其制备方法与应用
US20170141302A1 (en) Sensing device and method of production thereof
KR20180057384A (ko) 뉴로모픽 시스템 응용을 위한 시냅스 장치, 이의 제조방법 및 이를 포함한 시냅스 회로 소자
CN110600610A (zh) 人工神经突触器件及其制备方法
US20220149200A1 (en) Neuron, neuromorphic system including the same
US20090250689A1 (en) Nanowire
KR20190046116A (ko) 3차원 구조의 시냅스 소자 및 이의 제조 방법
US11551749B2 (en) Neuromimetic network and related production method
WO2019078367A1 (ja) メモリスタ及びそれを用いたニューラルネットワーク
US20220058473A1 (en) Neuron and neuromorphic system including the same
CN116723760A (zh) 一种可模拟突触可塑性和动作电位的忆阻器结构及其制备方法
US20220076108A1 (en) Neuron and neuromorphic system including the same
WO2021097899A1 (zh) 一种传入神经元电路及机械感受系统
CN115511064A (zh) 神经电路、检测电路、检测系统及电路制备方法
Molnár et al. Autonomous neural information processing by a dynamical memristor circuit
Guo et al. Building a depletion-region width modulation model and realizing memory characteristics in PN heterostructure devices
CN118475228A (zh) 一种神经元电路以及制备方法
Conti Neuromorphic Systems based on Memristive Devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant