CN110646994A - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN110646994A
CN110646994A CN201910398510.1A CN201910398510A CN110646994A CN 110646994 A CN110646994 A CN 110646994A CN 201910398510 A CN201910398510 A CN 201910398510A CN 110646994 A CN110646994 A CN 110646994A
Authority
CN
China
Prior art keywords
electrode
line
switching element
semiconductor pattern
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910398510.1A
Other languages
English (en)
Other versions
CN110646994B (zh
Inventor
金京镐
罗柄善
李成荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN110646994A publication Critical patent/CN110646994A/zh
Application granted granted Critical
Publication of CN110646994B publication Critical patent/CN110646994B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示设备，包括：栅极线(GL)；GL上的半导体图案(SP)；数据线(DL)；分压参考线(VDRL)；以及与SP重叠的第一开关元件至第三开关元件(SWE)。第一SWE包括连接到DL的第一源电极(SE)；与第一SE间隔开的第一漏电极(DE)；以及连接到GL的第一栅电极(GE)。第二SWE包括连接到DL的第二SE；与第二SE间隔开的第二DE；以及连接到GL的第二GE。第三SWE包括连接到VDRL的第三SE；连接到第二SE的第三DE；以及连接到GL的第三GE。第一SE、第一DE、第二SE以及第二DE横跨SP布置，并且在第一方向上顺序地布置在SP上。

Description

显示设备
相关申请的交叉引用
本申请要求于2018年6月27日提交的韩国专利申请第10-2018-0074178号的优先权和权益，其出于所有目的通过引用被并入本文，如同在本文中完全阐述一样。
技术领域
示例性实施例总体上涉及显示技术，更具体地，涉及显示设备。
背景技术
在显示设备中，液晶显示设备是最广泛使用的显示设备中的一种。传统的液晶显示设备通常包括设置有诸如像素电极和公共电极的电场产生电极的两个基板、以及设置于两个基板之间的液晶层。可以将电压施加到电场产生电极以在液晶层中产生电场，从而确定液晶层中的液晶分子的取向，并且控制入射光的偏振，由此显示图像。
在液晶显示设备之中，垂直取向型液晶显示设备由于其具有大的对比度并且易于实现宽的参考视角而受到关注，在该垂直取向型液晶显示设备中在未施加电场的状态下，液晶分子的主轴在垂直于上基板和下基板的方向上排列。然而，与正面可视性相比，垂直取向型液晶显示设备可能会具有差的侧面可视性。为了解决该问题，已经提出了一种将一个像素划分为两个子像素并且不同地控制该两个子像素的电压以改变透射率的方法。一个像素中的两个子像素之间的电压比可以对液晶显示设备的透射率产生影响，而液晶显示设备的透射率又可以对液晶显示设备的显示质量产生影响。因此，为了具有均匀的显示质量，每个像素的子像素之间的电压比应当恒定。
本部分公开的上述信息仅用于理解本发明构思的背景，因此可能会包含不构成现有技术的信息。
发明内容
一些示例性实施例能够提供具有均匀显示质量的显示设备。
另外的方面将在以下的详细描述中阐述，并且部分地将根据本公开而成为显而易见的，或者可以通过对本发明构思的实践而习得。
根据一些示例性实施例，显示设备包括：栅极线、半导体图案、数据线、分压参考线、第一开关元件至第三开关元件、第一子像素电极、以及第二子像素电极。半导体图案设置在栅极线上。数据线与栅极线绝缘。数据线与栅极线交叉。分压参考线与栅极线绝缘。分压参考线与半导体图案交叉。第一开关元件与半导体图案重叠。第一开关元件包括电连接到数据线的第一源电极；与第一源电极间隔开的第一漏电极；以及电连接到栅极线的第一栅电极。第二开关元件与半导体图案重叠。第二开关元件包括电连接到数据线的第二源电极；与第二源电极间隔开的第二漏电极；以及电连接到栅极线的第二栅电极。第三开关元件与半导体图案重叠。第三开关元件包括电连接到分压参考线的第三源电极；电连接到第二源电极的第三漏电极；以及电连接到栅极线的第三栅电极。第一子像素电极电连接到第一漏电极。第二子像素电极电连接到第二漏电极。第一源电极、第一漏电极、第二源电极和第二漏电极横跨半导体图案布置，并且在第一方向上顺序地布置在半导体图案上。
根据一些示例性实施例，显示设备包括：栅极线、半导体图案、数据线、分压参考线、第一电极线至第四电极线、第一开关元件至第三开关元件、第一子像素电极、以及第二子像素电极。半导体图案设置在栅极线上。数据线与栅极线绝缘。数据线与栅极线交叉。分压参考线与栅极线绝缘。分压参考线与半导体图案交叉。第一电极线至第四电极线沿第一方向顺序地布置并且分别与半导体图案交叉。第一开关元件包括：电连接到数据线、第一电极线和第三电极线的第一源电极；电连接到第二电极线的第一漏电极；以及电连接到栅极线的第一栅电极。第二开关元件包括电连接到数据线和第三电极线的第二源电极；电连接到第四电极线的第二漏电极；以及电连接到栅极线的第二栅电极。第三开关元件包括电连接到第四电极线的第三源电极；电连接到分压参考线的第三漏电极；以及电连接到栅极线的第三栅电极。第一子像素电极电连接到第一漏电极。第二子像素电极电连接到第二漏电极。第四电极线与分压参考线之间的半导体图案在第二方向上的宽度小于第三电极线与第四电极线之间的半导体图案在第二方向上的宽度。第二方向垂直于第一方向。
根据一些示例性实施例，显示设备包括半导体图案和多个导电图案。半导体图案设置在像素中。半导体图案具有第一方向上的第一宽度和与第一方向交叉的第二方向上的第二宽度。多个导电图案沿半导体图案的第二宽度设置，并且彼此位于相同的层上。多个导电图案在第一方向上横穿半导体图案。多个导电图案包括在第二方向上顺序地布置并且彼此间隔开的第一导电图案、第二导电图案、第三导电图案和第四导电图案。半导体图案在第一方向上的第一宽度从第二导电图案至第四导电图案为均匀的。
上述的一般描述和以下的详细描述是示例性和说明性的，并且旨在提供对所要求保护的主题的进一步说明。
附图说明
被包括用以提供对本发明构思的进一步理解并且被并入本说明书中并构成本说明书的一部分的附图示出了本发明构思的示例性实施例，并且与描述一起用于对本发明构思的原理进行解释。
图1是根据一些示例性实施例的显示设备的像素的电路图。
图2是示出根据一些示例性实施例的图1的显示设备的像素的示例的布局图。
图3是根据一些示例性实施例的图2中的区域Q1的放大图。
图4是根据一些示例性实施例的沿图2中的剖线X1-X1'截取的剖视图。
图5是根据一些示例性实施例的沿图2中的剖线X3-X3'截取的剖视图。
图6是根据一些示例性实施例的沿图2中的剖线X5-X5'截取的剖视图。
图7是用于对根据一些示例性实施例的包括在图1的显示设备的像素中的第二导电层被移位的情况进行说明的视图。
图8是示出根据一些示例性实施例的图1的显示设备的像素的另一示例的视图。
图9是示出根据一些示例性实施例的图1的显示设备的像素的另一示例的布局图。
图10是根据一些示例性实施例的图9中的区域Q2的放大图。
图11是示出根据一些示例性实施例的图1的显示设备的像素的又一示例的布局图。
图12是根据一些示例性实施例的图11中的区域Q3的放大图。
图13是示出根据一些示例性实施例的图1的显示设备的像素的又一示例的布局图。
图14是根据一些示例性实施例的图13中的区域Q4的放大图。
图15是示出根据一些示例性实施例的图1的显示设备的像素的又一示例的布局图。
图16是根据一些示例性实施例的图15中的区域Q5的放大图。
具体实施方式
在下面的描述中，为了解释的目的，阐述了许多具体细节以便提供对各种示例性实施例的透彻理解。然而，显而易见的是，可以在没有这些具体细节或具有一个或多个等效布置的情况下来对各种示例性实施例加以实践。在其他实例中，以框图形式示出了公知的结构和设备，以免不必要地混淆各种示例性实施例。此外，各种示例性实施例可以是不同的，但不必是排他性的。例如，在不脱离本发明构思的情况下，一个示例性实施例的具体形状、配置和特性可以在另一示例性实施例中被使用或者被实现。
除非另有规定，否则所示出的示例性实施例将被理解为提供一些示例性实施例的不同细节的示例性特征。因此，除非另有规定，否则各种图示的特征、部件、模块、层、膜、面板、区域、方面等(下文中单独地或共同地称为“元件”)可以在不脱离本发明构思的情况下以其他方式组合、分离、互换和/或重新布置。
在附图中交叉影线和/或阴影的使用通常被提供用以使相邻元件之间的边界清晰。因此，除非有规定，否则无论是交叉阴影或阴影的存在还是不存在均不传达或者指示对特定材料、材料性质、尺寸、比例、示出元件之间的共性和/或元件的任何其他特性、属性、性质等的任何偏好或需求。此外，在附图中，为了清楚和/或描述性目的，元件的尺寸和相对尺寸可以被夸大。因此，各个元件的尺寸和相对尺寸不比限于图中所示的尺寸和相对尺寸。当可以不同地实现示例性实施例时，可以不同于所描述的顺序来执行特定的处理顺序。例如，两个连续描述的处理可以被基本上同时地执行或者以与所描述的顺序相反的顺序来执行。此外，相同的附图标记指代相同的元件。
当一个元件被称为在另一元件“上”、“连接到”或“耦接到”另一元件时，它可以直接在另一元件上、直接连接到或耦接到另一元件，或者可以存在中间元件。然而，当一个元件被称为“直接”在另一元件“上”、“直接连接到”或“直接耦接到”另一元件时，不存在中间元件。用于对元件之间的关系进行描述的其他术语和/或词语应当以类似的方式被解释，例如，“在...之间”与“直接在...之间”、“相邻”与“直接相邻”、“在...上”与“直接在...上”等。此外，术语“连接”可以指物理、电气和/或流体连接。此外，DR1轴、DR2轴和DR3轴并不限于直角坐标系的三个轴，并且可以在更广泛的意义上被解释。例如，DR1轴、DR2轴和DR3轴可以彼此垂直，或者可以表示彼此互不垂直的不同方向。出于本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z构成的组中选择的至少一个”可以被解释为仅X、仅Y、仅Z、或X、Y和Z中的两个或更多个的任意组合，诸如，例如，XYZ、XYY、YZ和ZZ。如本文所使用的，术语“和/或”包括相关联的所列项目中的一个或多个的任意和所有的组合。
尽管在本文中可以使用术语“第一”、“第二”等来描述各个元件，但是这些元件不应受这些术语的限制。这些术语被用于将一个元件与另一元件区分开。因此，在不脱离本公开的教导的情况下，以下所讨论的第一元件可以被称为第二元件。
为了描述性目的，在本文中可以使用诸如“之下”、“下面”、“下方”、“下”、“上方”、“上面”、“之上”、“高于”、“侧”(例如，如在“侧壁”中)等空间相对术语，并且由此来描述如图中所示的一个元件与另一元件的关系。除了图中所描绘的方位之外，空间相对术语旨在涵盖装置在使用、操作和/或制造中的不同方位。例如，如果图中的装置被翻转，则被描述为在其他元件或特征“下面”或“之下”的元件随后将会被定向为在其他元件或特征“上面”。因此，示例性术语“下面”可以涵盖上面和下面两种方位。此外，装置可以被另外定向(例如，旋转90度或在其他方向上)，并且因此，本文所使用的空间相对描述符会被相应地解释。
本文所使用的术语是用于描述特定实施例的目的，而并不旨在进行限制。如本文所使用的，除非上下文另有明确指示，否则单数形式“一”和“该(所述)”还旨在包括复数形式。此外，当在此说明书中使用时，术语“包括”和/或“包含”表明存在所陈述的特征、整体、步骤、操作、元件、部件和/或它们的组，但并不排除存在或添加一个或多个其他的特征、整体、步骤、操作、元件、部件和/或它们的组。还应注意的是，如本文所使用的，术语“基本上”、“约”和其他类似的术语被用作近似的术语而不作为程度的术语，因此被用于对将由本领域的普通技术人员公认的在测量值、计算值和/或提供值中的固有偏差做出解释。
这里参考作为理想示例性实施例和/或中间结构的示意图的剖视图、等距视图、透视图、平面图和/或分解图示而描述了各种示例性实施例。因此，可以预期到来自例如由于制造技术和/或公差而导致的图示形状的变化。因此，本文所公开的示例性实施例不应被解释为限于具体示出的区域的形状，但是将包括例如由于制造而导致的形状上的偏差。为此，图中所示出的区域在本质上可以为示意性的，并且这些区域的形状可以不反映设备的区域的实际形状，因此并不旨在进行限制。
除非另有定义，否则本文所使用的所有术语(包括技术和科学术语)具有与本公开作为其一部分的本领域的普通技术人员通常所理解的含义相同的含义。诸如那些在常用词典中所定义的术语应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想化或过度正式的意义来解释，除非本文中明确地如此定义。
在下文中，将参考附图来详细地对各种示例性实施例进行说明。
图1是根据一些示例性实施例的显示设备的像素的电路图。
参考图1，显示设备1包括栅极线121、第一数据线171-1、分压参考线177、以及像素PX。
像素PX可以连接到栅极线121、第一数据线171-1和分压参考线177。栅极线121可以将栅极信号传输到像素PX。第一数据线171-1可以将数据信号(或数据电压)传输到像素PX。预定参考电压(或用于分压的参考电压)可以被施加到分压参考线177。
像素PX可以包括第一子像素PX1以及第二子像素PX2。
第一子像素PX1可以包括第一开关元件T1以及第一液晶电容器Ca，并且第二子像素PX2可以包括第二开关元件T2、第二液晶电容器Cb以及第三开关元件T3。
第一开关元件T1、第二开关元件T2和第三开关元件T3中的每个可以为薄膜晶体管。
第一开关元件T1可以包括连接到第一数据线171-1的第一电极(或第一源电极)、连接到第一液晶电容器Ca的第二电极(或第一漏电极)、以及连接到栅极线121的栅电极(或第一栅电极)。第一开关元件T1的第二电极可以连接到构成第一液晶电容器Ca的第一子像素电极。
第二开关元件T2可以包括连接到第一数据线171-1的第一电极(或第二源电极)、连接到第二液晶电容器Cb的第二电极(或第二漏电极)、以及连接到栅极线121的栅电极(或第二栅电极)。第二开关元件T2的第二电极可以连接到构成第二液晶电容器Cb的第二子像素电极。
第三开关元件T3可以包括连接到第二液晶电容器Cb的第一电极(或第三源电极)、连接到分压参考线177的第二电极(或第三漏电极)、以及连接到栅极线121的栅电极(或第三栅电极)。用于分压的参考电压可以通过分压参考线177被施加到第三开关元件T3的第二电极。
第一液晶电容器Ca和第二液晶电容器Cb可以连接到公共电极。公共电压可以被施加到公共电极。
当栅极导通电压被施加到栅极线121时，第一开关元件T1、第二开关元件T2和第三开关元件T3中的每个可以导通，并且第一液晶电容器Ca和第二液晶电容器Cb可以通过由第一数据线171-1传输的数据电压被充电。这里，施加到第一子像素电极和第二子像素电极的数据电压可以彼此相同。第一液晶电容器Ca可以对应于公共电压与数据电压之间的差而被充电，并且第二液晶电容器Cb可以对应于公共电压与由第三开关元件T3划分的数据电压之间的差而被充电。
由于第三开关元件T3被串联连接到第二开关元件T2，因此当第三开关元件T3导通时，传输到第二子像素PX2的数据电压可以被划分(或分配)给第二开关元件T2和第三开关元件T3。数据电压可以基于第二开关元件T2的沟道的尺寸(或电容)和第三开关元件T3的沟道的尺寸来分配。因此，即使通过第一数据线171-1传输到第一子像素PX1和第二子像素PX2的数据电压彼此相同，充入第一液晶电容器Ca和第二液晶电容器Cb的电压也可以彼此不同。例如，充入第二液晶电容器Cb的电压可以低于充入第一液晶电容器Ca的电压。在这种情况下，显示设备1的侧面可视性可以得到改善。
施加到第三开关元件T3的第二电极的参考电压的电压电平可以等于或高于施加到公共电极的公共电压的电压电平。例如，当公共电压为约7V时，施加到第三开关元件T3的第二电极的参考电压可以为约8V至11V，但是示例性实施例不限于此。
图2是示出根据一些示例性实施例的图1的显示设备的像素的示例的布局图。图3是根据一些示例性实施例的图2中的区域Q1的放大图。图4是根据一些示例性实施例的沿图2中的剖线X1-X1'截取的剖视图。图5是根据一些示例性实施例的沿图2中的剖线X3-X3'截取的剖视图。图6是根据一些示例性实施例的沿图2中的剖线X5-X5'截取的剖视图。
参考图2至图6，根据一些示例性实施例的显示设备1可以包括第一基板100、第二基板200以及液晶层300。第二基板200可以面对第一基板100，并且液晶层300可以设置在第一基板100与第二基板200之间。
第一基板100可以为设置有第一开关元件T1、第二开关元件T2和第三开关元件T3的薄膜晶体管阵列基板。第二基板200可以为面对第一基板100的基板。
液晶层300可以包括具有介电各向异性的液晶分子。当电场被施加在第一基板100与第二基板200之间时，液晶分子在第一基板100与第二基板200之间在特定(或确定)的方向上旋转，从而对穿过液晶层300的光的相位延迟值进行调整。穿过上部偏振构件(设置在发光侧，例如，可以附接到第二基板200的外表面)的偏振光(例如，已穿过下部偏振构件的光)的量可以根据相位延迟值通过液晶分子的旋转被改变的程度而改变，由此控制透射率。
在下文中，将更详细地对第一基板100进行描述。
第一基板100包括第一基底基板110、第一导电层120、栅极绝缘层140、半导体层150、第二导电层170、有机层180、以及第三导电层190。第一基板100还可以包括滤色器160。
第一基底基板110可以由诸如玻璃、石英或聚合物树脂等绝缘材料制成。聚合物树脂的示例可以包括聚醚砜(PES)、聚丙烯酸酯(PA)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚苯硫醚(PPS)、聚烯丙基酯(polyallylate)、聚酰亚胺(PI)、聚碳酸酯(PC)、三乙酸纤维素(CAT)、乙酸丙酸纤维素(CAP)及其组合中的至少一种。第一基底基板110还可以包括金属材料。
第一子像素区域PA1、第二子像素区域PA2和开关元件区域TA可以被限定在第一基底基板110上。第一子像素区域PA1可以被定义为设置有将在稍后描述的第一子像素电极191的第一主干部分191a和第一分支部分191b的区域，并且第二子像素区域PA2可以被定义为设置有将在稍后描述的第二子像素电极192的第二主干部分192a和第二分支部分192b的区域。开关元件区域TA可以被定义为布置有第一开关元件T1、第二开关元件T2和第三开关元件T3的区域。开关元件区域TA可以位于第一子像素区域PA1与第二子像素区域PA2之间。
第一导电层120可以位于或设置在第一基底基板110上。第一导电层120可以包括栅极线121、第一栅电极124a、第二栅电极124b以及第三栅电极124c。栅极线121、第一栅电极124a、第二栅电极124b和第三栅电极124c可以位于相同的层上并且由相同的材料制成。在下文中，位于相同的层上的含义意味着位于每个结构正下方的层是相同的，或者每个结构位于相同的水平面处。
栅极线121可以沿着第一方向DR1延伸。
第一栅电极124a、第二栅电极124b和第三栅电极124c可以电连接到栅极线121。在下文中，连接的含义是指两个部件彼此物理连接的情况或者两个部件彼此物理接触的情况。此外，电连接的含义不仅指两个部件彼此物理连接的情况，而且还指即使两个部件没有彼此物理连接但是它们通过其他导体被彼此电连接的情况。
第一栅电极124a、第二栅电极124b和第三栅电极124c可以彼此连接，但是示例性实施例不限于此。
第一导电层120可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第一导电层120可以为单层膜或多层膜。
栅极绝缘层140可以设置在第一导电层120上。栅极绝缘层140可以包括无机绝缘材料，诸如硅化合物或金属氧化物。例如，栅极绝缘层140可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛及其组合中的至少一种。栅极绝缘层140可以为单层膜或由不同材料的层压膜形成的多层膜。
半导体层150可以设置在栅极绝缘层140上。半导体层150可以包括第一半导体图案151，并且第一半导体图案151可以包括第一半导体区域151a、第二半导体区域151b以及第三半导体区域151c。
第一半导体区域151a可以与第一栅电极124a重叠，第二半导体区域151b可以与第二栅电极124b重叠，并且第三半导体区域151c可以与第三栅电极124c重叠。第一半导体区域151a、第二半导体区域151b和第三半导体区域151c中的每个可以为当通过重叠的栅电极来施加电场时源电极与漏电极之间的导电性被反转以形成沟道的区域(或沟道区域)。
如图3所示，第一半导体图案151由一个图案构成。第一半导体区域151a、第二半导体区域151b和第三半导体区域151c可以顺序地设置，并且可以彼此连接。
在一些示例性实施例中，半导体层150可以包括硅基半导体材料，诸如非晶硅、多晶硅或单晶硅。在一些示例性实施例中，半导体层150可以包括单晶硅、低温多晶硅或非晶硅。然而，示例性实施例不限于此，半导体层150可以包括氧化物半导体。例如，半导体层150可以包括双组分化合物(ABx)、三组分化合物(ABxCy)或四组分化合物(ABxCyDz)，这些化合物包含选自铟、锌、镓、锡、钛、铝、铪(Hf)、锆(Zr)和镁(Mg)中的两种或更多种。半导体层150可以包括ITZO(包括铟、锡和锌的氧化物)或IGZO(包括铟、镓和锌的氧化物)。
在一些示例性实施例中，半导体层150在第二方向DR2上的宽度可以沿着第一方向DR1为恒定的。这里，第二方向DR2可以与第一方向DR1交叉，例如，第二方向DR2可以垂直于第一方向DR1。也就是说，第一半导体区域151a在第二方向DR2上的宽度、第二半导体区域151b在第二方向DR2上的宽度、以及第三半导体区域151c在第二方向DR2上的宽度可以彼此相等。
第二导电层170可以设置在栅极绝缘层140和半导体层150上。
第二导电层170可以使用与用于形成半导体层150的掩模不同的掩模来形成。因此，第二导电层170的一部分可以与栅极绝缘层140直接接触。此外，第二导电层170的另一部分可以设置在半导体层150上，并且可以与半导体层150的组成部分中的至少一个(例如，第一半导体图案151)的侧表面接触。在像素PX中，由第二导电层170占据的面积可以大于由半导体层150占据的面积。
第二导电层170可以包括第一数据线171-1、第二数据线171-2、第一源电极173a(或第一电极线)、第一漏电极175a(或第二电极线)、第二源电极173b(或第三电极线)、第二漏电极175b(或第四电极线)、第三源电极173c、第三漏电极175c、以及分压参考线177。
第一数据线171-1、第二数据线171-2、第一源电极173a(或第一电极线，或第一电极图案)、第一漏电极175a(或第二电极线，或第二电极图案)、第二源电极173b(或第三电极线，或第三电极图案)、第二漏电极175b(或第四电极线，或第四电极图案)、第三源电极173c、第三漏电极175c和分压参考线177可以由相同的材料制成，并且可以位于相同的层上。
第一数据线171-1和第二数据线171-2可以基本上沿着第二方向DR2延伸，并且可以沿着第一方向DR1彼此间隔开参考距离L0。例如，参考距离L0可以为100μm或更小。第一数据线171-1和第二数据线171-2可以被设置为与第一子像素电极191和第二子像素电极192重叠。
如将在稍后描述的，第一数据线171-1可以电连接到像素PX的第一开关元件T1和第二开关元件T2，并且第二数据线171-2可以电连接到位于与该像素PX的行不同的行中的另一像素的开关元件。
用于电压分配的参考电压可以被施加到分压参考线177。如上所述，施加到分压参考线177的参考电压可以不同于施加到公共电极270的公共电压。例如，施加到分压参考线177的参考电压的电压电平可以高于公共电压的电压电平。
分压参考线177的至少一部分可以被设置为与第一数据线171-1和第二数据线171-2平行。例如，当在可与第一方向DR1和第二方向DR2垂直的第三方向DR3上观察时，分压参考线177可以被设置为与第一子像素电极191和第二子像素电极192重叠，并且在平面图中可以被设置在第一数据线171-1与第二数据线171-2之间。
第一数据线171-1、第二数据线171-2和分压参考线177中的每个可以包括直接位于栅极绝缘层140上并与栅极绝缘层140接触的部分。分压参考线177可以与第一半导体图案151交叉。也就是说，分压参考线177的一部分可以位于第一半导体图案151(或半导体层150)上。
在一些示例性实施例中，分压参考线177可以设置在第一半导体图案151上并且可以在第一方向DR1上位于从第一半导体图案151的边缘起的内侧(即，第一半导体图案151的面对其区域中心或者与其区域中心相邻的部分)。也就是说，当在平面图中观察时，第一半导体图案151可以在第一方向DR1上从分压参考线177突出。第一半导体图案151的在第一方向DR1上从分压参考线177突出的部分的长度M4(即，第四距离M4)可以为分压参考线177的宽度(或线宽度WL1)的1至3倍。例如，当分压参考线177的宽度为约2μm(或3μm)时，第一半导体图案151的突起的长度M4可以为2μm至4μm或2.5μm至3μm。
第一源电极173a可以电连接到第一数据线171-1，可以被设置在第一半导体图案151上以与第一半导体区域151a交叉(或横穿第一半导体区域151a)，可以与第一半导体区域151a重叠，并且可以与第一半导体区域151a接触。第一源电极173a的位于第一半导体区域151a上的部分可以具有基本上直线形状。
第一源电极173a基本上与第二方向DR2平行地延伸，但是可以从第一半导体区域151a朝向第一子像素区域PA1和第二子像素区域PA2延伸，并且可以延伸到第一半导体区域151a的外部。第一源电极173a的从第一半导体区域151a突出到其一侧的突起(例如，向上突出的部分)的长度M1(即，第一距离M1)可以为第一源电极173a的宽度(例如，线宽度WL1)的1至3倍。例如，当第一源电极173a的宽度为约2μm(或3μm)时，第一源电极173a的突起的长度M1可以为2μm至4μm或2.5μm至3μm。
第一源电极173a的突出到另一侧的部分可以连接到将在稍后描述的第二源电极173b，并且第一源电极173a(或者第一源电极173a和第二源电极173b整体)可以被弯曲成U形。
在一些示例性实施例中，第一源电极173a可以设置在第一半导体图案151上，以在第一方向DR1上位于从第一半导体图案151的边缘起的内侧(即，面对第一半导体图案151的区域中心的方向)。也就是说，第一半导体图案151可以在第一方向DR1上从第一源电极173a突出。第一半导体图案151的在第一方向DR1上从第一源电极173a突出的部分的长度M3(即，第三距离M3)可以为第一源电极173a的宽度(或线宽度WL1)的1至3倍。例如，当第一源电极173a的宽度为约2μm(或3μm)时，第一半导体图案151的突起的长度M3可以为2μm至4μm或2.5μm至3μm。
第一漏电极175a位于第一半导体区域151a上，但是可以与第一半导体区域151a交叉，可以与第一半导体区域151a重叠，并且可以与第一半导体区域151a接触。第一漏电极175a可以与第一半导体区域151a上的第一源电极173a间隔开。第一漏电极175a可以包括面对第一源电极173a并且基本上与第二方向DR2平行地延伸的杆部分，并且还可以包括与杆部分的端部连接的延伸部分。第一漏电极175a的杆部分基本上与第二方向DR2平行地延伸，但是可以从第一半导体区域151a朝向第一子像素区域PA1和第二子像素区域PA2延伸，并且可以延伸到第一半导体区域151a的外部。
第一漏电极175a的从第一半导体区域151a突出到其另一侧的突起(例如，向下突出的部分)的长度M2(即，第二距离M2)可以为第一漏电极175a的宽度(或线宽度WL1)的1至3倍。例如，当第一漏电极175a的宽度为约2μm(或3μm)时，第一漏电极175a的突起的长度M2可以为2μm至4μm或2.5μm至3μm。
在一些示例性实施例中，第一源电极173a的从第一半导体区域151a突出到其一侧的突起(例如，向上突出的部分)的长度M1与第一漏电极175a的从第一半导体区域151a突出到其另一侧的突起(例如，向下突出的部分)的长度M2可以为第一源电极173a的宽度(或线宽度WL1)的2至4倍或2.5至3倍。例如，第一源电极173a的突起的长度M1与第一漏电极175a的突起的长度M2的总和可以为4μm至8μm或5μm至6μm。此外，长度M1与长度M2的总和可以为第一源电极的线宽度的1.5倍至3倍，长度M1与长度M2的总和可以为3μm至6μm。长度M3与长度M4的总和可以为第一源电极的线宽度的1.5倍至3倍，长度M3与长度M4的总和可以为3μm至6μm。
第一源电极173a以及第一漏电极175a的、延伸到第一半导体区域151a的外部的部分可以与第一半导体图案151的侧表面接触。
第二源电极173b可以电连接到第一数据线171-1，并且可以电连接到第一源电极173a。第二源电极173b设置在第二半导体区域151b(或第一半导体区域151a与第二半导体区域151b之间的边界)上，但是可以与第二半导体区域151b交叉，可以与第二半导体区域151b重叠，并且可以与第二半导体区域151b接触。第二源电极173b可以设置在第一半导体图案151上，以与第一漏电极175a间隔开第一距离L1并与第二漏电极175b间隔开第二距离L2。
类似于第一源电极173a，第二源电极173b基本上与第二方向DR2平行地延伸，但是可以从第二半导体区域151b朝向第一子像素区域PA1和第二子像素区域PA2延伸，并且可以延伸到第二半导体区域151b的外部。第二源电极173b的从第二半导体区域151b突出到其一侧的突起(例如，向上突出的部分)的长度M1可以基本上等于第一源电极173a的从第一半导体区域151a突出到其一侧的突起(例如，向上突出的部分)的长度M1。
如上所述，第二源电极173b的突出到另一侧的部分可以连接到第一源电极173a，并且可以与第一源电极173a形成U形。
第二漏电极175b位于第二半导体区域151b上，但是可以与第二半导体区域151b交叉，可以与第二半导体区域151b重叠，并且可以与第二半导体区域151b接触。第二漏电极175b可以设置在第一半导体图案151上以与第二源电极173b间隔开第二距离L2，并且可以设置在第一半导体图案151上以与分压参考线177间隔开第三距离L3。这里，第二距离L2与第一距离L1相同或不同，并且第三距离L3大于第二距离L2，例如，第三距离L3可以为第二距离L2的2.5倍至3.5倍或约3倍。
类似于第一漏电极175a，第二漏电极175b可以包括面对第二源电极173b并且基本上与第二方向DR2平行地延伸的杆部分，并且还可以包括与杆部分的端部连接的延伸部分。第二漏电极175b的杆部分基本上与第二方向DR2平行地延伸，但是可以从第二半导体区域151b朝向第一子像素区域PA1和第二子像素区域PA2延伸，并且可以延伸到第二半导体区域151b的外部。
第二漏电极175b的从第二半导体区域151b突出到其一侧的突起(例如，向下突出的部分)的长度M1可以基本上等于第一源电极173a的从第一半导体区域151a突出到其一侧的突起(例如，向上突出的部分)的长度M1。
第二源电极173b以及第二漏电极175b的、延伸到第二半导体区域151b的外部的部分可以与第一半导体图案151的侧表面接触。
第三源电极173c可以电连接到分压参考线177。第三源电极173c设置在第三半导体区域151c上，但是可以与第三半导体区域151c交叉，可以与第三半导体区域151c重叠，并且可以与第三半导体区域151c接触。第三源电极173c可以为分压参考线177的一部分。
第三漏电极175c设置在第三半导体区域151c上，但是可以与第三半导体区域151c交叉，可以与第三半导体区域151c重叠，并且可以与第三半导体区域151c接触。第三漏电极175c可以基本上与第二漏电极175b相同，或者可以为第二漏电极175b的一部分。
在一些示例性实施例中，第一源电极173a(或第一电极线)、第一漏电极175a(或第二电极线)、第二源电极173b(或第三电极线)和第二漏电极175b(或第四电极线)可以在第一半导体图案151上以规则距离(例如，以第一距离L1或第二距离L2)彼此间隔开。沟道长度可以被定义为半导体区域上的源电极与漏电极之间的距离。因此，第一开关元件T1的沟道长度可以等于第二开关元件T2的沟道长度。
在一些示例性实施例中，第三开关元件T3的所述沟道长度可以为第二开关元件T2的沟道长度的2.5倍至3.5倍。例如，第二漏电极175b(或第三漏电极175c)与分压参考线177(或第三源电极173c)之间的第三距离L3可以为第二源电极173b与第二漏电极175b之间的第二距离L2的三倍。因此，第三开关元件T3的沟道长度可以为第二开关元件T2的沟道长度的三倍。
如上所述，由于第一半导体图案151具有第一方向DR1上的均匀宽度，因此第二开关元件T2的沟道宽度和第三开关元件T3的沟道宽度可以彼此相等。这里，沟道宽度可以为沿着垂直于沟道长度的方向而限定的距离。此外，第二开关元件T2的沟道宽度与沟道长度的比率可以为第三开关元件T3的沟道宽度与沟道长度的比率的2.5倍至3.5倍。此外，第二开关元件T2的沟道宽度可以为第三开关元件T3的沟道宽度的1.5倍至2倍，并且第三开关元件T3的沟道长度可以为第二开关元件T2的沟道宽度的1.5倍至2倍。
然而，与第一源电极173a电连接的第二源电极173b可以用作第一开关元件T1的源电极(或辅助源电极)，并且形成在第一源电极173a与第一漏电极175a之间的第一沟道和形成在第二源电极173b与第一漏电极175a之间的第二沟道可以彼此并联连接，使得第一开关元件T1的沟道宽度可以为第二开关元件T2的沟道宽度的两倍。
稍后，当未被划分的数据电压施加到第一子像素PX1时，第一子像素PX1(或第一子像素区域PA1)的亮度高于第二子像素PX2(或第二子像素区域PA2)的亮度，因此，第一子像素PX可以对相对较低的灰度(或低灰度图像)敏感。连接到第一子像素PX1的第一开关元件T1的沟道宽度被形成为相对较大，从而可以防止或至少减少显示设备1的显示质量(例如，关于包括低灰度的图像数据的显示图像质量)的劣化。
第二导电层170可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第二导电层170可以为单层膜或多层膜。例如，第二导电层170可以具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的层压结构；然而，示例性实施例不限于此。
如上所述的第一栅电极124a、第一半导体区域151a、第一源电极173a(和连接到第一源电极173a的第二源电极173b)和如上所述的第一漏电极175a可以构成第一开关元件T1，该第一开关元件T1是薄膜晶体管。第二栅电极124b、第二半导体区域151b、第二源电极173b和第二漏电极175b可以构成第二开关元件T2，该第二开关元件T2是薄膜晶体管。第三栅电极124c、第三半导体区域151c、第三源电极173c和第三漏电极175c可以构成第三开关元件T3，该第三开关元件T3是薄膜晶体管。
有机层180可以设置在第二导电层170上。有机层180可以包括具有优异的平坦化特性及光敏性的材料。
滤色器160可以设置在第二导电层170与有机层180之间。滤色器160的颜色可以为红色、绿色和蓝色中的任何一种，但是示例性实施例不限于此。如图5和图6所示，滤色器160可以被设置为与像素的邻近一侧的滤色器1601和像素的邻近另一侧的滤色器1602相邻。滤色器160可以设置在第一子像素区域PA1和第二子像素区域PA2中，并且可以与第一子像素电极191和第二子像素电极192重叠。滤色器160还可以设置在开关元件区域TA中，并且可以与第一开关元件T1、第二开关元件T2和第三开关元件T3重叠。
当显示设备1包括滤色器160时，有机层180可以设置在滤色器160上，以使滤色器160的台阶平坦化。然而，示例性实施例不限于此，并且可以省略有机层180和滤色器160中的任何一个。在下文中，为了便于解释，将对显示设备1包括有机层180和滤色器160的情况进行描述以作为示例。
将第一漏电极175a的一部分暴露的第一接触孔CH1和将第二漏电极175b的一部分暴露的第二接触孔CH2可以形成在滤色器160和有机层180中。通过第一接触孔CH1暴露出的部分可以为第一漏电极175a的延伸部分175a1，并且通过第二接触孔CH2暴露出的部分可以为第二漏电极175b的延伸部分175b1。
第三导电层190可以设置在有机层180上。
第三导电层190可以包括第一子像素电极191和第二子像素电极192。大部分的第一子像素电极191可以位于第一子像素区域PA1中，并且大部分的第二子像素电极192可以位于第二子像素区域PA2中。
第一子像素电极191可以通过第一接触孔CH1被电连接到第一漏电极175a。第一子像素电极191可以与第一漏电极175a接触。第二子像素电极192可以通过第二接触孔CH2被电连接到第二漏电极175b，并且第二子像素电极192可以与第二漏电极175b接触。
第一子像素电极191可以包括：第一主干部分191a，位于第一子像素区域PA1中；多个第一分支部分191b，位于第一子像素区域PA1中，该多个第一分支部分191b从第一主干部分191a向外延伸并且彼此间隔开，在该多个第一分支部分191b之间分别设置有狭缝191c；以及第一延伸部分191d，从第一子像素区域PA1延伸到开关元件区域TA。
第一主干部分191a可以包括主要在第一方向DR1上延伸的横向主干部分、以及主要在第二方向DR2上延伸的纵向主干部分。第一主干部分191a可以将第一子像素电极191划分为子区域，例如域。第一主干部分191a可以被设置为十字形。在这种情况下，第一子像素电极191可以通过第一主干部分191a被划分为四个子区域(或四个域)。位于各个子区域中的第一分支部分191b可以具有不同的延伸方向。例如，位于图2的右上方向上的子区域中的第一分支部分191b可以在图2的右上方向上从第一主干部分191a倾斜地延伸，并且位于图2的右下方向上的子区域中的第一分支部分191b可以在图2的右下方向上从第一主干部分191a倾斜地延伸。此外，位于图2的左上方向上的子区域中的第一分支部分191b可以在图2的左上方向上从第一主干部分191a倾斜地延伸，并且位于图2的左下方向上的子区域中的第一分支部分191b可以在图2的左下方向上从第一主干部分191a倾斜地延伸。
第一延伸部分191d可以从第一主干部分191a或第一分支部分191b延伸到开关元件区域TA，并且可以通过第一接触孔CH1被连接到第一漏电极175a。
类似于第一子像素电极191，第二子像素电极192可以包括：第二主干部分192a，位于第二子像素区域PA2中；多个第二分支部分192b，位于第二子像素区域PA2中，该多个第二分支部分192b从第二主干部分192a向外延伸并且彼此间隔开，在该多个第二分支部分192b之间分别设置有狭缝192c；以及第二延伸部分192d，从第二子像素区域PA2延伸到开关元件区域TA。
由于第二主干部分192a、第二分支部分192b和第二延伸部分192d基本上与第一主干部分191a、第一分支部分191b和第一延伸部分191d相同或相似，因此，将不再重复冗余的描述。然而，应当注意，第二延伸部分192d可以从第二主干部分192a或第二分支部分192b延伸到开关元件区域TA，并且可以通过第二接触孔CH2被连接到第二漏电极175b。
第一子像素电极191可以与第一数据线171-1和第二数据线171-2重叠。第一数据线171-1以及第二数据线171-2的位于第一子像素区域PA1中的部分可以完全地与第一子像素电极191重叠。例如，第一子像素区域PA1中的第一数据线171-1与第一子像素电极191之间的重叠宽度WO1可以基本上等于第一数据线171-1的线宽度WD1，并且第一子像素区域PA1中的第二数据线171-2与第一子像素电极191之间的重叠宽度WO2可以基本上等于第二数据线171-2的线宽度WD2。
类似地，第二子像素电极192可以与第一数据线171-1和第二数据线171-2重叠。第一数据线171-1以及第二数据线171-2的位于第二子像素区域PA2中的部分可以完全地与第二子像素电极192重叠。例如，第二子像素区域PA2中的第一数据线171-1与第二子像素电极192之间的重叠宽度WO3可以基本上等于第一数据线171-1的线宽度WD1，并且第二子像素区域PA2中的第二数据线171-2与第二子像素电极192之间的重叠宽度WO4可以基本上等于第二数据线171-2的线宽度WD2。
第三导电层190可以包括选自钼(Mo)、铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钽(Ta)、钨(W)和铜(Cu)中的至少一种金属。第三导电层190可以为单层膜或多层膜。例如，第三导电层190可以具有Ti/Al/Ti、Mo/Al/Mo、Mo/AlGe/Mo或Ti/Cu的层压结构；然而，示例性实施例不限于此。
第一导电层120还可以包括第一维持线127和第二维持线128。维持电压可以被施加到第一维持线127和第二维持线128。维持电压可以与施加到公共电极270的公共电压相同，但是示例性实施例不限于此。例如，维持电压可以具有与提供给分压参考线177和/或公共电极270的电压不同的电压电平。
第一维持线127和第二维持线128由与栅极线121相同的材料制成，并且可以位于与栅极线121相同的层上。
第一维持线127可以包括基本上与栅极线121相同的在第一方向DR1上延伸的第一部分1271、在第二方向DR2上从第一部分1271延伸并且被设置为与第一子像素电极191的一侧(例如，图2中的左侧)相邻的第二部分1273、在第二方向DR2上从第一部分1271延伸并且被设置为与第一子像素电极191的另一侧(例如，图2中的右侧)相邻的第三部分1275、以及从第一部分1271突出的第四部分1277。
第一维持线127的第二部分1273和第三部分1275可以不与第一子像素电极191重叠。第二部分1273和第三部分1275可以用作光阻挡图案，以用于防止第一子像素电极191的两侧(例如，图2中的左侧和右侧)的光透射。
第一维持线127的第四部分1277可以与第一漏电极175a的延伸部分175a1重叠，并且可以在第一子像素区域PA1中形成维持电容。以这种方式，第一维持线127的第四部分1277和第一漏电极175a的延伸部分175a1可以形成第一电容器CST1的电极。此外，第一维持线127的第四部分1277可以部分地与第一子像素电极191的一部分重叠。
在一些示例性实施例中，第一维持线127的第四部分1277具有比第一漏电极175a的延伸部分175a1的面积更小的面积，并且在平面图上可以从第一漏电极175a的延伸部分175a1的边缘起向内定位。例如，第一维持线127的第四部分1277可以在第二方向DR2上从第一漏电极175a的延伸部分175a1的边缘起向内定位第五距离M5，并且可以在第一方向DR1上从第一漏电极175a的延伸部分175a1的边缘起向内定位第六距离M6。这里，第五距离M5和第六距离M6可以分别与上述的第一距离M1和第三距离M3相同或相似。也就是说，第一漏电极175a的延伸部分175a1可以完全地覆盖第一维持线127的第四部分1277。然而，示例性实施例不限于此。例如，在平面图中，第一维持线127的第四部分1277可以被第一漏电极175a的延伸部分175a1完全覆盖。
类似于第一维持线127，第二维持线128可以包括与栅极线121基本上相同的在第一方向DR1上延伸的第五部分1281、在第二方向DR2上从第五部分1281延伸并且被设置为与第二子像素电极192的一侧(例如，图2中的左侧)相邻的第六部分1283、在第二方向DR2上从第五部分1281延伸并且被设置为与第二子像素电极192的另一侧(例如，图2中的右侧)相邻的第七部分1285、以及从第五部分1281突出的第八部分1287。
第二维持线128的第六部分1283和第七部分1285可以不与第二子像素电极192重叠。第六部分1283和第七部分1285可以用作光阻挡图案，以用于防止第二子像素电极192的两侧(例如，图2中的左侧和右侧)的光透射。
第二维持线128的第八部分1287可以部分地与第二漏电极175b的延伸部分175b1重叠，并且可以在第二子像素区域PA2中形成维持电容。以这种方式，第二维持线128的第八部分1287和第二漏电极175b的延伸部分175b1可以形成第二电容器CST2的电极。第二维持线128的第八部分1287也可以部分地与第二子像素电极192的一部分重叠。
第三导电层190还可以包括第一阻挡电极SHE1、第二阻挡电极SHE2以及连接电极SHEc。第一阻挡电极SHE1、第二阻挡电极SHE2和连接电极SHEc可以设置在与第一子像素电极191和第二子像素电极192相同的层上，并且可以由与第一子像素电极191和第二子像素电极192相同的材料制成。
第一阻挡电极SHE1、第二阻挡电极SHE2和连接电极SHEc可以与第一子像素电极191和第二子像素电极192物理地间隔开。
第一阻挡电极SHE1可以设置在有机层180上并且与第一维持线127的第二部分1273和第二维持线128的第六部分1283重叠。
第二阻挡电极SHE2可以设置在有机层180上并且与第一维持线127的第三部分1275和第二维持线128的第七部分1285重叠。
在平面图中，第一阻挡电极SHE1可以完全地覆盖第一维持线127的第二部分1273和第二维持线128的第六部分1283。第一阻挡电极SHE1的线宽度或第一阻挡电极SHE1在第一方向DR1上的宽度WS1可以大于第二部分1273的线宽度WC1以及第六部分1283的线宽度WC3。类似地，在平面图中，第二阻挡电极SHE2可以完全地覆盖第一维持线127的第三部分1275和第二维持线128的第七部分1285。第二阻挡电极SHE2的线宽度或第二阻挡电极SHE2在第一方向DR1上的宽度WS2可以大于第三部分1275的线宽度WC2以及第七部分1285的线宽度WC4。
连接电极SHEc可以将第一阻挡电极SHE1和第二阻挡电极SHE2彼此电连接。
可以将与施加到公共电极270的公共电压相同电平的电压施加到第一阻挡电极SHE1和第二阻挡电极SHE2。在这种情况下，可以不在公共电极270与第一阻挡电极SHE1之间或者公共电极270与第二阻挡电极SHE2之间形成电场。因此，可以减少位于第一子像素电极191和第二子像素电极192两侧的液晶分子未对准的可能性，并且还可以减少漏光。另外，可以进一步减小被形成为防止漏光的光阻挡构件220的面积，或者可以省略光阻挡构件220。因此，可以进一步改善显示设备1的孔径比。
在下文中，将更详细地对第二基板200进行描述。
第二基板200可以包括第二基底基板210、光阻挡构件220、外涂层250、以及公共电极270。
与第一基底基板110类似，第二基底基板210可以为绝缘基板。第二基底基板210可以包括具有高耐热性的聚合物或塑料。第二基底基板210可以具有柔性。
光阻挡构件220可以设置在第二基底基板210的面对第一基底基板110的一个表面上。光阻挡构件220可以与开关元件区域TA重叠。光阻挡构件220可以包括诸如黑碳的光阻挡颜料、或诸如铬(Cr)的不透明材料，并且可以包括光敏有机材料。在一些示例性实施例中，光阻挡构件220可以设置在第一基板100中(或作为其一部分)。
外涂层250可以形成在第二基底基板210的一个表面上，以覆盖光阻挡构件220。覆盖层250可以使通过光阻挡构件220而形成的台阶平坦化。外涂层250可以被省略。
公共电极270可以设置在外涂层250上。当省略外涂层250时，公共电极270可以设置在第二基底基板210和光阻挡构件220上。公共电极270可以由透明导电材料制成，诸如ITO(包括铟和锡的氧化物)或IZO(包括铟和锌的氧化物)，但是示例性实施例不限于此。公共电极270可以形成在第二基底基板210的整个表面上。公共电压被施加到公共电极270，并且公共电极270可以与第一子像素电极191和第二子像素电极192一起形成电场。在这种情况下，液晶层300中的液晶分子的取向根据电场的强度而变化，因此，可以控制透光率。
在下文中，将参考图7来更详细地对第一开关元件T1、第二开关元件T2至第三开关元件T3之间的关系进行描述，并且将参考图7来对与显示设备1的可见性以及第一开关元件T1的栅极电容相关的维持电容进行描述。
图7是用于对根据一些示例性实施例的包括在图1的显示设备的像素中的第二导电层被移位的情况进行说明的图。
参考图3和图7，基于包括在显示设备1中的第二导电层170向上移位了线宽度WL1(例如，约2μm)的假设来进行以下描述。
如上所述，第二导电层170可以使用与用于形成半导体层150的掩模不同的掩模来形成。在这种情况下，取决于一个或多个工艺误差，第二导电层170与半导体层150之间的对准可能会被扭曲或者改变。也就是说，第二导电层170可以相对于半导体层150而向上、向下、向左或向右移位特定的尺寸或距离。
随着第二导电层170向上移位，第一源电极173a和第一漏电极175a可以相对于第一半导体图案151而向上移位。在这种情况下，第一开关元件T1的沟道宽度和沟道长度可以不改变。其原因在于，第一开关元件T1具有I形沟道，并且第一源电极173a和第一漏电极175a被形成为向第一半导体图案151的外部延伸出第一距离M1_1(和/或第二距离M2_1)或更多。
如图7所示，即使第一漏电极175a向上移位，第一漏电极175a也可以具有从第一半导体图案151向下突出了特定的长度M2_1(即，第二距离M2_1)(例如，约1μm)的状态。
也就是说，第一源电极173a与第一半导体图案151重叠的部分的形状和面积不会改变，第一漏电极175a与第一半导体图案151重叠的部分的形状和面积不会改变，并且在它们之间形成沟道的第一半导体区域151a的形状和面积不会改变。因此，第一开关元件T1的沟道宽度和沟道长度可以不改变。
类似地，随着第二导电层170向上移位，第二源电极173b和第二漏电极175b可以相对于第一半导体图案151而向上移位。即使在这种情况下，第二开关元件T2的沟道宽度和沟道长度也可以保持恒定而不改变。其原因在于，第二开关元件T2具有I形沟道，并且第二源电极173b和第二漏电极175b被形成为向第一半导体图案151的外部延伸出第一距离M1_1(和/或第二距离M2_1)或更多。
类似地，随着第二导电层170向上移位，第三源电极173c和第三漏电极175c可以相对于第一半导体图案151而向上移位。即使在这种情况下，第三开关元件T3的沟道宽度和沟道长度也可以保持恒定而不改变。其原因在于，与第一开关元件T1和第二开关元件T2类似，第三开关元件T3具有I形沟道，并且第三源电极173c和第三漏电极175c被形成为向第一半导体图案151的外部延伸出第一距离M1_1(和/或第二距离M2_1)或更多。
与图7所示的不同，即使第二导电层170向左、向下和/或向右移位，第一开关元件T1、第二开关元件T2和第三开关元件T3中的每个的沟道宽度和沟道长度也可以保持恒定而不改变。其原因在于，第一源电极173a从第一半导体图案151向内定位第三距离M3(例如，约3μm)，并且第三源电极173c(或分压参考线177)也向内定位第四距离M4(例如，约3μm)。
只有已穿过第二开关元件T2的数据电压的一部分可以由于第三开关元件T3而输出到第二漏电极175b并且被施加到第二子像素电极192。数据电压通过第二开关元件T2与第三开关元件T3之间的电阻比而被划分，并且电阻比可以通过纵横比来确定，该纵横比是诸如薄膜晶体管(TFT)的开关元件的主要特征。这里，纵横比可以为沟道宽度与沟道长度的比率。
例如，通过第一漏电极175a提供给第一子像素电极191的第一数据电压V1与通过第二漏电极175b提供给第二子像素电极192的第二数据电压V2之间的关系(即，数据电压比)可以由“V2/V1＝(CW2/CL2)/{(CW2/CL2)+(CW3/CL2)}”来表示。这里，V1是第一数据电压，V2是第二数据电压，CW2和CL2是第二开关元件T2的沟道宽度和沟道长度，CW3和CL3是第三开关元件T3的沟道宽度和沟道长度。也就是说，第一数据电压和第二数据电压之间的电压比可以通过第二开关元件T2和第三开关元件T3中的每个的沟道宽度和沟道长度来确定。
即使第二导电层170与半导体层150之间的对准由于一个或多个工艺误差而被改变，第二开关元件T2的沟道宽度和沟道长度以及第三开关元件T3的沟道宽度和沟道长度也不会改变。因此，第一数据电压V1与第二数据电压V2之间的电压比不会改变，并且可以均匀地保持显示设备1针对每个区域的显示质量以及可视性。
第一开关元件T1的栅极电容(即，通过第一栅电极124a与半导体层150的重叠而形成的电容)的变化以及第一子像素PX1的维持电容的变化可以改变第一开关元件T1的反冲电压。此外，像素PX的反冲电压的分散(或不均匀分配)可能会导致显示图像上的余像或者劣化可视性。关于这方面，将对第一开关元件T1的栅极电容和第一子像素PX1的维持电容进行描述。
首先，关于第一开关元件T1的栅极电容，随着第二导电层170向上移位，第一漏电极175a可以向上移位。即使在这种情况下，第一漏电极175a与第一半导体图案151重叠的部分的面积也不会改变，因此，第一开关元件T1的栅极电容可以不改变。其原因在于，第一漏电极175a的杆部分在第一子像素区域PA1中在第二方向DR2上朝向第二子像素区域PA2延伸，并且朝向第一半导体图案151的外侧突出特定的长度(例如，第二距离M2_1)。
关于第一子像素PX1的维持电容，随着第二导电层170向上移位，第一漏电极175a可以向上移位。也就是说，第一漏电极175a的延伸部分175a1可以相对于第一维持线127的第四部分1277而向上移位。即使在这种情况下，第一维持线127的第四部分1277与第一漏电极175a的延伸部分之间的重叠面积也不会改变，因此，第一子像素PX1的维持电容可以不改变。其原因在于，第一漏电极175a的杆部分在第一子像素区域PA1中在第二方向DR2上朝向第二子像素区域PA2延伸，并且朝向第一半导体图案151的外侧突出特定的长度(例如，第二距离M2_1)。此外，第一漏电极175a的延伸部分175a1具有比第一维持线127的第四部分1277更大的面积，并且以足够的余量(例如，第一方向DR1上的第六距离M6和第二方向DR2上的第五距离M5_1)完全地覆盖第一维持线127的第四部分1277。
如上所述，第一开关元件T1、第二开关元件T2至第三开关元件T3中的每个可以具有I形沟道，第一开关元件T1、第二开关元件T2至第三开关元件T3中的每个的源电极和漏电极可以与第一半导体图案151交叉并且以足够的余量(例如，第二方向DR2上的第一距离M1_1和第二距离M2_1)朝向第一半导体图案151的外部延伸(或者在平面图中可以完全地与第一半导体图案151重叠，并且横穿在第二方向DR2上比第一半导体图案151长出第一距离M1_1和第二距离M2_1的总和的区域)，并且在平面图中第一半导体图案151可以以足够的余量(例如，第一方向DR1上的第三距离M3和第四距离M4)在宽度方向上完全地覆盖第一开关元件T1、第二开关元件T2至第三开关元件T3的源电极和漏电极。因此，即使在半导体层150与第二导电层170之间发生了对准变化或误差，第一开关元件T1、第二开关元件T2至第三开关元件T3中的每个的沟道宽度和沟道长度也不会改变，针对第一子像素PX1的第一数据电压V1与针对第二子像素PX2的第二数据电压V2之间的电压比不会改变，因此，可以均匀地保持显示设备1针对每个区域的显示质量以及可见性。
此外，当第一开关元件T1的栅极电容保持恒定而不改变时，第一开关元件T1的反冲电压保持恒定，并且可以防止由于像素PX的反冲电压的分散而导致的显示图像的余像以及可视性的劣化。
此外，由于用于形成第一子像素PX1的维持电容的第一漏电极175a的延伸部分175a1以足够的余量(例如，第一方向DR1上的第六距离M6和第二方向DR2上的第五距离M5_1)完全地覆盖第一维持线127的第四部分1277，因此可以防止第一开关元件T1的反冲电压上的变化，并且可以防止由于像素PX的反冲电压的分散而导致的显示图像的余像以及可视性的劣化。
图8是示出根据一些示例性实施例的图1的显示设备的像素的另一示例的视图。
参考图3和图8，显示设备1_1与图3的显示设备1的不同之处在于，显示设备1_1还包括第三半导体图案153至第九半导体图案159。因此，下面将主要对不同之处进行描述。
第三半导体图案153至第九半导体图案159包括在半导体层150中，并且可以通过与第一半导体图案151相同的工艺来形成。第三半导体图案153至第九半导体图案159可以设置在栅极绝缘层140与第二导电层170之间，并且可以支撑包括在第二导电层170中的第一数据线171-1、第二数据线171-2、第一源电极173a(或第一电极线)、第二源电极173b(或第三电极线)和分压参考线177。
第三半导体图案153可以设置在栅极线121与第一数据线171-1彼此重叠的区域中的栅极线121的第一重叠部分(例如，栅极线121的上部)上。第三半导体图案153可以完全地覆盖栅极线121的第一重叠部分。例如，第三半导体图案153可以具有比栅极线121的第一重叠部分的面积更大的面积，可以在第二方向DR2上向上和向下突出，并且可以在第一方向DR1上向左和向右突出一定的距离。例如，第三半导体图案153可以从栅极线121的第一重叠部分起向左突出第七距离M7，并且可以从栅极线121的第一重叠部分起向右突出第八距离M8。第七距离M7和第八距离M8可以分别与上述的第三距离M3和第四距离M4相同或相似。
由于第三半导体图案153完全地覆盖栅极线121的第一重叠部分，因此即使半导体层150与第二导电层170之间的对准发生改变，第三半导体图案153也可以完全地支撑第一数据线171-1。
随着显示设备1_1在尺寸上变大，第一数据线171-1(和/或栅极线121)的长度(即，平面图中的延伸长度)增加，从而第一数据线171-1的电阻可能会增加，并且可能会发生信号减少和延迟。为了减小第一数据线171-1的电阻，第一数据线171-1可以具有足够大的厚度。第三半导体图案153支撑第一数据线171-1，从而减轻或消除由于第一数据线171-1的厚度增加而导致的诸如干扰和断开的缺陷。
类似地，第四半导体图案154可以设置在栅极线121与第一数据线171-1彼此重叠的区域中的栅极线121的第二重叠部分(例如，栅极线121的下部)上。第四半导体图案154可以完全地覆盖栅极线121的第二重叠部分。例如，第四半导体图案154可以具有比栅极线121的第二重叠部分的面积更大的面积，可以在第二方向DR2上向上和向下突出，并且可以在第一方向DR1上向左和向右突出一定的距离。尽管在图8中示出了第四半导体图案154与第三半导体图案153分离，但是示例性实施例不限于此。例如，第三半导体图案153和第四半导体图案154可以一体形成。
第五半导体图案155可以设置在栅极线121的第三重叠部分上，并与用于将第一源电极173a(和第二源电极173b)与第一数据线171-1连接的连接线重叠，并且可以支撑连接线。第五半导体图案155可以被设置为与第一半导体图案151间隔开，并且可以不设置有沟道。
第六半导体图案156可以设置在分压参考线177与栅极线121彼此重叠的区域中的栅极线121的第四重叠部分(例如，栅极线121的上部)上，并且可以支撑分压参考线177。第六半导体图案156可以被设置为与第一半导体图案151间隔开，并且可以不设置有沟道。
第七半导体图案157可以设置在分压参考线177与栅极线121彼此重叠的区域中的栅极线121的第五重叠部分(例如，栅极线121的下部)上，并且可以支撑分压参考线177。第七半导体图案157可以被设置为与第一半导体图案151间隔开，并且可以不设置有沟道。
类似于第三半导体图案153，第八半导体图案158可以设置在栅极线121与第二数据线171-2彼此重叠的区域中的栅极线121的第六重叠部分(例如，栅极线121的上部)上，并且可以支撑第二数据线171-2。
类似地，第九半导体图案159可以设置在栅极线121与第二数据线171-2彼此重叠的区域中的栅极线121的第七重叠部分(例如，栅极线121的下部)上，并且可以支撑第二数据线171-2。
如上参考图8所述，显示设备1_1可以通过第三半导体图案153至第九半导体图案159来支撑具有增加了的厚度的线(例如，第一数据线171-1等)以减小电阻，并且可以减少诸如由于厚度增加而导致的线之间的干扰、断开等缺陷。
图9是示出根据一些示例性实施例的图1的显示设备的像素的另一示例的布局图。
图10是根据一些示例性实施例的图9中的区域Q2的放大图。
参考图2、图3、图8、图9和图10，图9和图10的显示设备1_2与图2、图3和图8的显示设备1和1_1的不同之处在于，显示设备1_2还包括第一开关元件T1_1的第一维持线127_1和第一漏电极175a_1。除了第一维持线127_1和第一漏电极175a_1之外，显示设备1_2基本上与图2、图3和图8的显示设备1和1_1相同或相似。因此，将不再重复或主要省略冗余的描述。
除了第四部分1277_1之外，第一维持线127_1可以基本上与已参考图2和图3描述的第一维持线127相同或相似。第一维持线127_1的第四部分1277_1具有矩形平面形状，并且可以被形成为大于第一维持线127的第四部分1277。
第一漏电极175a_1可以包括杆部分、以及延伸部分175a1_1。如参考图2和图3所述，杆部分可以与第一半导体图案151(和栅极线121)重叠，并且基本上与第二方向DR2平行地延伸。
第一漏电极175a_1的延伸部分175a1_1具有矩形平面形状并且与第一维持线127_1的第四部分1277_1重叠，但是可以具有比第一维持线127_1的第四部分1277_1更小的面积，并且在平面图中可以完全地与第一维持线127_1的第四部分1277_1重叠。
第一漏电极175a_1的延伸部分175a1_1可以在第一方向DR1上从第一维持线127_1的第四部分1277_1的边缘起向内定位第六距离M6_1，并且可以在第二方向DR2上从第一维持线127_1的第四部分1277_1的另一边缘起向内定位第五距离M5_1。这里，第五距离M5_1和第六距离M6_1可以分别与参考图3描述的第五距离M5和第六距离M6相同。
也就是说，在图2、图3和图8中，第一漏电极175a的延伸部分175a_1在平面图中可以覆盖第一维持线127的第四部分1277，但是在图9和10中，第一维持线127_1的第四部分1277_1在平面图中可以覆盖第一漏电极175a_1的延伸部分175a1_1。
第一子像素区域PA1的维持电容可以通过第一维持线127_1的第四部分1277_1与第一漏电极175a_1的延伸部分175a1_1重叠的面积来确定。以此方式，第一维持线127_1的第四部分1277_1和第一漏电极175a_1的延伸部分175a1_1可以形成第一电容器CST1_1的电极。这样，第一维持线127_1的第四部分1277_1被形成为大于第一漏电极175a_1的延伸部分175a1_1，从而可以防止或至少减轻由于第二导电层170的对准变化(或移位)而导致的第一子像素区域PA1的维持电容上的变化，例如，第一电容器CST1_1的维持电容上的变化。
图11是示出根据一些示例性实施例的图1的显示设备的像素的又一示例的布局图。图12是根据一些示例性实施例的图11中的区域Q3的放大图。
参考图2、图3、图8、图11和图12，显示设备1_3与图2和图8的显示设备1和1_1的不同之处在于，显示设备1_3还包括第二开关元件T2_2的第一半导体图案151_1和第二漏电极175b_1(或第四电极线)。
第一半导体图案151_1可以包括第一半导体区域151a、第二半导体区域151b和第三半导体区域151c_1。第一半导体区域151a、第二半导体区域151b和第三半导体区域151c_1基本上与参考图2和图3描述的第一半导体区域151a、第二半导体区域151b和第三半导体区域151c相同或相似。因此，将不再重复冗余的描述。
第三开关元件T3_1的第三半导体区域151c_1的宽度W2(即，第二方向DR2上的宽度)可以小于第二半导体区域151b的宽度W1(或第一半导体区域151a的宽度W1)。因此，第三开关元件T3_1的沟道宽度可以小于第二开关元件T2_1的沟道宽度。
如上所述，第三开关元件T3_1的电阻比约为第一开关元件T1的电阻比的1/3。第三开关元件T3_1的电阻比可以为沟道宽度与沟道长度的比率。随着第三开关元件T3_1的沟道宽度减小，即使第三开关元件T3_1的沟道长度减小，也可以满足第三开关元件T3_1的电阻比。也就是说，可以减小第三开关元件T3_1的沟道宽度和沟道长度，可以减小第三开关元件T3_1的布局空间，并且可以改善显示设备1_3的孔径比。
在一些示例性实施例中，第二漏电极175b_1的宽度WL1可以为第一源电极173a(或第一漏电极175a)的宽度的1.5至3倍。例如，当第一源电极173a的宽度为约2μm时，第二漏电极175b_1的宽度WL1可以为4μm至6μm或约5μm。
在这种情况下，即使第二导电层170与半导体层150之间的对准发生改变，例如，即使第二导电层170相对于半导体层150而在第一方向DR1上移位，第二开关元件T2_1的沟道宽度和沟道长度以及第三开关元件T3_1的沟道宽度和沟道长度也可以不改变。
如上所述，第三半导体区域151c_1的宽度L3_1小于第二半导体区域151b的宽度L2，并且第二漏电极175b_1(或第四电极线)的宽度WL1相对增加，从而均匀地保持了显示设备1_3针对每个区域的显示质量以及可见性，并且进一步改善了显示设备1_3的孔径比。此外，第四电极线175b_1的线宽度可以为第一电极线173a的线宽度的1.5倍至3倍。
尽管在图11和图12中示出了第一半导体图案151_1的宽度非连续性地在与第二漏电极175b_1重叠的部分处改变，但是示例性实施例不限于此。例如，第一半导体图案151_1的宽度可以在第三半导体区域151c_1的中心(即，不与第二漏电极175b_1重叠的部分)处改变，并且第三半导体区域151c_1的平均宽度可以小于第二半导体区域151b的宽度。在这种情况下，第二漏电极175b_1的宽度可以等于第一源电极173a(或第二漏电极175b)的宽度。
图13是示出根据一些示例性实施例的图1的显示设备的像素的又一示例的布局图。图14是根据一些示例性实施例的图13中的区域Q4的放大图。
参考图11至图14，图13和图14的显示设备1_4与图11和图12的显示设备1_3的不同之处在于，显示设备1_4包括第一半导体图案151_2。因此，下面主要对不同之处进行描述。
第一半导体图案151_2可以包括第一开关元件T1的第一半导体区域151a、第二开关元件T2_1的第二半导体区域151b、以及第三开关元件T3_2的第三半导体区域151c_2。
类似于已参考图11和图12描述的第三半导体区域151c_1，第三半导体区域151c_2可以具有比第二半导体区域151b(或第一半导体区域151a)的宽度W1更小的宽度W3(或平均宽度)。
已参考图11和12描述的第三半导体区域151c_1的宽度W2沿着第一方向DR1为恒定的，但是第三半导体区域151c_2的宽度W3可以沿着第一方向DR1改变。如图14所示，第三半导体区域151c_2的宽度W3可以朝向第二漏电极175b_1(或第四电极线)增加，并且可以朝向分压参考线177减小。
即使在这种情况下，也可以均匀地保持显示设备1_4针对每个区域的显示质量以及可视性，并且进一步改善显示设备1_4的孔径比。
尽管在图13和图14中示出了第一半导体图案151_2的宽度从与第二漏电极175b_1重叠的部分至与分压参考线177重叠的部分线性地改变，但是示例性实施例不限于此。例如，第一半导体图案151_2的宽度W3可以仅在第三半导体区域151c_2的中心处改变。在这种情况下，第二漏电极175b_1的宽度W1可以等于第一源电极173a(或第二漏电极175b)的宽度W1。
图15是示出根据一些示例性实施例的图1的显示设备的像素的又一示例的布局图。图16是根据一些示例性实施例的图15中的区域Q5的放大视图。
参考图2、图3、图8、图15和图16，显示设备1_5与图2、图3和图8的显示设备1和1_1的不同之处在于，显示设备1_5包括第一半导体图案151_3，并且还包括第二半导体图案152和第三漏电极175c_1(或第五电极线和第五电极图案)。因此，下面主要对不同之处进行描述。
第一半导体图案151_3可以包括用于第一开关元件T1的第一半导体区域151a、以及用于第二开关元件T2的第二半导体区域151b。第一半导体区域151a和第二半导体区域151b可以基本上与参考图2和图3描述的第一半导体区域151a和第二半导体区域151b相同或相似。
第二半导体图案152可以形成在半导体层150上(或作为其一部分)，并且可以被设置为在第一方向DR1上与第一半导体图案151_3间隔开。
第二半导体图案152可以包括第三半导体区域151c_3，并且可以构成第三开关元件T3_3的沟道。第二半导体图案152的宽度W4可以小于第一半导体图案151_3的宽度W1。例如，第二半导体图案152的宽度W4可以为第一半导体图案151_3的宽度W1的2/3至1/3、或者1/2。同时，第二半导体图案152的沟道区域(或第三半导体区域151c_3)的长度L3_3可以与第二半导体区域151b的长度L2相同或不同。
第三漏电极175c_1可以电连接到第二漏电极175b，基本上在第二方向DR2上延伸，与第二半导体图案152交叉，并且与第二半导体图案152重叠。类似于第二漏电极175b，第三漏电极175c_1可以在第二方向DR2上从第一子像素区域PA1朝向第二子像素区域PA2延伸，并且可以朝向第二半导体图案152的外部突出。第三漏电极175c_1的突起的长度M1(即，朝向第二半导体图案152的外侧突出的部分)可以等于第二漏电极175b的突起的长度M1。
第三漏电极175c_1可以在第一方向DR1上从第二半导体图案152的边缘起向内定位。也就是说，第二半导体图案152可以在第一方向DR1上从第三漏电极175c_1突出。第二半导体图案152的在第一方向DR1上从第三漏电极175c_1突出的部分的长度M9可以等于上述的第三长度M3。
因此，可以均匀地保持显示设备1_5针对每个区域的显示质量以及可视性。
如上所述，根据各种示例性实施例，可以提供具有均匀显示质量的显示设备。然而，应当注意，本发明构思的效果不受前述内容的限制，并且预期到了其他各种效果。
虽然本文已描述了某些示例性实施例和实现，但是根据本描述，其他实施例和修改将是显而易见的。因此，本发明构思不限于这些实施例，而是限于所附权利要求的更宽范围以及对于本领域普通技术人员而言为显而易见的各种明显修改以及等同布置。

Claims (35)

1.一种显示设备，包括：
栅极线；
半导体图案，设置在所述栅极线上；
数据线，与所述栅极线绝缘，所述数据线与所述栅极线交叉；
分压参考线，与所述栅极线绝缘，所述分压参考线与所述半导体图案交叉；
第一开关元件，与所述半导体图案重叠，所述第一开关元件包括：
第一源电极，电连接到所述数据线；
第一漏电极，与所述第一源电极间隔开；和
第一栅电极，电连接到所述栅极线；
第二开关元件，与所述半导体图案重叠，所述第二开关元件包括：
第二源电极，电连接到所述数据线；
第二漏电极，与所述第二源电极间隔开；和
第二栅电极，电连接到所述栅极线；
第三开关元件，与所述半导体图案重叠，所述第三开关元件包括：
第三源电极，电连接到所述分压参考线；
第三漏电极，电连接到所述第二源电极；和
第三栅电极，电连接到所述栅极线；
第一子像素电极，电连接到所述第一漏电极；以及
第二子像素电极，电连接到所述第二漏电极，
其中，所述第一源电极、所述第一漏电极、所述第二源电极和所述第二漏电极横跨所述半导体图案布置，并且在第一方向上顺序地布置在所述半导体图案上。
2.根据权利要求1所述的显示设备，其中，
所述第二漏电极和所述第三漏电极一体形成，并且
所述第一开关元件、所述第二开关元件和所述第三开关元件共用所述半导体图案。
3.根据权利要求1所述的显示设备，其中，
所述第三源电极与所述第三漏电极之间的距离不同于所述第二源电极与所述第二漏电极之间的距离。
4.根据权利要求1所述的显示设备，其中，
所述第三开关元件的沟道宽度等于所述第二开关元件的沟道宽度，并且
所述第三开关元件的沟道长度长于所述第二开关元件的沟道长度。
5.根据权利要求4所述的显示设备，其中，
所述第三开关元件的所述沟道长度为所述第二开关元件的所述沟道长度的2.5倍至3.5倍。
6.根据权利要求1所述的显示设备，其中：
所述半导体图案具有第二方向上的均匀宽度，并且
所述第二方向垂直于所述第一方向。
7.根据权利要求6所述的显示设备，其中，
所述第一源电极、所述第一漏电极、所述第二源电极和所述第二漏电极彼此间隔开相同的距离。
8.根据权利要求7所述的显示设备，其中，
所述第一开关元件的总沟道宽度为所述第二开关元件的沟道宽度的2倍。
9.根据权利要求8所述的显示设备，其中，
所述第一开关元件包括：
第一沟道，形成在所述第一源电极与所述第一漏电极之间；以及
第二沟道，形成在所述第二源电极与所述第一漏电极之间，并且
所述第一开关元件的所述总沟道宽度等于所述第一沟道的宽度与所述第二沟道的宽度之和。
10.根据权利要求1所述的显示设备，其中，
在平面图中，所述第一源电极、所述第一漏电极、所述第二源电极和所述第二漏电极中的每个在第二方向上从所述半导体图案突出第一参考长度，并且在第三方向上从所述半导体图案突出第二参考长度，
所述第二方向垂直于所述第一方向，并且
所述第三方向与所述第二方向相反。
11.根据权利要求10所述的显示设备，其中，
所述第一参考长度与所述第二参考长度的总和为所述第一源电极的线宽度的1.5倍至3倍。
12.根据权利要求10所述的显示设备，其中，
所述第一参考长度与所述第二参考长度的总和为3μm至6μm。
13.根据权利要求1所述的显示设备，其中，
在平面图中，所述半导体图案在所述第一方向上从所述分压参考线突出第三参考长度，
在所述平面图中，所述半导体图案在第四方向上从所述第一源电极突出第四参考长度，并且
所述第四方向与所述第一方向相反。
14.根据权利要求13所述的显示设备，其中，
所述第三参考长度与所述第四参考长度的总和为所述第一源电极的线宽度的1.5倍至3倍。
15.根据权利要求13所述的显示设备，其中，
所述第三参考长度与所述第四参考长度的总和为3μm至6μm。
16.根据权利要求1所述的显示设备，进一步包括：
第一维持线，与所述栅极线间隔开；以及
维持电容器，包括：
第一电极，电连接到所述第一维持线；和
第二电极，电连接到所述第一漏电极，
其中，所述第一电极的面积大于所述第二电极的面积，并且
其中，所述第二电极与所述第一电极重叠。
17.根据权利要求1所述的显示设备，进一步包括：
第一维持线，与所述栅极线间隔开；以及
维持电容器，包括：
第一电极，电连接到所述第一维持线；和
第二电极，电连接到所述第一漏电极，
其中，所述第二电极的面积大于所述第一电极的面积，并且
其中，所述第一电极与所述第二电极重叠。
18.根据权利要求1所述的显示设备，进一步包括：
支撑半导体图案，在所述栅极线与所述数据线彼此交叉的区域中设置在所述栅极线与所述数据线之间。
19.根据权利要求1所述的显示设备，其中：
所述第三开关元件的沟道宽度小于所述第二开关元件的沟道宽度，并且
所述第三开关元件的沟道长度长于所述第二开关元件的沟道长度。
20.根据权利要求19所述的显示设备，其中，
所述第二开关元件的所述沟道宽度与所述沟道长度的比率为所述第三开关元件的所述沟道宽度与所述沟道长度的比率的2.5倍至3.5倍。
21.根据权利要求20所述的显示设备，其中，
所述第二开关元件的所述沟道宽度为所述第三开关元件的所述沟道宽度的1.5倍至2倍，并且
所述第三开关元件的所述沟道长度为所述第二开关元件的所述沟道宽度的1.5倍至2倍。
22.根据权利要求19所述的显示设备，其中，
所述第二漏电极的线宽度为所述第一源电极的线宽度的1.5倍至3倍。
23.根据权利要求22所述的显示设备，其中，
所述半导体图案在所述第二漏电极与所述分压参考线之间具有沿所述第一方向的均匀宽度，并且
所述均匀宽度为在垂直于所述第一方向的第二方向上的长度。
24.根据权利要求22所述的显示设备，其中：
所述半导体图案在所述第二漏电极与所述分压参考线之间具有沿所述第一方向的可变宽度，
所述半导体图案的所述可变宽度为在垂直于所述第一方向的第二方向上的可变长度，并且
所述第三开关元件的所述沟道宽度对应于所述第二漏电极与所述分压参考线之间的所述半导体图案的平均宽度。
25.根据权利要求1所述的显示设备，其中，
所述半导体图案在所述第二漏电极与所述分压参考线之间具有沿所述第一方向线性地减小的宽度。
26.一种显示设备，包括：
栅极线；
半导体图案，设置在所述栅极线上；
数据线，与所述栅极线绝缘，所述数据线与所述栅极线交叉；
分压参考线，与所述栅极线绝缘，所述分压参考线与所述半导体图案交叉；
第一电极线、第二电极线、第三电极线和第四电极线，沿第一方向顺序地布置并且分别与所述半导体图案交叉；
第一开关元件，包括：
第一源电极，电连接到所述数据线、所述第一电极线和所述第三电极线；
第一漏电极，电连接到所述第二电极线；和
第一栅电极，电连接到所述栅极线；
第二开关元件，包括：
第二源电极，电连接到所述数据线和所述第三电极线；
第二漏电极，电连接到所述第四电极线；和
第二栅电极，电连接到所述栅极线；
第三开关元件，包括：
第三源电极，电连接到所述第四电极线；
第三漏电极，电连接到所述分压参考线；和
第三栅电极，电连接到所述栅极线；
第一子像素电极，电连接到所述第一漏电极；以及
第二子像素电极，电连接到所述第二漏电极，
其中，所述第四电极线与所述分压参考线之间的所述半导体图案在第二方向上的宽度小于所述第三电极线与所述第四电极线之间的所述半导体图案在所述第二方向上的宽度，并且
其中，所述第二方向垂直于所述第一方向。
27.根据权利要求26所述的显示设备，其中，
所述第二开关元件的沟道宽度与沟道长度的比率为所述第三开关元件的沟道宽度与沟道长度的比率的2.5倍至3.5倍。
28.根据权利要求27所述的显示设备，其中，
所述第二开关元件的所述沟道宽度为所述第三开关元件的所述沟道宽度的1.5倍至2倍，并且
所述第三开关元件的所述沟道长度为所述第二开关元件的所述沟道宽度的1.5倍至2倍。
29.根据权利要求26所述的显示设备，其中，
所述第四电极线的线宽度为所述第一电极线的线宽度的1.5倍至3倍。
30.根据权利要求29所述的显示设备，其中，
所述半导体图案在所述第四电极线与所述分压参考线之间具有所述第二方向上的均匀宽度，
所述均匀宽度为所述第二方向上的长度，并且
所述第二方向垂直于所述第一方向。
31.根据权利要求29所述的显示设备，其中，
所述半导体图案在所述第四电极线与所述分压参考线之间具有沿所述第一方向的可变宽度，
所述可变宽度为所述第二方向上的长度，
所述第二方向垂直于所述第一方向，并且
所述第三开关元件的沟道宽度对应于所述第四电极线与所述分压参考线之间的所述半导体图案的平均宽度。
32.根据如权利要求31所述的显示设备，其中，
所述可变宽度在所述第四电极线与所述分压参考线之间沿所述第一方向线性地减小。
33.一种显示设备，包括：
半导体图案，设置在像素中，所述半导体图案具有第一方向上的第一宽度和与所述第一方向交叉的第二方向上的第二宽度；以及
多个导电图案，沿所述半导体图案的所述第二宽度设置，并且彼此位于相同的层上，所述多个导电图案在所述第一方向上横穿所述半导体图案，
其中，所述多个导电图案包括在所述第二方向上顺序地布置并且彼此间隔开的第一导电图案、第二导电图案、第三导电图案和第四导电图案，并且
其中，所述半导体图案在所述第一方向上的所述第一宽度从所述第二导电图案至所述第四导电图案为均匀的。
34.根据权利要求33所述的显示设备，其中，
所述多个导电图案进一步包括：在所述第一方向上横穿所述像素的第五导电图案；
所述第一导电图案在所述第一方向上从设置在所述像素中的第一延伸区域横穿所述半导体图案，并终止于所述半导体图案的第一侧，
所述第二导电图案从所述第五导电图案分支出并且在所述第一方向上横穿所述半导体图案，所述第二导电图案终止于所述半导体图案的第二侧，
所述第三导电图案在所述第一方向上从设置在所述像素中的第二延伸区域横穿所述半导体图案，并终止于所述半导体图案的所述第二侧，并且
所述第四导电图案在所述第一方向上横穿所述像素。
35.根据权利要求33所述的显示设备，进一步包括：
信号线，设置在与所述多个导电图案不同的层上，所述信号线在所述第二方向上横穿所述像素并且与所述半导体图案重叠。
CN201910398510.1A 2018-06-27 2019-05-14 显示设备 Active CN110646994B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180074178A KR102547345B1 (ko) 2018-06-27 2018-06-27 표시 장치
KR10-2018-0074178 2018-06-27

Publications (2)

Publication Number Publication Date
CN110646994A true CN110646994A (zh) 2020-01-03
CN110646994B CN110646994B (zh) 2024-07-12

Family

ID=

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111308802A (zh) * 2020-03-12 2020-06-19 Tcl华星光电技术有限公司 一种阵列基板、显示面板
CN111308807A (zh) * 2020-04-01 2020-06-19 深圳市华星光电半导体显示技术有限公司 液晶显示面板
WO2022227431A1 (zh) * 2021-04-29 2022-11-03 京东方科技集团股份有限公司 一种阵列基板及显示面板

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032677A1 (en) * 2008-08-11 2010-02-11 Samsung Electronics Co., Ltd. Display device
CN104020618A (zh) * 2008-08-11 2014-09-03 三星显示有限公司 显示装置
CN105759518A (zh) * 2015-01-06 2016-07-13 三星显示有限公司 液晶显示装置
US20160320683A1 (en) * 2015-04-29 2016-11-03 Samsung Display Co., Ltd. Liquid crystal display
US20170010508A1 (en) * 2015-07-08 2017-01-12 Samsung Display Co. Ltd. Liquid crystal display
US20170160583A1 (en) * 2015-12-04 2017-06-08 Samsung Display Co. Ltd. Display device
US20170285427A1 (en) * 2016-04-04 2017-10-05 Samsung Display Co. Ltd. Liquid crystal display device
WO2017185944A1 (zh) * 2016-04-26 2017-11-02 京东方科技集团股份有限公司 阵列基板的电路、阵列基板、显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100032677A1 (en) * 2008-08-11 2010-02-11 Samsung Electronics Co., Ltd. Display device
CN104020618A (zh) * 2008-08-11 2014-09-03 三星显示有限公司 显示装置
CN105759518A (zh) * 2015-01-06 2016-07-13 三星显示有限公司 液晶显示装置
US20160320683A1 (en) * 2015-04-29 2016-11-03 Samsung Display Co., Ltd. Liquid crystal display
US20170010508A1 (en) * 2015-07-08 2017-01-12 Samsung Display Co. Ltd. Liquid crystal display
US20170160583A1 (en) * 2015-12-04 2017-06-08 Samsung Display Co. Ltd. Display device
US20170285427A1 (en) * 2016-04-04 2017-10-05 Samsung Display Co. Ltd. Liquid crystal display device
WO2017185944A1 (zh) * 2016-04-26 2017-11-02 京东方科技集团股份有限公司 阵列基板的电路、阵列基板、显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111308802A (zh) * 2020-03-12 2020-06-19 Tcl华星光电技术有限公司 一种阵列基板、显示面板
CN111308802B (zh) * 2020-03-12 2021-07-06 Tcl华星光电技术有限公司 一种阵列基板、显示面板
WO2021179370A1 (zh) * 2020-03-12 2021-09-16 Tcl华星光电技术有限公司 一种阵列基板、显示面板
US11537017B2 (en) 2020-03-12 2022-12-27 Tcl China Star Optoelectronics Technology Co., Ltd. Array substrate and display panel
CN111308807A (zh) * 2020-04-01 2020-06-19 深圳市华星光电半导体显示技术有限公司 液晶显示面板
US11531242B2 (en) 2020-04-01 2022-12-20 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Liquid crystal display panel
WO2022227431A1 (zh) * 2021-04-29 2022-11-03 京东方科技集团股份有限公司 一种阵列基板及显示面板

Also Published As

Publication number Publication date
EP3588182B1 (en) 2021-08-04
US20200004069A1 (en) 2020-01-02
EP3588182A1 (en) 2020-01-01
US10976628B2 (en) 2021-04-13
KR102547345B1 (ko) 2023-06-23
KR20200001663A (ko) 2020-01-07

Similar Documents

Publication Publication Date Title
EP3588182B1 (en) Display device
US8564745B2 (en) Liquid crystal display having more than one color portion within a pixel
US9541796B2 (en) Pixel array substrate and liquid crystal display panel
US9400408B2 (en) Liquid crystal display
KR101112537B1 (ko) 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판
KR20030047366A (ko) 고개구율 액정 표시 장치
US8947608B2 (en) Display apparatus including electrostatic preventing pattern
US11062631B2 (en) Display device and method of testing display device
KR20190056464A (ko) 표시 장치
JP5608505B2 (ja) 液晶表示装置
CN109270734B (zh) 像素结构
US20230273488A1 (en) Display device
US10303008B2 (en) Display device and mask for manufacturing display device
CN110646994B (zh) 显示设备
KR20210117378A (ko) 표시 장치
JP2008009433A (ja) 表示基板及びこれを有する表示パネル
US11764228B2 (en) Display device
KR20190083383A (ko) 표시 장치
US11815772B2 (en) Display device including first and second switching elements
US11662636B2 (en) Display device
CN113641050A (zh) 显示装置
KR20060020893A (ko) 다중 도메인 박막 트랜지스터 표시판
KR20170051627A (ko) 초고투과율을 갖는 수평 전계 액정 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant