CN110635802B - 基于fpga发射频率调节系统和超声设备 - Google Patents

Abstract

本申请提供一种基于FPGA发射频率调节系统和超声设备，基于FPGA发射频率调节系统包括：总线译码设备，用于解析上位机发送的指令信息得到预设参数，其中，预设参数包括多个配置数据和激励脉冲频率分频系数；时钟可动态配置设备，用于根据多个配置数据进行配置，输出动态时钟信号；发射脉冲时序控制设备，用于根据激励脉冲频率分频系数对动态时钟信号进行分频，得到可调目标激励脉冲信号。本申请的动态时钟信号可调，可以满足不同发射频率的换能器的要求，可配置的频点多、精度变化小。

Description

基于FPGA发射频率调节系统和超声设备

技术领域

本申请涉及超声技术领域，特别涉及一种基于FPGA发射频率调节系统和超声设备。

背景技术

在超声系统中，不同的换能器的中心发射频率不同，频带不同，FPGA发射控制单元需要根据不同的临床应用实现不同频率的数字激励脉冲。当前的许多超声影像系统的发射频率均在2～20MHz，而血管内超声为了得到更高的组织成像分辨率，其成像的换能器频率都较高，发射频率达到20-120MHz的超高频率的发射。

FPGA发射控制单元要实现频率可变，现多采用固定的FPGA发射控制单元主时钟进行分频得到发射频率。发射频率的精度受发射控制单元的主时钟限制，必须为发射控制单元主时钟的整数倍分频。在超高频率的发射中，例如80MHz以上频率，若要实现发射频率变化步进为1MHz～2MHz且发射频率为整数或有限小数，如同时满足输出发射频率为88MHz与89MHz，通过分频的方式，需要找到88与89的最小公倍数，即88*89＝7832MHz，其需要的发射控制单元主时钟频率要求达到GHz以上，FPGA的内部寄存器的建立保持时间无法满足要求，时序约束无法通过，因此，相关技术实现的发射频点少，调节精度低。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本申请的目的是提供一种基于FPGA发射频率调节系统和超声设备，可以满足不同发射频率的换能器的要求，可配置的频点多、精度变化小。其具体方案如下：

本申请提供一种基于FPGA发射频率调节系统，包括：

总线译码设备，用于解析上位机发送的指令信息得到预设参数，其中，所述预设参数包括多个配置数据和激励脉冲频率分频系数；

时钟可动态配置设备，用于根据所述多个配置数据进行配置，输出动态时钟信号；

发射脉冲时序控制设备，用于根据所述激励脉冲频率分频系数对所述动态时钟信号进行分频，得到可调目标激励脉冲信号。

可选的，所根据初始参考时钟信号的频率、所述多个配置数据和所述激励脉冲频率分频系数利用预设公式计算得到所述可调目标激励脉冲信号；

其中，所述动态时钟信号的频率和所述可调目标激励脉冲信号的频率的取值分别满足相应的频率约束范围；所述多个配置数据和所述激励脉冲频率分频系数分别满足相应的参数约束范围；根据所述频率约束范围和所述参数约束范围，确定满足所述可调目标激励脉冲信号的频率约束范围的所述多个配置数据和激励脉冲频率分频系数的取值组合。

可选的，所所述多个配置数据包括：反馈分频系数、输出分频系数、输入分频系数；

对应的，所述时钟可动态配置设备包括：输入分频器、锁相环、输出分频器；

所述输入分频器接收到初始参考时钟信号，根据所述输入分频系数进行分频，输出参考时钟信号；所述锁相环根据所述参考时钟信号和所述反馈分频系数，输出与所述参考时钟信号的相位相同的输出信号至所述输出分频器，所述输出分频器利用所述输出分频系数对所述输出信号进行分频得到所述动态时钟信号。

可选的，所所述锁相环包括：鉴相器、反馈分频器、压控振荡器；

所述压控振荡器输出的反馈信号通过所述反馈分频器利用所述反馈分频系数进行分频，得到反馈分频信号；

所述鉴相器接收到所述反馈分频信号，并将所述反馈分频信号与所述参考时钟信号进行比较，以便所述压控振荡器向所述输出分频器输出的所述输出信号与所述参考时钟信号的相位相同。

可选的，所根据所述反馈分频系数、所述初始参考时钟信号的频率、所述输入分频系数利用第一公式确定所述输出信号的频率；

根据所述输出信号的频率、所述输出分频系数利用第二公式确定所述动态时钟信号的频率；

根据所述动态时钟信号的频率、所述激励脉冲频率分频系数利用第三公式确定所述目标激励脉冲信号的频率。

可选的，所所述第一公式是FbDiv是反馈分频系数，fin是初始参考时钟信号的频率；fvco是输出信号的频率，InDiv是输入分频系数；

所述第二公式是OutDiv是输出分频系数，fclk是动态时钟信号的频率；

所述第三公式是fex_div是激励脉冲频率分频系数，fex是可调目标激励脉冲信号的频率；

其中，所述动态时钟信号的频率和可调目标激励脉冲信号的频率的取值分别满足相应的频率约束范围；所述输入分频系数、所述反馈分频系数、所述输出分频系数、所述激励脉冲频率分频系数分别满足相应的参数约束范围。

可选的，所所述总线译码设备，还用于解析所述上位机发送的激励脉冲波形信息；

对应的，所述发射脉冲时序控制设备，还用于根据所述激励脉冲频率分频系数、所述激励脉冲波形信息对所述动态时钟信号进行分频，得到所述可调目标激励脉冲信号。

本申请提供一种超声设备，包括：

上位机和上述的基于FPGA发射频率调节系统，所述基于FPGA发射频率调节系统用于在所述上位机的控制下输出可调目标激励脉冲信号。

可选的，所述上位机内存储有满足输出所述可调目标激励脉冲信号的预设参数，并根据用户选择的目标脉冲激励信号调用相应的预设参数来配置FPGA，所述预设参数包括所述多个配置数据和激励脉冲频率分频系数。

本申请提供一种基于FPGA发射频率调节系统，包括：总线译码设备，用于解析上位机发送的指令信息得到预设参数，其中，预设参数包括多个配置数据和激励脉冲频率分频系数；时钟可动态配置设备，用于根据多个配置数据进行配置，输出动态时钟信号；发射脉冲时序控制设备，用于根据激励脉冲频率分频系数对动态时钟信号进行分频，得到可调目标激励脉冲信号。

本申请通过上位机确定与可调目标激励脉冲信号对应的预设参数，总线译码设备接收到上位机发送的指令信息后，进行解析得到预设参数，该预设参数被配置到时钟可动态配置设备和发射脉冲时序控制设备，时钟可动态配置设备根据多个配置数据进行配置后，输出动态时钟信号，该动态时钟信号作为发射脉冲时序控制设备的主时钟信号，此时该时钟信号可以根据多个配置数据的不同而输出不同，因此，可以实现不同主时钟信号的输出，进而，发射脉冲时序控制设备根据激励脉冲频率分频系数对动态时钟信号进行分频处理，最终输出可调目标激励脉冲信号，可见，本申请的动态时钟信号可调，可以满足不同发射频率的换能器的要求，可配置的频点多、精度变化小。

本申请同时还提供了一种超声设备，具有上述有益效果，在此不再赘述。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请实施例所提供的一种基于FPGA发射频率调节系统的结构示意图；

图2为本申请实施例所提供的一种时钟可动态配置设备的结构示意图。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

请参考图1，图1为本申请实施例所提供的一种基于FPGA发射频率调节系统的结构示意图，具体包括：

总线译码设备100，用于解析上位机发送的指令信息得到预设参数，其中，预设参数包括多个配置数据和激励脉冲频率分频系数；

时钟可动态配置设备200，用于根据多个配置数据进行配置，输出动态时钟信号；

发射脉冲时序控制设备300，用于根据激励脉冲频率分频系数对动态时钟信号进行分频，得到可调目标激励脉冲信号。

其中，上位机确定目标激励脉冲信号对应的频率，选择满足该频率的预设参数。上位机通过接口装总线协议发送指令信息至总线译码设备100，其中，指令信息包括预设参数。基于FPGA发射频率调节系统的总线译码设备100将通过接口转总线协议接收到的指令信息，并解析指令信息，得到预设参数，其中，预设参数包括多个配置数据和激励脉冲频率分频系数；总线译码设备100将多个配置数据发送至时钟可动态配置设备200中，以便对时钟可动态配置设备200中的各个组件进行参数配置，输出动态时钟信号，总线译码设备100将激励脉冲频率分频系数发送至发射脉冲时序控制设备300中，实现对发射脉冲时序控制设备300的激励脉冲频率分频系数的配置。发射脉冲时序控制设备300包括发射脉冲分频器，用于根据激励脉冲频率分频系数对动态时钟信号进行分频，得到可调目标激励脉冲信号。

具体的，根据初始参考时钟信号的频率、多个配置数据和激励脉冲频率分频系数利用预设公式计算得到可调目标激励脉冲信号；其中，动态时钟信号的频率和可调目标激励脉冲信号的频率的取值分别满足相应的频率约束范围；多个配置数据和激励脉冲频率分频系数分别满足相应的参数约束范围；根据频率约束范围和参数约束范围，确定满足可调目标激励脉冲信号的频率约束范围的多个配置数据和激励脉冲频率分频系数的取值组合。

本实施例中，不对预设公式计算进行限定，可以根据实际需求进行设置，只要是能够实现本实施例的目的即可。在实现目标频率范围的可调目标激励脉冲信号的获取的方法中，利用上述方式进行预设参数的约束可以灵活的满足不同的发射频率的要求。

本实施例不对时钟可动态配置设备200进行限定，只要是能够得到动态时钟信号即可。

在一种可实现的实施方式中，请参考图2，图2为本申请实施例所提供的另一种时钟可动态配置设备200的结构示意图，其中，时钟可动态配置设备200，包括：输入分频器230、锁相环210、输出分频器220；

输入分频器230接收到初始参考时钟信号，根据输入分频系数进行分频，输出参考时钟信号；锁相环210根据参考时钟信号和反馈分频系数，输出与参考时钟信号的相位相同的输出信号至输出分频器220，输出分频器220利用输出分频系数对输出信号进行分频得到动态时钟信号。

其中，锁相环210包括：鉴相器211、反馈分频器213、压控振荡器212；压控振荡器212输出的反馈信号通过反馈分频器213利用反馈分频系数进行分频，得到反馈分频信号；鉴相器211接收到反馈分频信号，并将反馈分频信号与参考时钟信号进行比较，以便压控振荡器212向输出分频器220输出的输出信号与参考时钟信号的相位相同。

此时，原始参考时钟信号(频率为fin)经过输入分频器230的输入信号(输入分频系数为InDiv)和压控振荡器212的反馈频率fb一起输入到鉴相器211进行比较，比较结果与鉴相器211的输出电压对应，控制压控振荡器212的输出频率fvco。fvco分成两路，一路反馈信号经过反馈分频器213(反馈分频系数为FbDiv)后，成为反馈频率fb，另外一路输出信号经输出分频器220(输出分频系数为OutDiv)后成为时钟频率fclk即发射脉冲时序控制单元主时钟。压控振荡器212的最高频率取决于对应FPGA内部的VCO可达到多高。最终fclk根据fex_div(激励脉冲频率分频系数)进行分频，得到最终的激励脉冲频率为fex(激励脉冲频率)。其中，原始参考时钟信号利用外部晶振获得，本实施例不对原始参考时钟信号的相位和频率进行限定，用户可自定义设置，只要是能够实现本实施例的目的即可。此时，由于原始参考时钟信号固定，因此不需要外部晶振调整参数，方法简单，操作性强。

具体的，根据反馈分频系数、初始参考时钟信号的频率、输入分频系数利用第一公式确定输出信号的频率；

根据输出信号的频率、输出分频系数利用第二公式确定动态时钟信号的频率；

根据动态时钟信号的频率、激励脉冲频率分频系数利用第三公式确定目标激励脉冲信号的频率。

其中，第一公式是FbDiv是反馈分频系数，fin是初始参考时钟信号的频率；fvco是输出信号的频率，InDiv是输入分频系数；

第二公式是OutDiv是输出分频系数，fclk是动态时钟信号的频率；

第三公式是fex_div是激励脉冲频率分频系数，fex是可调目标激励脉冲信号的频率，其中，动态时钟信号的频率和可调目标激励脉冲信号的频率的取值分别满足相应的频率约束范围；输入分频系数、反馈分频系数、输出分频系数、激励脉冲频率分频系数分别满足相应的参数约束范围。

例如，根据初始参考时钟信号的频率fin为固定的频率，如100MHz，其需要根据FPGA的特性进行设置，设置FbDiv的范围为1≤δ≤64(δ为整数)，设置InDiv的范围为1≤γ≤100(γ为整数)，计算64*100＝6400次，将计算得到的fvco的初始范围值a，将得到a利用第一频率约束条件进行约束，第一频率约束条件可以是将a在[1100,+∞)或(1,700]或不为整数的结果去除，得到fvco的范围A。根据/>设置OutDiv的范围为1≤ζ≤120(ζ为整数)，根据得到的fvco再与OutDiv进行计算，得到对应的fclk的初始范围b，将得到的b利用第二频率约束条件进行约束，第二频率约束条件可以是对不在[110,220]范围内的频率进行剔除，得到fclk的范围B。再根据/>设置fex_div的范围1≤β≤100(β为整数)进行计算得到fex的初始范围c，将得到的c利用第三约束条件进行约束，第三频率约束条件可以是对fex不在[2,120]的数进行剔除，得到fex的范围C。将剩余的满足要求的参数以表格的形式给出。此时实现了可调目标激励脉冲信号的频率在2MHz～120MHz之间，同时fclk的取值范围为[110,220]，在实现同样输出的情况下使得发射脉冲时序控制单元主时钟频率远远小于发射控制单元主时钟频率固定的情况，使得FPGA性能不变的情况下可以输出频率范围更大的脉冲激励信号，满足临床诊断的需求。

当然，用户可以对FbDiv、InDiv、OutDiv、fex_div、第一频率约束条件、第二频率约束条件、第三频率约束条件进行限定，以满足输出可调目标激励脉冲信号的频率在2MHz～100MHz、2MHz～150MHz、50MHz～150MHz等的范围。

此时，fin是固定值，优选的，原始参考时钟信号的频率为100MHz。可见，通过调整FbDiv、InDiv、fex_div的值来配置时钟信号的频率，可以实现超高频率信号的发射，可以达到频率精度在1-2MHz的激励脉冲信号的发射，发射频率在2-120MHz的激励脉冲信号的发射。

进一步的，锁相环210还可以包括：输入端与鉴相器211连接、输出端与压控振荡器212连接的环路滤波器。其中，环路滤波器实现对输出鉴相器211的信号的噪声和干扰成分的滤除，提高信号输出的精准度。

在一种可实现的实施方式中，总线译码设备100，还用于解析上位机发送的激励脉冲波形信息；对应的，发射脉冲时序控制设备300，还用于根据激励脉冲频率分频系数、激励脉冲波形信息对时钟信号进行分频，得到目标激励脉冲信号。

本实施例不对激励脉冲波形信息进行限定，可以是单脉冲波形、双脉冲波形、四脉冲波形中的任意一个，用户可自定义设置。可见，本实施例可以完成不同需求的发射波形和发射频率，其通用性较强。

可见，本申请采用FPGA发射控制单元实现了动态时钟信号的频率可调，进而发射得到需求频率的可调目标激励脉冲信号，可灵活的满足各种换能器发射频率的要求；本实施例可动态配置的频点数较多，其范围可以是但不限于达到2MHz～120MHz；本实施例通过FPGA实现发射控制单元主时钟的动态调节，使其动态变化的精度可以实现但不限于达到1MHz～2MHz；发射频率的高精度、高动态范围可满足临床的各种探头换能器的测试和实验需求。

基于上述技术方案，本实施例通过上位机确定与可调目标激励脉冲信号对应的预设参数，总线译码设备接收到上位机发送的指令信息后，进行解析得到预设参数，该预设参数被配置到时钟可动态配置设备和发射脉冲时序控制设备，时钟可动态配置设备根据多个配置数据进行配置后，输出动态时钟信号，该动态时钟信号作为发射脉冲时序控制设备的主时钟信号，此时该时钟信号可以根据多个配置数据的不同而输出不同，因此，可以实现不同主时钟信号的输出，进而，发射脉冲时序控制设备根据激励脉冲频率分频系数对动态时钟信号进行分频处理，最终输出可调目标激励脉冲信号，可见，本申请的动态时钟信号可调，可以满足不同发射频率的换能器的要求，可配置的频点多、精度变化小。

下面对本申请实施例提供的一种超声设备进行介绍，下文描述的超声设备与上文描述的基于FPGA发射频率调节系统可相互对应参照。

本实施例提供一种超声设备，包括：

上位机和上述的基于FPGA发射频率调节系统，基于FPGA发射频率调节系统用于在上位机的控制下输出可调目标激励脉冲信号。

可选的，上位机内存储有满足输出可调目标激励脉冲信号的预设参数，并根据用户选择的目标脉冲激励信号调用相应的预设参数来配置FPGA，预设参数包括多个配置数据和激励脉冲频率分频系数。

当然，所有的预设参数可以是存储在一个预设表格中的存储方式，可以是每一个预设参数对应一个文本的存储方式，也可以是以其他方式进行存储，只要是上位机能够调用相应的预设参数即可。该预设参数是根据预设公式和激励脉冲信号信息，利用matlab计算得到。

针对预设参数，可以是利用matlab进行计算得到不同可调目标激励脉冲信号对应的预设参数，可以根据公式和一定的频率输出要求进行约束，得到满足约束要求的参数值，不同频率对应的参数值可以采用列表的形式给出。上位机读取到用户设置的可调目标激励脉冲信号的频率后，确定到预设参数。

在一种可实现的实施例中，当多个配置数据包括：反馈分频系数、输出分频系数、输入分频系数，同时，时钟可动态配置设备包括：锁相环、输出分频器、输入分频器时，利用matlab根据初始参考时钟信号的参考频率、输入分频系数的输入系数范围、反馈分频系数的反馈系数范围确定输出信号的初始输出频率范围，并对初始输出频率范围进行第一频率约束条件，得到输出频率范围；根据输出分频系数的输出系数范围与输出频率范围确定动态时钟信号的初始动态时钟频率范围，并对初始动态时钟频率范围进行第二频率约束条件，得到动态时钟频率范围；根据激励脉冲频率分频系数的脉冲频率系数范围与动态时钟频率范围确定可调目标激励脉冲信号的初始可调频率范围，并对初始可调频率范围进行第三频率约束条件，得到可调频率范围。

具体的，matlab根据初始参考时钟信号的参考频率、输入分频系数的输入系数范围、反馈分频系数的反馈系数范围利用确定输出信号的初始输出频率范围，并对初始输出频率范围进行第一频率约束条件，得到输出频率范围；FbDiv是反馈分频系数，fin是初始参考时钟信号的频率；fvco是输出信号的频率，InDiv是输入分频系数；根据输出分频系数的输出系数范围与输出频率范围利用/>确定动态时钟信号的初始动态时钟频率范围，并对初始动态时钟频率范围进行第二频率约束条件，得到动态时钟频率范围；OutDiv是输出分频系数，fclk是动态时钟信号的频率；根据激励脉冲频率分频系数的脉冲频率系数范围与动态时钟频率范围利用/>确定可调目标激励脉冲信号的初始可调频率范围，并对初始可调频率范围进行第三频率约束条件，得到可调频率范围，fex_div是激励脉冲频率分频系数，fex是可调目标激励脉冲信号的频率。

当然，用户可以对FbDiv、InDiv、OutDiv、fex_div、第一频率约束条件、第二频率约束条件、第三频率约束条件进行限定，以满足输出可调目标激励脉冲信号的频率在2MHz～100MHz、2MHz～150MHz、50MHz～150MHz等的范围。

由于超声系统部分的实施例与于FPGA发射频率调节系统部分的实施例相互对应，因此超声系统部分的实施例请参见于FPGA发射频率调节系统部分的实施例的描述，这里暂不赘述。

说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。

以上对本申请所提供的一种基于FPGA发射频率调节系统和超声设备进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

Claims (8)

1.一种基于FPGA发射频率调节系统，其特征在于，包括：

总线译码设备，用于解析上位机发送的指令信息得到预设参数，其中，所述预设参数包括多个配置数据和激励脉冲频率分频系数；

时钟可动态配置设备，用于根据所述多个配置数据进行配置，输出动态时钟信号；

发射脉冲时序控制设备，用于根据所述激励脉冲频率分频系数对所述动态时钟信号进行分频，得到可调目标激励脉冲信号；

根据初始参考时钟信号的频率、所述多个配置数据和所述激励脉冲频率分频系数利用预设公式计算得到所述可调目标激励脉冲信号；

其中，所述动态时钟信号的频率和所述可调目标激励脉冲信号的频率的取值分别满足相应的频率约束范围；所述多个配置数据和所述激励脉冲频率分频系数分别满足相应的参数约束范围；根据所述频率约束范围和所述参数约束范围，确定满足所述可调目标激励脉冲信号的频率约束范围的所述多个配置数据和激励脉冲频率分频系数的取值组合。

2.根据权利要求1所述的基于FPGA发射频率调节系统，其特征在于，所述多个配置数据包括：反馈分频系数、输出分频系数、输入分频系数；

对应的，所述时钟可动态配置设备包括：输入分频器、锁相环、输出分频器；

所述输入分频器接收到初始参考时钟信号，根据所述输入分频系数进行分频，输出参考时钟信号；所述锁相环根据所述参考时钟信号和所述反馈分频系数，输出与所述参考时钟信号的相位相同的输出信号至所述输出分频器，所述输出分频器利用所述输出分频系数对所述输出信号进行分频得到所述动态时钟信号。

3.根据权利要求2所述的基于FPGA发射频率调节系统，其特征在于，所述锁相环包括：鉴相器、反馈分频器、压控振荡器；

所述压控振荡器输出的反馈信号通过所述反馈分频器利用所述反馈分频系数进行分频，得到反馈分频信号；

所述鉴相器接收到所述反馈分频信号，并将所述反馈分频信号与所述参考时钟信号进行比较，以便所述压控振荡器向所述输出分频器输出的所述输出信号与所述参考时钟信号的相位相同。

4.根据权利要求2所述的基于FPGA发射频率调节系统，其特征在于，

根据所述反馈分频系数、所述初始参考时钟信号的频率、所述输入分频系数利用第一公式确定所述输出信号的频率；

根据所述输出信号的频率、所述输出分频系数利用第二公式确定所述动态时钟信号的频率；

根据所述动态时钟信号的频率、所述激励脉冲频率分频系数利用第三公式确定所述目标激励脉冲信号的频率。

5.根据权利要求4所述的基于FPGA发射频率调节系统，其特征在于，所述第一公式是FbDiv是反馈分频系数，fin是初始参考时钟信号的频率；fvco是输出信号的频率，InDiv是输入分频系数；

所述第二公式是OutDiv是输出分频系数，fclk是动态时钟信号的频率；

所述第三公式是fex_div是激励脉冲频率分频系数，fex是可调目标激励脉冲信号的频率；

其中，所述动态时钟信号的频率和可调目标激励脉冲信号的频率的取值分别满足相应的频率约束范围；所述输入分频系数、所述反馈分频系数、所述输出分频系数、所述激励脉冲频率分频系数分别满足相应的参数约束范围。

6.根据权利要求1至5任一项所述的基于FPGA发射频率调节系统，其特征在于，所述总线译码设备，还用于解析所述上位机发送的激励脉冲波形信息；

对应的，所述发射脉冲时序控制设备，还用于根据所述激励脉冲频率分频系数、所述激励脉冲波形信息对所述动态时钟信号进行分频，得到所述可调目标激励脉冲信号。

7.一种超声设备，其特征在于，包括：

上位机和权利要求1～6任一项所述的基于FPGA发射频率调节系统，所述基于FPGA发射频率调节系统用于在所述上位机的控制下输出可调目标激励脉冲信号。

8.根据权利要求7所述的超声设备，其特征在于，所述上位机内存储有满足输出所述可调目标激励脉冲信号的预设参数，并根据用户选择的目标脉冲激励信号调用相应的预设参数来配置FPGA，所述预设参数包括所述多个配置数据和激励脉冲频率分频系数。