CN110634875A - 一种存储单元、nand闪存架构及其形成方法 - Google Patents

一种存储单元、nand闪存架构及其形成方法 Download PDF

Info

Publication number
CN110634875A
CN110634875A CN201910906302.8A CN201910906302A CN110634875A CN 110634875 A CN110634875 A CN 110634875A CN 201910906302 A CN201910906302 A CN 201910906302A CN 110634875 A CN110634875 A CN 110634875A
Authority
CN
China
Prior art keywords
floating gate
gate layer
layer
nand flash
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910906302.8A
Other languages
English (en)
Inventor
巨晓华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201910906302.8A priority Critical patent/CN110634875A/zh
Publication of CN110634875A publication Critical patent/CN110634875A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/44—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a control gate layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种存储单元，包括多个存储结构，存储结构包括：第一介质层、位于第一介质层上的第一浮栅层、位于第一浮栅层上的第二介质层、位于第二介质层上的第二浮栅层、位于第二浮栅层上的第三介质层以及位于第三介质层上的控制栅层；本发明还提供了一种NAND闪存架构，包括：基底、位于基底上存储单元、选择管区、金属孔区和浅沟槽隔离，选择管区位于存储单元的外围、金属孔区位于选择管区的外围，浅沟槽隔离隔离所述存储单元与选择管区以及选择管区与金属孔区。本发明所提供的NAND闪存架构中的存储单元成数量级增加，从而有效的改善了现有技术中闪存容量不足等问题。

Description

一种存储单元、NAND闪存架构及其形成方法
技术领域
本发明涉及半导体领域，特别涉及一种存储单元、NAND闪存架构及其形成方法。
背景技术
NAND闪存主要用来存储资料，我们常用的闪存产品，如闪存盘、数码存储卡都是使用NAND型闪存。NAND闪存是一种比硬盘驱动器更好的存储方案，在不超过4GB的低容量应用中表现得犹为明显。随着人们持续追求功耗更低、重量更轻和性能更佳的产品，NAND闪存成为极具吸引力的产品。
如图1所示，现有的NAND闪存通过控制控制栅及衬底的电压改变浮栅层中存储的电子数，以改变single cell(存储单元)的VT(阈值电压)，从而形成SLC、MLC甚至TLC的NAND闪存架构。但目前的NAND闪存架构的single cell(存储单元)数量相对较少，在实际运用中可能会出现闪存容量不足等问题，因此有必要提供一种新的NAND闪存架构，以改善现有技术中闪存容量不足等问题。
发明内容
本发明的目的在于提供一种存储单元、NAND闪存架构及其形成方法，使闪存架构中的存储单元成数量级增加，以改善现有技术中闪存容量不足等问题。
为了实现上述目的，本发明提供了一种存储单元，包括多个存储结构，所述存储结构包括：第一介质层、位于所述第一介质层上的第一浮栅层、位于所述第一浮栅层上的第二介质层、位于所述第二介质层上的第二浮栅层、位于所述第二浮栅层上的第三介质层以及位于所述第三介质层上的控制栅层。
可选的，在所述的存储单元中，所述第一浮栅层的厚度小于所述第二浮栅层的厚度。
可选的，在所述的存储单元中，多个所述存储结构之间通过浅沟槽隔离进行隔离。
本发明还提供了一种NAND闪存架构，包括：
基底、位于所述基底上的存储单元、选择管区、金属孔区和浅沟槽隔离，所述选择管区位于所述存储单元的外围，所述金属孔区位于所述选择管区的外围，所述浅沟槽隔离隔离所述存储单元与所述选择管区以及所述选择管区与所述金属孔区。
可选的，在所述的NAND闪存架构中，所述选择管区包括多个选择管，所述选择管包括：位于所述基底上的第一介质层、位于所述第一介质层上的第一浮栅层、位于所述第一浮栅层上的第二浮栅层、位于所述第二浮栅层上的控制栅层，所述第一浮栅层和所述第二浮栅层通过所述第二介质层部分隔离，所述控制栅层嵌入所述第二浮栅层。
可选的，在所述的NAND闪存架构中，所述金属孔区包括多个填充有金属的金属孔，所述金属孔与所述基底连接。
可选的，在所述的NAND闪存架构中，所述填充金属包括钨。
相应地，还提供了一种NAND闪存架构的形成方法，包括以下步骤：
提供一基底，在所述基底上依次沉积第一介质层、第一浮栅层、第二介质层、第二浮栅层、第三介质层以及控制栅层；
刻蚀所述控制栅层、第三介质层、第二浮栅层、第二介质层和第一浮栅层形成存储单元。
可选的，所述的NAND闪存架构的形成方法中，所述NAND闪存架构的形成方法还包括：形成位于所述存储单元外围的选择管。
可选的，所述的NAND闪存架构的形成方法中，所述NAND闪存架构的形成方法还包括：形成位于所述选择管区外围的金属孔。
在本发明所提供的存储单元和NAND闪存架构中，通过在所述第二浮栅层和所述基底之间加入所述第一浮栅层，使本发明所提供的NAND闪存架构中有两层浮栅层，从而增加NAND闪存架构的存储单元；因此本发明可以通过控制所述控制栅层以及所述基底的电压，以改变两层浮栅层中存储的电子数。相比于传统NAND闪存架构，本发明所提供的NAND闪存架构中的存储单元成数量级增加，从而有效的改善了现有技术中闪存容量不足等问题。
附图说明
图1为本发明实施例提供的位线方向横截面剖视图；
图2为本发明实施例提供的字线方向横截面剖视图；
图3为本发明实施例提供的阈值电压和存储容量的变化图；
附图标记说明：
10-基底；11-第一介质层；12-第二介质层；13-第三介质层；21-第一浮栅层；22-第二浮栅层；23-控制栅层；24-金属孔；25-选择管；31-浅沟槽隔离；41-存储区；42-选择管区；43-金属孔区。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
在下文中，术语“第一”“第二”等用于在类似要素之间进行区分，且未必是用于描述特定次序或时间顺序。要理解，在适当情况下，如此使用的这些术语可替换。类似的，如果本文所述的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些所述的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。
并且，应该理解，当层(或膜)、区域、图案或结构被称作在衬底、层(或膜)、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。另外，应该理解，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。另外，可以基于附图进行关于在各层“上”和“下”的指代。
本发明提供了一种存储单元41，包括多个存储结构，所述存储结构包括：第一介质层11、位于所述第一介质层11上的第一浮栅层21、位于所述第一浮栅层21上的第二介质层12、位于所述第二介质层12上的第二浮栅层22、位于所述第二浮栅层22上的第三介质层13以及位于所述第三介质层13上的控制栅层23。
本发明还提供了一种NAND闪存架构，包括：
基底10、位于所述基底10上的存储单元41、选择管区42、金属孔区43和浅沟槽隔离31，所述选择管区42位于所述存储单元41的外围、所述金属孔区43位于所述选择管区42的外围，所述浅沟槽隔离31隔离所述存储单元41与所述选择管区42以及隔离所述选择管区42与金属孔区43。
本发明通过在所述第二浮栅层22和所述基底10之间加入所述第一浮栅层21，使本发明所提供的NAND闪存架构中有两层浮栅层，从而增加NAND闪存架构的存储单元；因此本发明可以通过控制所述控制栅23以及所述基底10的电压，以改变两层浮栅层中存储的电子数。如图3所示，图3为本发明实施例提供的存储容量变化关系图，相比于传统NAND闪存架构，本发明所提供的NAND闪存架构中的存储单元成数量级增加，从而有效的改善了现有技术中闪存容量不足等问题。
优选的，所述第一浮栅层21的厚度小于所述第二浮栅层22的厚度，从而可以既增加所述NAND闪存架构的存储单元，又不影响其它沉积层的功能。
参考图1和2所示，图1为本发明实施例提供的位线方向横截面剖视图，图2为本发明实施例提供的字线方向横截面剖视图，该实施例中利用所述基底10、所述第一介质层11、所述第一浮栅层21、所述第二介质层12、所述第二浮栅层22、所述第三介质层13以及所述控制栅层23形成存储单元。如图2所示，图2为本发明实施例提供的字线方向横截面剖视图，多个所述存储结构之间通过浅沟槽隔离31进行隔离。
在一个实施例中，单层存储单元形成SLC NAND flash架构(Single Level Cell，简称SLC)NAND闪存架构。具体的，如图1所示，图1为本发明实施例提供的位线方向横截面剖视图，包括存储单元41、选择管区42、金属孔区43以及若干浅沟槽隔离31，所述选择管区42位于所述存储单元41的周围；如图2所示，从字线方向横截面剖视图可以看出多个所述存储单元41通过若干所述浅沟槽隔离31隔离。所述存储单元41用于存储电子；所述选择管区42用于与所述位线和源/漏线相连，作为所述位线和所述源/漏线与外围器件的连接；所述金属孔区43用于连接金属线，方便施加电压等；若干所述浅沟槽隔离31用于隔离所述存储单元41、所述选择管区42以及所述金属孔区43，还用于隔离所述存储单元41、所述选择管区42以及所述金属孔区43内部的结构。
优选的，所述选择管区包括多个选择管25，所述选择管25包括：位于所述基底10上的第一介质层11、位于所述第一介质层11上的第一浮栅层21、位于所述第一浮栅层21上的第二浮栅层22、位于所述第二浮栅层22上的控制栅层23，所述第一浮栅层21和所述第二浮栅层22通过第二介质层12部分隔离，所述控制栅层23嵌入所述第二浮栅层22。所述第一浮栅层21、所述第二浮栅层22和所述控制栅层23串联。所述选择管25用于使所述位线与外围器件连接。
进一步的，所述金属孔区43包括填充有金属的金属孔24，所述金属孔24与所述基底10连接，填充的金属可以为钨。
在本实施例中，所述基底10可以为硅或锗硅，所述第一浮栅层21、所述第二浮栅层22和所述控制栅层23可以为多晶硅，所述浅沟槽隔离31中的填充物可以为氧化硅，所述第一介质层11和所述第二介质层12可以氧化硅，所述第三介质层13可以为氧化硅或ONO(即OXIDE NITRIDE OXIDE，氧化层-氮化层-氧化层半导体组件)。
一种NAND闪存架构的形成方法，包括以下步骤：
提供一基底10，在所述基底上依次沉积第一介质层11、第一浮栅层21、第二介质层12、第二浮栅层22、第三介质层13以及控制栅层23；
刻蚀所述控制栅层23、第三介质层13、第二浮栅层22、第二介质层12、和第一浮栅层21形成存储单元41。
进一步的，所述NAND闪存架构的形成方法还包括：形成位于所述存储单元外围41的选择管25。
进一步的，所述NAND闪存架构的形成方法还包括：形成位于所述选择管区42外围的金属孔24。形成位于所述存储单元41外围的选择管25和形成位于所述选择管区42外围的金属孔24的方法为现有技术。
在另一个实施例中，将两层单层NAND闪存单元或多层单层NAND闪存单元依次堆叠形成多层单元(Multi Level cell，简称MLC)NAND闪存架构和三层单元(Triple LevelCell，简称TLC)NAND闪存架构，即MLC NAND flash架构和TLC NAND flash架构。
综上，在本发明所提供的存储单元、NAND闪存架构及其形成方法中，通过在所述第二浮栅层和所述基底之间加入所述第一浮栅层，使本发明所提供的NAND闪存架构中有两层浮栅层，从而增加NAND闪存架构的存储单元；因此本发明可以通过控制所述控制栅层以及所述基底的电压，以改变两层浮栅层中存储的电子数。相比于传统NAND闪存架构，本发明所提供的NAND闪存架构中的存储单元成数量级增加，从而有效的改善了现有技术中闪存容量不足等问题。
上述实施例仅用于示例性地说明发明的原理及其功效，而非用于限制本发明。任何所属技术领域的技术人员，在不违背本发明的精神及范畴下，均可对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，而仍属于本发明的保护范围之内。

Claims (10)

1.一种存储单元，其特征在于，包括多个存储结构，所述存储结构包括：第一介质层、位于所述第一介质层上的第一浮栅层、位于所述第一浮栅层上的第二介质层、位于所述第二介质层上的第二浮栅层、位于所述第二浮栅层上的第三介质层以及位于所述第三介质层上的控制栅层。
2.如权利要求1所述的存储单元，其特征在于，所述第一浮栅层的厚度小于所述第二浮栅层的厚度。
3.如权利要求1所述的存储单元，其特征在于，多个所述存储结构之间通过浅沟槽隔离进行隔离。
4.一种NAND闪存架构，其特征在于，包括：
基底、位于所述基底上的如权利要求1-3任一项所述的存储单元、选择管区、金属孔区和浅沟槽隔离，所述选择管区位于所述存储单元的外围，所述金属孔区位于所述选择管区的外围，所述浅沟槽隔离隔离所述存储单元与所述选择管区以及所述选择管区与所述金属孔区。
5.如权利要求4所述的NAND闪存架构，其特征在于，所述选择管区包括多个选择管，所述选择管包括：位于所述基底上的第一介质层、位于所述第一介质层上的第一浮栅层、位于所述第一浮栅层上的第二浮栅层、位于所述第二浮栅层上的控制栅层，所述第一浮栅层和所述第二浮栅层通过所述第二介质层部分隔离，所述控制栅层嵌入所述第二浮栅层。
6.如权利要求4所述的NAND闪存架构，其特征在于，所述金属孔区包括多个填充有金属的金属孔，所述金属孔与所述基底连接。
7.如权利要求6所述的NAND闪存架构，其特征在于，所述填充金属包括钨。
8.一种NAND闪存架构的形成方法，其特征在于，用于制造如权利要求4-7中任一项所述的NAND闪存架构，包括以下步骤：
提供一基底，在所述基底上依次沉积第一介质层、第一浮栅层、第二介质层、第二浮栅层、第三介质层以及控制栅层；
刻蚀所述控制栅层、第三介质层、第二浮栅层、第二介质层和第一浮栅层形成存储单元。
9.如权利要求8所述的NAND闪存架构的形成方法，其特征在于，所述NAND闪存架构的形成方法还包括：形成位于所述存储单元外围的选择管。
10.如权利要求9所述的NAND闪存架构的形成方法，其特征在于，所述NAND闪存架构的形成方法还包括：形成位于所述选择管区外围的金属孔。
CN201910906302.8A 2019-09-24 2019-09-24 一种存储单元、nand闪存架构及其形成方法 Pending CN110634875A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910906302.8A CN110634875A (zh) 2019-09-24 2019-09-24 一种存储单元、nand闪存架构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910906302.8A CN110634875A (zh) 2019-09-24 2019-09-24 一种存储单元、nand闪存架构及其形成方法

Publications (1)

Publication Number Publication Date
CN110634875A true CN110634875A (zh) 2019-12-31

Family

ID=68974184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910906302.8A Pending CN110634875A (zh) 2019-09-24 2019-09-24 一种存储单元、nand闪存架构及其形成方法

Country Status (1)

Country Link
CN (1) CN110634875A (zh)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1271963A (zh) * 1999-04-27 2000-11-01 株式会社东芝 非易失性半导体存储装置及其制造方法
CN1606165A (zh) * 2004-11-10 2005-04-13 北京大学 闪存存储单元及其制备方法
CN1870297A (zh) * 2006-06-09 2006-11-29 北京大学 一种闪存存储单元结构及其制备方法
KR100666230B1 (ko) * 2005-04-07 2007-01-09 한양대학교 산학협력단 다중 플로팅 게이트를 사용한 다중준위 플래시 메모리 소자및 그 제조 방법
US20070047303A1 (en) * 2005-08-25 2007-03-01 Jun-Seuck Kim Electrically erasable programmable read-only memory cell transistor and related method
CN101383378A (zh) * 2007-09-05 2009-03-11 中国科学院微电子研究所 多层纳米晶浮栅结构的非挥发性存储器及其制备方法
US20090140317A1 (en) * 2007-12-03 2009-06-04 Interuniversitair Microelektronica Centrum (Imec) Multiple Layer floating gate non-volatile memory device
CN101807576A (zh) * 2009-02-13 2010-08-18 中国科学院微电子研究所 纳米晶浮栅非易失存储器及其制作方法
CN101814505A (zh) * 2009-02-25 2010-08-25 中国科学院微电子研究所 一种多层浮栅非易失性存储器结构及其制作方法
US20110121381A1 (en) * 2009-11-25 2011-05-26 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2012044059A (ja) * 2010-08-20 2012-03-01 Toshiba Corp 半導体記憶装置
WO2012064861A2 (en) * 2010-11-09 2012-05-18 North Carolina State University Multilayer floating gate field emitting transistor (fet) devices and related methods
CN102891149A (zh) * 2012-09-25 2013-01-23 北京大学 浮栅闪存器件及其制备方法
CN108666316A (zh) * 2017-03-31 2018-10-16 力晶科技股份有限公司 非挥发性存储器结构及防止其产生编程干扰的方法
CN108962904A (zh) * 2017-05-26 2018-12-07 华邦电子股份有限公司 半导体存储元件的制造方法

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1271963A (zh) * 1999-04-27 2000-11-01 株式会社东芝 非易失性半导体存储装置及其制造方法
CN1606165A (zh) * 2004-11-10 2005-04-13 北京大学 闪存存储单元及其制备方法
KR100666230B1 (ko) * 2005-04-07 2007-01-09 한양대학교 산학협력단 다중 플로팅 게이트를 사용한 다중준위 플래시 메모리 소자및 그 제조 방법
US20070047303A1 (en) * 2005-08-25 2007-03-01 Jun-Seuck Kim Electrically erasable programmable read-only memory cell transistor and related method
CN1870297A (zh) * 2006-06-09 2006-11-29 北京大学 一种闪存存储单元结构及其制备方法
CN101383378A (zh) * 2007-09-05 2009-03-11 中国科学院微电子研究所 多层纳米晶浮栅结构的非挥发性存储器及其制备方法
US20090140317A1 (en) * 2007-12-03 2009-06-04 Interuniversitair Microelektronica Centrum (Imec) Multiple Layer floating gate non-volatile memory device
CN101807576A (zh) * 2009-02-13 2010-08-18 中国科学院微电子研究所 纳米晶浮栅非易失存储器及其制作方法
CN101814505A (zh) * 2009-02-25 2010-08-25 中国科学院微电子研究所 一种多层浮栅非易失性存储器结构及其制作方法
US20110121381A1 (en) * 2009-11-25 2011-05-26 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2012044059A (ja) * 2010-08-20 2012-03-01 Toshiba Corp 半導体記憶装置
WO2012064861A2 (en) * 2010-11-09 2012-05-18 North Carolina State University Multilayer floating gate field emitting transistor (fet) devices and related methods
CN102891149A (zh) * 2012-09-25 2013-01-23 北京大学 浮栅闪存器件及其制备方法
CN108666316A (zh) * 2017-03-31 2018-10-16 力晶科技股份有限公司 非挥发性存储器结构及防止其产生编程干扰的方法
CN108962904A (zh) * 2017-05-26 2018-12-07 华邦电子股份有限公司 半导体存储元件的制造方法

Similar Documents

Publication Publication Date Title
US12052867B2 (en) 3-dimensional NOR memory array with very fine pitch: device and method
JP6975337B2 (ja) メモリアレイ、及びメモリアレイを形成する方法
JP6975346B2 (ja) メモリセル、メモリアレイ、及びメモリアレイを形成する方法
US10916560B2 (en) Crenellated charge storage structures for 3D NAND
TWI482241B (zh) 具有多層級架構之快閃記憶體
US7592223B2 (en) Methods of fabricating non-volatile memory with integrated select and peripheral circuitry and post-isolation memory cell formation
US7736973B2 (en) Non-volatile memory arrays having dual control gate cell structures and a thick control gate dielectric and methods of forming
US9524904B2 (en) Early bit line air gap formation
US7361554B2 (en) Multi-bit non-volatile memory device, method of operating the same, and method of manufacturing the multi-bit non-volatile memory device
JP2021507525A (ja) メモリアレイ及びメモリアレイを形成する方法
US9786677B1 (en) Memory device having memory cells connected in parallel to common source and drain and method of fabrication
JP2012150876A (ja) ３次元メモリアレイ用のアーキテクチャ
US20230317172A1 (en) Memory devices having source lines directly coupled to body regions and methods
US10121797B2 (en) Semiconductor memory device
US8624317B2 (en) Nonvolatile semiconductor memory device and method for manufacturing same
US8541830B1 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
US20200328224A1 (en) 3d nor memory having vertical gate structures
US20160284722A1 (en) Memory device and manufacturing method of the same
US9281314B1 (en) Non-volatile storage having oxide/nitride sidewall
US7749855B2 (en) Capacitor structure used for flash memory
Seo et al. A novel 3-D vertical FG NAND flash memory cell arrays using the separated sidewall control gate (S-SCG) for highly reliable MLC operation
CN110634875A (zh) 一种存储单元、nand闪存架构及其形成方法
JP2022529261A (ja) ルテニウム含有導電性ゲートを含むアセンブリ
US8816438B2 (en) Process charging protection for split gate charge trapping flash
US20110255335A1 (en) Charge trap memory having limited charge diffusion

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191231

RJ01 Rejection of invention patent application after publication