CN110620574A - 与经调节的di/dt和/或dv/dt组合地驱动功率开关的系统和方法 - Google Patents

与经调节的di/dt和/或dv/dt组合地驱动功率开关的系统和方法 Download PDF

Info

Publication number
CN110620574A
CN110620574A CN201910526053.XA CN201910526053A CN110620574A CN 110620574 A CN110620574 A CN 110620574A CN 201910526053 A CN201910526053 A CN 201910526053A CN 110620574 A CN110620574 A CN 110620574A
Authority
CN
China
Prior art keywords
circuit
gate
gate drive
voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910526053.XA
Other languages
English (en)
Inventor
K.诺尔林
J.格勒格
A.施赖贝尔
B.维希特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN110620574A publication Critical patent/CN110620574A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

公开了与经调节的DI/DT和/或DV/DT组合地驱动功率开关的系统和方法。根据实施例，一种驱动开关晶体管的方法包括：利用栅极驱动信号驱动开关晶体管；测量开关晶体管的负载路径电压的导数和开关晶体管的负载路径电流的导数中的至少一个；测量栅极驱动信号的导数；基于参考信号、所测量的栅极驱动信号的导数、以及所测量的开关晶体管的负载路径电压的导数或所测量的开关晶体管的负载路径电流的导数中的至少一个来形成误差信号；以及形成栅极驱动信号，其中形成栅极驱动信号包括使用动态控制器处理误差信号。

Description

与经调节的DI/DT和/或DV/DT组合地驱动功率开关的系统和 方法
技术领域
本发明一般地涉及与经调节的di/dt和/或dv/dt组合地驱动功率开关的系统和方法。
背景技术
用于诸如绝缘栅双极晶体管（IGBT）、金属氧化物半导体场效应晶体管（MOSFET）、结型栅极场效应晶体管（JFET）和高电子迁移率晶体管（HEMT）的功率半导体的通用驱动器电路可以被适配以控制功率半导体的开关斜率。开关斜率是如下中的至少一个：当功率半导体的负载路径上的电压上升或下降时发生的按时间的电压改变（dv/dt）；以及当通过功率半导体的负载路径的电流上升或下降时发生的按时间的电流高改变（di/dt）。通常，斜率并不被调节到特定的值或范围而是仅受到限制，这对于许多应用而言可能是足够的。然而，限制斜率可能意味着例如将dv/dt限制为最大电压改变值或者将di/dt限制为最大电流改变值。在下降的电流的情况下限制di/dt是特别重要的，因为有关于寄生电感的过量的（负的）di/dt可能生成如下的电压：该电压可能超过相应的功率半导体的最大电压额定值。
在其中用于驱动功率半导体的信号在闭合回路控制之下的情况下，关于可能在功率半导体的驱动电压低于半导体的接通阈值时可能出现的过冲而产生另外的问题。在该工作区域中，包括相应的半导体器件的输出的反馈路径本质上被禁用，并且用于调节功率半导体的驱动电压的控制回路的至少部分可能在开环状态下工作。这样的开环行为可能引起一旦回路完全闭合就被回路校正的电压误差和过冲。
发明内容
根据实施例，用于控制栅极受控组件的栅极驱动电路包括：动态控制器，被配置为接收输入参考信号并且经由栅极驱动电路的输出端子控制栅极受控组件的栅极电压；用于动态控制器的至少一个分量反馈电路，该至少一个分量反馈电路被配置为将来自如下中的至少一个的反馈提供给动态控制器：栅极受控组件的负载路径电压的时间导数或栅极受控组件的负载路径电流的时间导数；以及用于动态控制器的栅极驱动反馈电路，该栅极驱动反馈电路被配置为提供来自栅极驱动电路的输出端子处的电压的时间导数的反馈。
根据另一实施例，一种电路包括：栅极驱动器电路，该栅极驱动器电路具有耦合到栅极驱动端子的输出，该栅极驱动端子被配置为耦合到开关晶体管的栅极；动态控制器，具有耦合到栅极驱动器电路的输入的输出；求和电路，具有耦合到动态控制器的输入的输出，以及被配置为接收参考信号的第一输入；耦合在电压测量端子和求和电路的第二输入之间的至少一个反馈电路，所述至少一个反馈电路被配置为将与开关晶体管的负载路径电压的导数和开关晶体管的负载路径电流的导数中的至少一个成比例的信号提供到求和电路的第二输入；以及耦合在栅极驱动器电路的输出与求和电路的第三输入之间的抗饱卷（anti-windup）电路，该抗饱卷电路被配置为将与栅极驱动器电路的输出电压的导数成比例的信号提供到求和电路的第三输入。
根据进一步的实施例，一种驱动开关晶体管的方法包括：利用栅极驱动信号驱动开关晶体管；测量开关晶体管的负载路径电压的导数和开关晶体管的负载路径电流的导数中的至少一个；测量栅极驱动信号的导数；基于参考信号、所测量的栅极驱动信号的导数、以及所测量的开关晶体管的负载路径电压的导数或所测量的开关晶体管的负载路径电流的导数中的至少一个来形成误差信号；以及形成栅极驱动信号，其中形成栅极驱动信号包括使用动态控制器处理误差信号。
附图说明
为了更完整地理解本发明及其优点，现在参照结合随附附图所作的以下描述，在附图中：
图1是图示没有外部输出升压电路并且具有集成电路（该集成电路具有模拟和数字dv/dt反馈路径）的示例性驱动器电路的示意图；
图2是图示具有外部输出升压电路并且具有集成电路（该集成电路具有模拟和数字dv/dt反馈路径）的示例性驱动器电路的示意图；
图3是图示没有外部输出升压电路并且具有集成电路（该集成电路具有模拟和数字dv/dt和di/dt反馈路径）的示例性驱动器电路的示意图；
图4是图示具有外部输出升压电路并且具有集成电路（该集成电路具有模拟和数字dv/dt和di/dt反馈路径）的示例性驱动器电路的示意图；
图5是图示具有模拟和数字反馈路径的示例性驱动器电路的示意图；
图6是图示具有修改的模拟和数字反馈路径的示例性驱动器电路的示意图；
图7是图示具有进一步修改的模拟和数字反馈路径的示例性驱动电路的示意图；
图8A至图8E图示描绘实施例栅极驱动系统的性能的线图和波形图，所述系统提供栅极驱动器电路的输出电压的闭合回路压摆率控制；
图9A和图9B图示实施例栅极驱动电路的示意图；
图10A至图10C图示示出实施例栅极驱动电路的性能的波形图；
图11A和图11B图示可以被用于实现实施例栅极驱动器电路的反馈电路；以及
图12A和图12B图示实施例栅极驱动器集成电路。
具体实施方式
图1至图7一般地描述了如在2016年6月22日提交的德国专利申请DE102016111449.9中描述的对功率开关的电压上的改变的调节（dv/dt调节）和电流上的改变的调节（di/dt调节）。参照图8A至图12B作出对本发明的实施例的详细描述。在本发明的实施例中，功率开关驱动器电路被配置为使用反馈控制电路来调节负载路径电流的导数（dIc/dt）、负载路径电压的导数（dVCE/dt）以及栅极驱动电压的导数（dVout，Driver/dt）。在一些实施例中，三个反馈路径被用于将dIc/dt、dVCE/dt和dVout，Driver/dt反馈提供给单个动态控制器，诸如比例积分（PI）控制器。通过除了dIc/dt和dVCE/dt之外还提供dVout，Driver/dt，可以减少和/或消除栅极驱动电压的过冲。这种过冲也可以被称为“饱卷”效应。关于图8A至图8E、图9A至图9B、图10A至图10C、图11A至图11B和图12A至图12B描述了这些实施例。
在主要限制关断期间的电压过冲的简单的通用驱动器电路中，反馈信号直接作用于半导体器件的控制端子，例如它们的栅极。由于在对着低的栅极电阻器（小于1欧姆到几欧姆）进行作用时反馈信号要求一定量的电流来在栅极处生成有效的电压改变，因此这种直接反馈结构是不适宜的。在其它常见的驱动器电路中，反馈电流较低，因为它们作用于直接驱动半导体器件的栅极的功率放大器级的输入上。在功率放大器级的输入处的输入阻抗（在其处反馈电流必须生成电压）达到比在半导体器件的控制端子（例如栅极电阻器）处的阻抗高几个数量级。这样的驱动器电路通常使用被连接为电流放大器的分立晶体管，例如采用射极跟随器类型的配置。对于高电流放大而言，可能要求两个或三个放大器级，例如采用达林顿配置。为了评估按时间的电压改变dv/dt和/或按时间的电流改变di/dt，通常采用标准无源分立组件。
图1示出用于驱动可控半导体器件106（例如绝缘栅双极晶体管（IGBT）或任何其它适当的半导体器件）的示例性驱动器电路。半导体器件106的发射极可以经由寄生电感107连接到地108，并且其集电极连接到负载（未示出）。半导体器件106还可以被称为栅极受控组件或开关晶体管。半导体器件106的负载路径是在其发射极和集电极之间的路径，并且可以包括寄生电感107。驱动器电路接收外部控制信号（诸如控制输入信号100）并且包括信号预处理级101和随后的信号后处理级102，诸如内部输出级。至少信号预处理级101和后处理级102可以被集成在集成电路器件103中。集成电路器件103可以接收控制输入信号100和至少两个反馈信号，所述至少两个反馈信号来自例如：模拟反馈信号104，其来自外部模拟dv/dt监控级105；以及数字反馈信号114，其来自外部模数转换器112，外部模数转换器112将电压转换成形成数字反馈信号114的二进制字。模数转换器112被连接在内部dv/dt监控级115的上游，该内部dv/dt监控级115被布置在集成电路器件103中。
反馈信号104（例如电压和/或电流）可以在集成电路器件103中与内部控制信号111（例如电压和/或电流）组合（例如被求和），内部控制信号111来自在后处理级102的输入处的内部预处理级101。监控级105执行来自半导体器件106的负载路径上的电压（例如在半导体器件106的集电极处的电压）的按时间的电压改变dv/dt的模拟计算。监控级115执行来自数字反馈信号114的按时间的电压改变dv/dt的数字计算，数字反馈信号114表示半导体器件106的负载路径上的电压。监控级115控制预处理级101，预处理级101输出取决于输入信号100和数字反馈信号114的模拟信号（例如电压和/或电流）。
更进一步地，外部dv/dt监控级105和内部dv/dt监控级115评估要被控制的半导体器件106的负载路径上的电压的按时间的电压改变。电压评估可以包括如下中的至少一个：监控电压改变、选通反馈信号、检测电压的上升和下降、放大或衰减至少一个反馈信号等。输出级102提供控制输出信号116以调节半导体器件106的控制路径（栅极）处的电压改变dv/dt，控制输出信号116例如为取决于控制输入信号100和反馈信号104和114的受控电压和/或电流。
可选地，集成电路器件103可以经由电阻器109连接到半导体器件106的栅极。还可选地，信号预处理级101和后处理级102可以经由电阻器110连接。电阻器109可以具有尽可能小的电阻，恰好足以抑制半导体器件106的控制路径（栅极）中的振荡，并且因此使整个电路稳定。进入到半导体器件106的控制路径（栅极）中的电流是通过进入到形成本示例中的集成电路器件103的信号后处理级102的一部分的输出级中的反馈来间接地控制的。电阻器110允许反馈电流（其形成信号104）反向于由预处理级101提供的电压而生成电压差，因此调节信号后处理级102的输出级的输入以针对半导体器件106提供斜率控制。
信号预处理级101可以执行电平偏移、电隔离和信号构形处理中的至少一个。在本示例中信号后处理级102是供给实现输出电压所要求的任何电流的电压到电压放大器，但是替换地可以是如所示出的电流到电压放大器、电流到电流放大器或电压到电流放大器，同时相应的放大器的电路上游和下游被对应地适配。集成电路器件103可以以地108为参考，地108是寄生电感107的一个端部，例如寄生电感107的外部端部。如可以看到的那样，表示电压改变dv/dt的反馈信号104和114对着电阻器110进行作用。
参照图2，图1中示出的驱动器电路可以被修改，因为替代集成电路器件103而使用集成电路器件200，其中电阻器110被数字地可控的电流源201代替。如可以看到那样，反馈信号104（电流）对着电流源201进行作用，电流源201理想地提供无限的DC电阻。电流源201由数字dv/dt监控级208控制，数字dv/dt监控级208数字地评估半导体器件106的负载路径上的电压的按时间的电压改变。模拟监控级207执行来自在半导体器件106的负载路径上的电压的按时间的电压改变dv/dt的模拟计算。连接在模拟监控级207和数字dv/dt监控级208之间的数模转换器112将来自模拟监控级207的所得到的模拟dv/dt信号转换成用于数字dv/dt监控级208的数字dv/dt信号。电流源201可以是进一步可调整的以针对不同的半导体器件106提供特定的电流。
更进一步地，外部功率放大器202可以被插入在后处理级102和电阻器109之间。在本示例中，功率放大器202包括由互补晶体管对（例如，具有pnp双极晶体管203和npn双极晶体管204）形成的一个放大器级，互补晶体管对以互补发射极跟随器结构连接在负电压供给线205和正电压供给线206之间。例如，后处理级102可以具有达到1或2安培的电流驱动能力，并且电流放大器202可以将该能力增加到10至50倍，从而在图2中示出的电路中可以降低电阻器109。后处理级102和/或电流放大器202可以替换地具有A类或A/B类放大器结构，以便增加以其来执行从正电流到负电流的转变的速度。替换地或附加地，后处理级102和/或功率放大器202可以具有多于一个的放大器级以实现非常低的寄生驱动器电感。内部dv/dt监控级115被数字监控级208代替，数字监控级208对数字输入信号进行数字处理并且提供数字输出信号。
通过提供对集成电路器件的内部输出级的输入的接入，由反馈级提供的电流可以由于更小的寄生电容而被进一步减小（至几十mA）并且集成电路可以提供增加的速度和灵活性。同时，它可以减少所需要的级联外部输出级的数量。输出级通常可以供给0.5A至2A或者在一些情况下达到6A的最大电流。更进一步地，反馈路径需要馈送更少的电流，从而要求更小的反馈电容器（在高压开关节点上的小的额外电容），使得整个电路在功耗和尺寸方面更高效。通过一个或多个外部级放大该电流可以提供足够的电流来驱动非常大的IGBT器件、功率半导体模块等。替换通过可控电压源和电阻器的方式驱动内部功率级的输入，可以利用能够供给正电流和负电流的可控电流源来对其进行驱动。这允许更加线性的（如果dv/dt反馈电容是线性的话）并且不取决于负载的dv/dt（和/或di/dt）调节。
如在图3中示出那样，可以修改图2中示出的驱动器电路，因为替代集成电路器件200使用集成电路器件300，其中省略了电流源201并且反馈处理和叠加级301连接在预处理级101和后处理级102之间。数字dv/dt监控级207数字地处理数字输入信号，例如表示半导体器件106的负载路径上的电压的二进制信号，并且提供数字输出信号，例如表示半导体器件106的负载路径上的电压的导数的二进制信号。更进一步地，至少一个其它的外部反馈级，例如外部模拟di/dt监控级302和/或外部数字di/dt监控级303经由模数转换器304连接到半导体器件106的负载路径。反馈处理和叠加级301接收来自dv/dt监控级105和207、信号预处理级101以及附加地来自模拟di/dt监控级302和数字di/dt监控级303的信号。数字di/dt监控级303数字地处理数字输入信号，例如表示通过半导体器件106负载路径的电流的二进制信号，并且提供数字输出信号，例如表示通过半导体器件106负载路径的电流的导数的二进制信号。
图3中示出的驱动器电路可以如图4中示出那样进行修改，因为功率放大器400被插入在后处理级102和电阻器109之间。在本示例中，功率放大器400包括由互补晶体管对（例如，具有pnp双极晶体管401和npn双极晶体管402）形成的一个放大器级，互补晶体管对以互补发射极跟随器结构连接在负电压供给线403和正电压供给线404之间。替换地，功率放大器400可以具有多于一个的放大器级以实现非常低的寄生驱动器电感和/或可以具有A类或A/B类放大器结构，以便增加以其来执行从正电流到负电流的转变的速度。更进一步地，数字dv/dt监控级207由数字dv/dt监控级405代替，并且数字di/dt监控级303由数字di/dt监控级406代替。dv/dt监控级405和di/dt监控级406数字地处理数字输入信号并且提供数字（二进制）输出信号。
参照图5，另一示例性驱动器电路包括集成电路器件500，其具有低压电路部分和与低压电路部分电隔离的更高电压电路部分。低压电路部分包括欠压锁闭（UVLO）块501，其接收集成电路器件500的（正）供给电压VCC1和第一地GND1，集成电路器件500以该第一地GND1为参考。欠压锁闭块501是电子电路块，其用于在供给电压VCC1下降到工作值以下的情况下禁用和/或关断用于集成电路器件500的电力。例如，在集成电路器件500中，欠压锁闭块501可以监控供给电压VCC1并且如果供给电压VCC1下降到特定阈值以下则关断电路，因此保护集成电路器件500，并且视可能的情况还保护与集成电路器件500相关联的半导体器件和/或负载。集成电路器件500的低压电路部分可以进一步包括逻辑块502，其接收（例如用于开关控制的）输入（控制）信号IN和（例如用于使能或停用例如逻辑块502、集成电路器件500或整个驱动器电路的）使能信号EN。
逻辑块502还可以提供数字输入/输出接口以用于与其它单元（未示出）交换诸如特定控制数据、状态数据、服务数据等的数字数据DIO。更进一步地，逻辑块502可以是利用由时钟信号发生器503提供的时钟信号计时的并且可以被连接到电隔离双向信号耦合器504，电隔离双向信号耦合器504可以在电感（如所示出那样）、电容、光学或任何其它适当的基础上提供隔离。可选地，另外的信号耦合器505（例如单向耦合器）可以在信号方面耦合但是与低压电路部分和更高电压电路部分电隔离。
在更高电压电路部分中，信号耦合器504和信号耦合器505（如果存在的话）被连接到控制块506，控制块506可以是采用处理器实现的逻辑块或软件块或这两者的组合。控制块506接收来自时钟信号发生器507的时钟信号和来自用于更高电压电路部分的欠压锁闭块508的信号。控制块506与中央信号处理块509交换数字数据，中央信号处理块509可以提供用于负载路径电压/电流斜率后处理、调节和适配。例如，中央信号处理块509可以被适配或编程以实现数字回路控制器，该数字回路控制器包括如下中的至少一个：比例控制机构（P）；积分控制机构（I）；微分控制机构（D）；或者它们的组合，诸如例如PI或PID控制机构。更进一步地，控制块506向中央信号处理块509和存储器510发送导通/断开信号、向两个模数转换块511和512发送采样控制信号、以及向电平偏移块513发送另一导通/断开信号以及斜率构形数据。模数转换块511和512将数据发送到存储器510。模数转换块511接收以第二地GND2为参考的电压感测信号VSD（例如电压或电流），并且模数转换块512接收以第二地GND2为参考的电流感测信号IS（例如电压或电流）。
电平偏移块513将控制数据发送到自适应驱动器块514，自适应驱动器块514可以包括串联连接在（负）供给电压VEE2和（正）供给电压VCC2之间的两个数字可控的电流源515和516，在两个电流源515和516之间具有节点517。供给电压VEE2和VCC2中的至少一个可以由欠压锁闭块508监控。电流源515和516的每个被由电平偏移块513提供的数字数据控制。驱动器输出级518连接到节点517、连接到承载电压感测信号（例如电压或电流）的线路、并且连接到跨导放大器块519的输出，该跨导放大器块519的非反相输入连接到第二地GND2并且其反相输入连接到接收电流感测信号IS（例如电感上的对应于要被测量的电流上的改变的电压）的线路。
集成电路器件500的外部布线包括两个电容器520和521，它们将半导体器件106的集电极线路分别与承载电压感测信号VSD的线路和承载电压感测信号VSA的线路耦合。两个电容器520和521用于从负载路径上的电压获得dv/dt。第二地GND2由半导体器件106的发射极和寄生电感107的一个端部之间的节点建立。电流感测信号IS是在寄生电感107的另一个端部拾取的。电感107用于对通过负载路径获得的电流求微分di/dt并且将电流转换成的要被测量的对应电压。半导体器件106的栅极经由电阻器522连接到输出级518。供给电压VEE2和VCC2可以由双极电压源523提供，该双极电压源523的地被连接到第二地GND2。可选地，也可以被供给有供给电压VEE2和VCC2的功率放大器524被连接在输出级518和电阻器522之间。在图5中示出的示例性驱动器电路中，块501-509，513可以形成预处理级，块510-512，519形成反馈处理和叠加级，并且块515-518形成信号后处理级。
通过添加外部反馈电容（例如电容器520和521）并且提供缓冲电流源驱动器（例如驱动器块514）的功率级（例如输出级518），dv/dt反馈和/或di/dt反馈在电流源驱动器上要求更低得多的峰值电流。以这种方式，可以利用更低功率的元件来设计电流源驱动器，允许电流源在改变其电流值方面更精确并且更快速。附加地，电流源驱动器可以被构建为电流输出数模转换器，其可以被数字地编程以便改变dv/dt和/或di/dt。可以添加附加的外部数字周期调节回路以进一步控制dv/dt和/或di/dt，如在图5中示出那样。dv/dt和di/dt的编程可以被独立地改变而不用改变dv/dt或di/dt模拟反馈网络。数字回路可以跟踪负载路径电压和负载路径电流的改变，以便在dv/dt和di/dt之间发生转变时在正确的时间改变数模转换器输出电流。一般而言，模拟反馈路径更快（更少的由信号处理引起的延迟次数和/或更高的临界频率）但是提供更低的精确度和灵活性。与此相对，数字反馈路径更慢（更多的由信号处理引起的延迟时次数和/或更低的临界频率）但是提供更高的精确性和灵活性。
图5中示出的驱动器电路是可以如何实现具有高电压电平偏移以及模拟和数字dv/dt和di/dt反馈路径的集成驱动器的示例。di/dt反馈路径（例如对应于信号IS）感测发射极电感（例如寄生电感107）处的电压，将对应的（例如成比例的）电流注入到（源自电流源预驱动器级（例如跨导放大器块519）和dv/dt模拟反馈电容器（例如电容器521）的参考电流的）求和节点（例如节点517）/从求和节点（例如节点517）灌入对应的（例如成比例的）电流。求和节点控制单位增益放大器（仅一个内部级，诸如输出级518，或者与诸如电流放大器524的外部级联级组合）的输入，单位增益放大器进而驱动外部半导体器件（例如半导体器件106）的栅极电压。dv/dt数字反馈路径可以是通过模数转换器（例如模数转换器块511）的方式实现的，该模数转换器对流过dv/dt数字反馈电容器（例如电容器520）的电流进行采样。di/dt数字反馈路径是通过模数转换器（例如模数转换器块512）的方式实现的，该模数转换器对发射极电感（例如寄生电感107）上的表示通过发射极电感的电流改变的电压改变进行采样。
图6示出在一些修改和替换实现的情况下的上面关于图5描述的驱动器电路。两个数字可控电流源515和516通过一个或多个二极管（例如四个二极管）的二极管串联连接600彼此连接，由此在电流源515和二极管串联连接600的一个端部之间形成节点601，以及在电流源516和二极管串联连接600的另一个端部之间形成节点602。每个数字可控电流源515，516分别与恒流源603和604并联连接。承载电压感测信号VSA的线路被连接到节点601并且承载电流感测信号IS的线路被通过电阻器605和二极管606（替代跨导放大器块519）连接到节点602。
图5中示出的输出级518被A/B类放大器级代替，该A/B类放大器级包括：n沟道类型的金属氧化物半导体场效应晶体管（MOSFET）607，其栅极连接到节点601并且其漏极连接到供给电压VCC2；并且包括p沟道类型的金属氧化物半导体场效应晶体管608，其栅极连接到节点602并且其漏极连接到供给电压VEE2。晶体管607和608的源极经由具有至少一个二极管（例如两个二极管）的另一个二极管串联连接电路609彼此连接。更进一步地，n沟道类型的金属氧化物半导体场效应晶体管610经由其栅极连接到第二地GND2，并且经由其漏极连接到承载电压感测信号VSA的线路。晶体管610的源极被通过线性化电阻器611连接到承载电流感测信号IS的线路。更进一步地，如果要求的话，则电阻器612可以被连接在承载电压感测信号VSD的线路和第二地GND2之间，并且包括串联连接的两个电阻器613和614的分压器被连接在第二地GND2和承载电流感测信号IS的线路之间，以降低在相应的模数转换器输入处的电压摆幅。
模数转换器块512的输入现在连接到电阻器613和614之间的节点（而不是直接连接到承载电流感测信号IS的线路）。可选地，外部电阻器615可以并联连接到电阻器612。在本示例中电流放大器524可以通过n沟道类型的金属氧化物半导体场效应晶体管（MOSFET）616（其栅极连接到晶体管607的源极并且其漏极连接到供给电压VCC2）以及通过p沟道类型的金属氧化物半导体场效应晶体管617（其栅极连接到晶体管608的源极并且其漏极连接到供给电压VEE2）来实现。晶体管607和608的源极彼此连接并且与电阻器522连接。
在图6的驱动器电路中，单位增益缓冲器级（图5中的输出级518）被两个级联的A/B类放大器级（图6中的晶体管607，608，616，617和二极管串联连接609）和两个偏置电流源（图6中的恒流源603和604）替代。模拟dv/dt反馈路径保持不变。模拟di/dt反馈路径被用于接通（晶体管610和电阻器611）和关断（图6中的电阻器605和二极管606）的两个分离的反馈路径替代。
在上面有关于图6讨论的驱动器电路中，电阻器605和二极管606可以被n沟道类型的金属氧化物半导体场效应晶体管700、电阻器701、p沟道类型的金属氧化物半导体场效应晶体管702-704和电流源705代替。如在图7中示出那样，晶体管700可以经由其栅极连接到承载电流感测信号IS的线路，并且经由其源极并且通过线性化电阻器701连接到第二地GND2，提供电压到电流的转换。晶体管702经由其漏极连接到供给电压线路VEE2，经由其栅极连接到晶体管700和704的漏极，并且经由其源极连接到晶体管703和704的栅极。电流源705连接在供给电压线路VCC2和晶体管703和704的栅极之间。晶体管703和704的源极也连接到供给电压线路VCC2。晶体管703的漏极连接到节点602。与电流源705连接的晶体管702到704形成电流镜电路，其使来自晶体管700的关断di/dt反馈电流倒相。具有晶体管703和704的电流镜的速度通过添加晶体管702而被提升，该晶体管702充当源极跟随器。为了在两个方向上使电流镜速度提升，已经添加了电流源705。更进一步地，二极管706被插入在承载电压感测信号VSA的线路和晶体管610的漏极之间。
图7中示出的驱动器电路还允许在地GND2和供给电压VEE2不同时进行工作，从而还可以采用双极电源对栅极驱动器进行供给。更进一步地，关断di/dt反馈不直接通过使反馈负载取决于例如半导体器件106的负载状况和/或其米勒平台的电阻器将电流馈送到求和节点中。例如，如果电压改变dv/dt被直接从半导体器件106的集电极通过电容器（电容器520）反馈回求和节点，则当半导体器件106的栅极电压处在米勒平台时，通过反馈电容器（电容器520）的反馈电流将取决于在半导体器件106的集电极处的电压改变dv/dt。然而，如果电流改变di/dt被通过电阻器（例如图6中的电阻器605）直接反馈回去，则电流改变di/dt将变为取决于电感（寄生电感107）的di/dt感应电压与半导体器件106的栅极（或者缓冲器级的输入）的实际电压电平之间的电压差。
在图7中示出的驱动器电路中，利用双极电源和不依赖于负载的di/dt反馈来驱动半导体器件106。对于接通di/dt而言，当求和节点（包括晶体管607的栅极）被拉至低于第二地GND2时，简单二极管（二极管706）被设置成处在反向偏置。经电阻器611连接为源极跟随器的晶体管610自动地产生从正电流调节到负电流调节的转变。电流求和节点（包括晶体管607的栅极）—具有通过电容器521的dV/dt和在电感107上的di/dt—自动地从dV/dt调节转变到di/dt调节。为了使在关断时的反馈不依赖于负载，跨导放大器可以被配置为在寄生电感107上以差分方式测量电压，并且然后将不依赖于求和节点电压的高侧电流注入到求和节点602中。当半导体器件106关断时，可以实现与对于接通电压改变di/dt反馈而言类似的概念以生成与跨寄生电感107的电压成比例的电流。然而，该电流具有错误的极性。为了获得电流的正确的极性，采用高侧电流镜（晶体管703和704）。晶体管702和电流源705用于在电流镜中实现必要的带宽。以上概述的方法也可以利用分立器件来实现，但是当被实现在集成电路中时，对速度的控制和对寄生元件的控制可能更有利。
在上面有关于图1至图7描述的示例中，模拟反馈级和数字反馈级包括由于它们的相应的信号处理所致的信号延迟时间。数字反馈级的信号延迟时间可能大于对应的模拟反馈级的延迟时间。然而，数字反馈级的精确度可能大于对应的模拟反馈级的精确度。更进一步地，数字反馈级或路径不仅可以包括数字电路而且还可以包括模拟和数字（混合的）电路。
在一些情况下，当栅极驱动器被接通或关断时，实施例的驱动器电路可能易于有电压过冲，如在图8A的波形图中图示那样。图8A的波形图中示出的迹线801表示实施例的栅极驱动器电路的被用于提供例如半导体器件106的栅极的驱动器电压的输出电压Vout，driver。如所示出那样，当驱动器被激活时，输出电压Vout，driver在时间段tdelay,on的第一部分期间从Vss的最小电压上升到最大电压Vcc。最终，驱动器输出电压Vout，driver在实施例的驱动器电路的控制回路已经有机会进行响应之后降低到米勒平台电压VMiller。输出电压Vout，driver最初过冲的原因是因为半导体器件106在时间段tdelay,on的初始部分期间断开。因为半导体器件106为断开，所以在该时间期间不提供dVCE/dt和dIC/dt反馈，并且驱动器输出电压Vout，driver本质上以不受调节的方式增加直到半导体器件106接通并且dVCE/dt和dIC/dt反馈回路闭合。在初始延迟阶段期间，dVCE/dt和dIC/dt这两者的反馈信号均为零，同时已经施加了非零参考信号。控制器困难地饱卷以实现根据非零参考的非零dIC/dt。由于饱卷，栅极驱动器的输出可能被限于驱动器供给电压（在此被标记为Vcc）。当栅极电压达到其阈值并且通过开关的电流开始上升（实现正的dIC/dt反馈信号）时，驱动器的输出需要从驱动器供给稳定至针对dIC/dt的稳态值，这因此花费更长的延迟时间。在该时间期间，dIC/dt不受调节。该电压过冲现象在此也被称为“饱卷”或“饱卷效应”。
在一些情况下，控制器可能以如下的方式饱卷或过冲：使得对于控制器而言难以或不可能稳定至驱动器输出电压Vout，driver和/或提供需要的dVCE/dt和dIC/dt。在极端情况下，驱动器输出电压Vout，driver可能在整个开关周期内保持不稳定。
在一些常规的系统中，通过监控和控制提供给开关器件的栅极的栅极电流来缓解饱卷效应。在这样的系统中，通过测量跨与开关器件的栅极串联耦合的电流感测电阻器的电压来监控栅极电流。这样的系统可能要求额外的引脚以便支持对跨电流感测电阻器的电压的监控。此外，用于这样的系统的栅极驱动电流可能需要被针对不同大小的开关器件进行重新校准。
在本发明的实施例中，通过在接通和/或关断的开关延迟阶段期间控制驱动器输出电压的压摆率（dVout，Driver/dt）来缓解和/或消除饱卷效应。该受控的压摆率控制的效果由图8A的波形图中的迹线803表示，其表示当输出驱动器的压摆率在反馈控制之下时的驱动器输出电压Vout，Driver。如可以在图8A中看到的那样，驱动器输出电压的压摆率dVout，driver/dt可以是以如下这样的方式被控制的：驱动器输出电压Vout，driver在没有过冲的情况下平滑地接近米勒平台VMiller。然而，应当理解的是图8A的波形图是单个场景的简单图示。在本发明的一些实施例中，取决于特定系统的环境和配置，可能存在略微的过冲。使用所提出的dVout，Driver/dt控制，栅极电压和栅极电流上的差异可以被保持得小，这减少了栅极电压的稳定时间。因此，在接通时的dIC/dt或者在关断时的dVCE/dt可以更早地达到其稳态值。
实施例的栅极驱动器系统和方法的优点包括以功率和空间高效的方式来缓解“饱卷”效应的能力。在一些实施例中，可以在不需要附加的外部引脚来支持对电流感测电阻器的监控的情况下和/或在不需要针对不同大小的开关器件重新校准系统的情况下缓解饱卷效应。
在工作期间，当使用实施例的压摆率控制方法将栅极电压稳定至米勒平台电压VMiller时，dIC/dt和dVCE/dt控制环变为有效。此时，可以停用实施例的dVout，Driver/dt反馈路径以确保放大器输出压摆率（dVout，driver/dt）不再受限制并且能够快速地稳定。例如，可以通过将反馈路径与控制器电断连来实现该停用。替换地，例如在其中dIC/dt和dVCE/dt反馈路径的输出的幅度超过dVout，Driver/dt反馈路径的输出的情况下，dVout，Driver/dt反馈路径可以保持有效。在一些实施例中，dVout，Driver/dt反馈路径可以被配置为仅在单个方向上提供反馈。例如，可以提供针对Vout，Driver的正斜率的反馈但是不提供针对Vout，Driver的负斜率的反馈，并且反之亦然。
图8B包括如下的波形图：其示出使用实施例的dVout，Driver/dt压摆率控制方法的接通行为相对于未利用实施例的压摆率控制方法的示例性示例的比较。例如，迹线801表示针对示例性示例的栅极驱动器输出电压，而迹线803图示针对利用实施例的dVout，Driver/dt压摆率控制方法的实施例的栅极驱动器输出电压。如可以看到那样，与示例实施例相比，对于利用实施例的dVout，Driver/dt压摆率控制方法的栅极驱动器而言过冲量ΔV明显更小。
迹线805表示针对未利用实施例的dVout，Driver/dt压摆率控制方法的示例性示例的半导体器件106的集电极电流IC，而迹线807表示针对利用了实施例的压摆率控制方法的实施例的集电极电流IC。如可以看到那样，与迹线805相比迹线807表现出更少的饱卷，因此，利用实施例的压摆率控制方法的系统可以更易于控制。迹线809表示针对未利用实施例的压摆率控制方法的示例性示例的半导体器件106的集电极-发射极电压VCE，并且迹线811表示针对利用了实施例的压摆率控制方法的实施例的集电极电流IC。
图8C包括如下的波形图：其示出使用实施例的dVout，Dirver/dt压摆率控制方法的关断行为相对于未利用实施例的压摆率控制方法的示例性示例的比较。针对未利用实施例的压摆率控制方法的示例性示例，迹线821表示栅极驱动器输出电压Vout，Driver，迹线831表示集电极电流IC，并且迹线841表示半导体器件106的集电极-发射极电压VCE。针对其中永久地使能dVout，driver/dt控制的实施例，迹线823表示栅极驱动器输出电压Vout，Driver，迹线833表示集电极电流IC，并且迹线843表示半导体器件106的集电极-发射极电压VCE。针对其中在延迟阶段之后不需要时停用dVout，driver/dt控制的实施例，迹线825表示栅极驱动器输出电压Vout，Driver，迹线835表示集电极电流IC，并且迹线845表示半导体器件106的集电极-发射极电压VCE。如在图8C中可以看到的那样，与表示其中dVout，driver/dt控制被永久使能的情况的迹线823相比，表示其中当在不需要时停用dVout，driver/dt控制的情况的迹线825在时间段tDelay,off之后具有更快的稳定时间。因此，在一些实施例中，在dVout，driver/dt为正时停用dVout，driver/dt控制，并且在dVout，driver/dt为负时激活dVout，driver/dt控制。然而，在其它实施例中，当在dVout，driver/dt为正和负这两者的时候均激活dVout，driver/dt控制时可以实现可接受的性能，因为波形823和825的dv/dt在米勒平台之后具有相同的值。
在各种实施例中，可以通过控制驱动器的压摆率dVout,driver/dt来直接控制延迟时间tDelay，on，延迟时间tDelay，on是在接通期间直到达到半导体器件106的阈值为止的时间：
（1）
其中Vth是半导体器件106的栅极阈值电压，Voff是断开状态下的栅极电压（如例如经常使用的值0V，-8V或-15V），并且ΔV是在下面更详细地描述的误差电压。
在关断时，延迟时间tDelay，off是当栅极被从导通状态电压Von放电到米勒平台电压VMiller时的时间。可以通过选择适当的压摆率如下面那样来控制该栅极关断时间：
（2）
等式（1）和（2）中的项ΔV表示由于没有恰当地将dVout，driver/dt调整到在延迟期间累积的电压差而造成的误差电压。如果在控制下的dVout,driver/dt以一定方式匹配以使得在延迟期间的栅极电流处在稍后针对随后的控制（在接通时dIC/dt并且在关断时dVCE/dt）所要求的栅极电流的水平，则它处在将导致到在随后（在接通时dIC/dt并且在关断时dVCE/dt）变得有效的调节的平滑转变的值。如果dVout，driver/dt导致栅极电压的不同于米勒平台电压VMiller的最终值，则将得到非零误差电压ΔV，这导致在延迟之后的稳定时间tsettle。因此，随后的dIC/dt或dVCE/dt调节回路将需要增加的时间（例如tsettle）来建立控制。误差电压ΔV可以表达为如下：
（在接通时） （3）
（在关断时） （4）
其中RG是与半导体器件106的栅极串联耦合的电阻，IG，Delay是在dVout,driver/dt的控制回路有效时在开关延迟期间流动到半导体器件106的栅极中的电流的值，并且IG，dV/dt是在dVCE/dt的控制回路有效时在VCE瞬态期间流动到半导体器件106的栅极的中的电流的值。图8D和图8E图示如下的波形图：其提供在其中受控的dVout,driver/dt的绝对值太高（迹线851）的驱动器输出电压Vout，driver和具有产生零误差电压ΔV（迹线853）的dVout，driver/dt的驱动器输出电压Vout，driver之间的比较。图8D示出在接通时的驱动器输出电压Vout，driver，并且图8E示出在关断时的驱动器输出电压Vout，driver。在一些实施例中，调整dVout，driver/dt以使得误差电压ΔV接近零。然而，在一些实施例中，小的残留误差可能造成一些实用的应用。
在一些实施例中，通过向现有的实施例驱动器电路添加专用于调节dVout,Driver/dt的附加的反馈分支，从而除了调节半导体器件的dIC/dt和dVCE/dt还实现对驱动器输出电压的压摆率dVout，Driver/dt的调节，由此允许使用单个PI控制器调节dIC/dt、dVCE/dt和dVout，Driver/dt。这种附加的压摆率控制的基本思想是通过在接通和关断的开关延迟阶段期间控制放大器输出的压摆率（dVout，Driver/dt）来防止驱动器饱和（电压饱和或电流饱和）。在图9A中示出一个这样的实施例电路的示例，其图示了开关系统900的示意图。
如所示出那样，开关系统900包括半导体器件106，半导体器件106具有栅极节点G，栅极节点G由具有与电阻器918串联耦合的输出的输出放大器914驱动。放大器914也可以被称为缓冲器电路。分量反馈电路提供半导体器件106的负载路径电压和负载路径电流的时间导数。在一些实施例中，该分量反馈电路包括专用于半导体器件106的负载路径电压的时间导数的第一反馈路径和专用于半导体器件106的负载路径电流的时间导数的第二反馈路径。被配置成为系统提供dVCE/dt反馈的第一反馈路径包括耦合在半导体器件106的集电极节点C和求和电路910之间的微分器902和增益块904；并且被配置成为系统提供dIC/dt反馈的第二反馈路径包括耦合在半导体器件106的发射极节点E和求和电路910之间的微分器920和增益块922。在一些实施例中，限幅电路924被耦合在增益块922和求和电路910之间，而在其它实施例中，省略了限幅电路924并且增益块922的输出与求和电路910耦合。
电路还包括栅极驱动反馈电路，其可以被实现为被配置成为系统提供dVout，Driver/dt反馈的第三反馈路径，包括耦合在放大器914的输出和求和电路910之间的微分器916和增益块906。该栅极驱动反馈电路也可以被称为抗饱卷电路。单个PI控制器912被耦合在求和块910的输出和输出放大器914的输入之间。求和块的输出可以被称为误差信号。在替换的实施例中，PI控制器912可以是使用本领域中已知的其它动态控制器结构（例如P或PID控制器）实现的。在各种实施例中，由各种反馈回路和求和电路910提供的反馈信号的极性被配置以使得每个回路提供负反馈。
在各种实施例中，在求和电路910的输入处引入参考信号Vref，d/dt和/或Iref，d/dt以提供用于控制回路的输入参考信号。在一些实施例中，信号Vref，d/dt被设置为与驱动器输出电压的目标压摆率dVout，Driver/dt成比例的值。在一些实施例中，响应于开关控制信号（诸如脉冲宽度调制（PWM）信号）来声明参考信号Vref，d/dt和/或Iref，d/dt。
可以在每个回路的信号路径内的任何地方设置和确定每个反馈路径的总体极性的确定。例如，可以通过配置微分器902、增益块904的极性和/或求和电路910的极性来设置dVCE/dt中的负反馈。应当理解的是，虽然对求和电路910的反馈输入是利用由每个相应的负号“-”指示的反相输入来示出的，但是在替换的实施例中，反馈求和块的每个输入可以是利用需要的极性（正的或者负的）配置的以确保负反馈和/或稳定工作。
在一些实施例中，开关908被耦合在增益块906和求和电路910之间。在一个实施例中，当声明了信号ENSR-Ctrl时开关908将增益块906的输出耦合到求和电路910，并且当未声明信号ENSR-Ctrl时将零输出（或地）提供给求和电路910。在这样的实施例中，在栅极节点的电压接近米勒平台VMiller时的初始时间段tdelay，on期间声明信号ENSR-Ctrl并且然后其被禁用。在其它实施例中，可以省略开关908。
求和电路910可以使用本领域中已知的模拟求和电路来实现，诸如基于运算放大器的加法器电路或电流求和节点。在一些实施例中，求和电路910可以被实现为其中电流被如下面关于图11A和图11B描述的那样求和的节点。
在各种实施例中，使用本领域中已知的微分器结构来实现微分器902，916和920，并且使用本领域中已知的各种电路来实现增益块904，906和922，以提供如在上面的实施例中描述的增益或衰减。例如，微分器902，916和920可以使用电容器或电感来实现，并且增益块904，906和922可以使用放大器或电流镜来实现。在一些实施例中，在其中相应的微分器902，916或920的增益为相应的反馈路径提供足够的增益的情况下，可以省略增益块904，906和922中的一个或多个。在下面描述的一个实施例中，使用电容器来实现微分器916，并且使用电流镜来实现增益块906。
图9B图示根据本发明的替换的实施例的开关系统930。除了开关908被包括二极管952和954的开关932替代之外，开关系统930类似于图9A中示出的开关系统900。在实施例中，每个二极管952和954表示确保来自dVout，Driver/dt的反馈被在单个方向上（例如以单个极性）提供给求和电路910的半波整流工作。例如，当半导体开关106被接通时，控制信号ENSR-CTRL可以被设置为第一状态以便选择二极管954。因此，二极管954允许在正方向上的dVout，Driver/dt反馈到达求和电路910，但是阻断在负方向上的dVout，Driver/dt反馈。另一方面，当半导体开关106被关断时，控制信号ENSR-CTRL可以被设置为第二状态以便选择二极管952。因此，二极管952允许在负方向上的dVout，Driver/dt反馈达到求和电路910，但是阻断在正方向上的dVout,Driver/dt反馈。
在各种实施例中，二极管952和954可以使用固态的二极管器件来实现。替换地，可以使用对信号进行整流和/或以单个极性提供信号的其它已知的电路和系统。例如，诸如以单个极性工作的电流源的电路可以被用于实现二极管952和954，如下面进一步讨论的那样。
图10A图示如下的波形图：其示出当半导体器件106被接通时在开关系统930内的各种信号。如所示出那样，迹线1002表示半导体器件106的集电极-发射极电压VCE；迹线1004表示半导体器件106的负载电流；迹线1006表示由放大器914提供给半导体器件106的栅极的栅极驱动电压Vout，drv；迹线1008表示由放大器914提供给半导体器件106的栅极的栅极电流IG；迹线1010表示选择开关932内的二极管952或954的开关控制信号ENSR-Ctrl；并且迹线1012表示被作为参考信号引入到求和电路910的参考电流Iref。
在时间t0，当参考电流Iref（1012）从零转变为电流Iref，on时接通半导体器件106的处理开始，并且开关控制信号ENSR-Ctrl（1010）转变为低，由此选择二极管952或954中如下的一个：其允许在正方向上的dVout，Driver/dt反馈到达求和电路910，但是阻断在负方向上的dVout，Driver/dt反馈。在时间t0和t1之间的阶段I期间，栅极驱动电压Vout，drv（1006）以受控方式在恒定的压摆率（例如恒定的dVout，driver/dt）的情况下增加，同时栅极电流IG（1008）对半导体器件106的栅极充电。半导体器件106的集电极-发射极电压VCE（1002）保持为高并且半导体器件106的负载电流在阶段I期间保持处于零，因为栅极驱动电压Vout，Driver（1006）尚未达到半导体器件106的阈值电压。
在时间t1，在阶段IIa的开始处，栅极驱动电压Vout，Driver（1006）达到半导体器件的阈值，并且半导体器件开始接通。在时间t1A和t1b之间的阶段II期间，半导体器件106的负载电流IC（1004）以由控制器设置的受控速率dIC/dt增加，这在大多数情况下具有降低栅极驱动电压Vout，drv（1006）的压摆率dVout，driver/dt的效果。
在阶段III的第一部分（在时间t1B和t2之间）期间，栅极驱动电压Vout，driver（1006）略微过冲超过米勒平台电压VMiller，引起在半导体器件106的负载电流IC（1004）上的略微过冲Îrr。在阶段III的第二部分（在时间t2和t2A之间）期间，栅极驱动电压Vout，Driver（1006）返回到米勒平台电压VMiller，并且半导体器件106的集电极-发射极电压VCE以由控制器设置的受控速率dVCE/dt减小。在时间t2A和t3之间的阶段IV期间，半导体器件106的集电极-发射极电压VCE（1002）以受控速率dVCE/dt继续，直到集电极-发射极电压VCE（1002）达到零。在时间t3之后，参考电流Iref（1012）转变为返回到零，这有效地关断栅极电流IG（1008）。
图10B图示如下的波形图：其示出当半导体器件106被关断时在开关系统930内的各种信号。在时间t5，当参考电流Iref（1012）从零转变为电流Iref，off时关断半导体器件106的处理开始，并且开关控制信号ENSR-Ctrl（1010）转变为高，由此选择二极管952或954中的如下的一个：其允许负方向上的dVout，Driver/dt反馈到达求和电路910，但是阻断在正方向上的dVout，Driver/dt反馈。在时间t5和t6之间的阶段VI期间，栅极驱动电压Vout，drv（1006）以受控方式在恒定的压摆率（例如恒定的dVout，Driver/dt）的情况下减小，同时栅极电流IG（1008）使半导体器件106的栅极放电。在阶段VI期间，半导体器件106的集电极-发射极电压VCE（1002）保持为低且半导体器件106的负载电流保持处在Iload，因为栅极驱动电压Vout，Driver（1006）尚未达到米勒平台电压VMiller。
在阶段VIIa的开始处的时间t6，栅极驱动电压Vout，driver（1006）达到米勒平台电压VMiller，并且半导体器件开始关断。在时间t6A和t7之间的阶段VII期间，半导体器件106的集电极-发射极电压VCE（1002）以由控制器设置的受控速率dVCE/dt增加，同时栅极驱动电压Vout，driver（1006）保持在米勒平台电压VMiller。在时间t7和t7A之间的阶段VIII期间，栅极驱动电压Vout，Driver（1006）接近半导体器件106的阈值电压Vth，同时半导体器件106的负载电流IC（1004）以由控制器设置的受控速率dIC/dt减小。
在时间t7A和t8之间的阶段IX期间，栅极驱动电压Vout，Driver（1006）继续减小，直到栅极驱动电压Vout，Driver（1006）在时间t8处达到最小值。在时间t8，阶段X开始并且参考电流Iref（1012）转变为返回到零，这有效地关断了栅极电流IG（1008）。
图10C是简化的波形图，其进一步图示了基于半导体器件106是在被接通还是在被关断而选择开关932内的二极管952和954的效果。如所示出那样，在接通阶段期间当开关控制信号ENSR-Ctrl（1010）为低并且允许在正方向上的dVout，Driver/dt反馈但是阻断在负方向上的dVout，Driver/dt反馈时，栅极驱动电压Vout，drv（1006）以受控方式在正方向上的固定压摆率的情况下增加。然而，如果栅极驱动电压Vout，drv（1006）过冲超过米勒平台电压VMiller，则当在负方向上接近米勒平台电压VMiller时，栅极驱动电压Vout，drv（1006）更快地（例如以更高的斜率）减小至米勒平台电压VMiller。这种更快的稳定是由于没有在负方向上的dVout，Driver/dt。
类似地，在关断阶段期间当开关控制信号ENSR-Ctrl（1010）为高并且允许在负方向上的dVout，Driver/dt反馈但是阻断在正方向上的dVout，Driver/dt反馈时，栅极驱动电压Vout，drv（1006）以受控方式在负方向上的固定压摆率的情况下减小。然而，如果栅极驱动电压Vout，drv（1006）下冲超过米勒平台电压VMiller，则当在正方向上接近米勒平台电压VMiller时，栅极驱动电压Vout，drv（1006）更快地（例如以更高的斜率）增加到米勒平台电压VMiller。
图11A图示实施例的dVout，Driver/dt反馈回路的电路实现。如所示出那样，放大器914的输出由反馈电路监控，该反馈电路包括电容器1102，在电容器1102之后是电流镜1104，电流镜1104的输出被耦合到放大器914的在电流求和节点1106处的输入。在一些实施例中，电容器1102执行微分器916的功能，电流镜1104执行增益块906的功能，并且电流求和节点1106执行在图9A和图9B中示出的求和电路910的功能。电流镜1104可以是例如使用本领域中已知的电流镜和/或电流放大器电路实现的。
参考电流Iref，on是通过任意的恒流源注入到调节回路中的并且其受接通/关断信号控制。电流然后被转换成在缓冲器的输入处的求和节点上的电压。正的参考电流导致正的dVout，driver/dt，负的参考电流导致负的dVout，driver/dt。
如在图11A中示出那样，一旦放大器914的输出电压Vout改变，就通过具有电容Cfb，SR的电容器1102生成位移电流Ifb，SR。该电流由下式定义
（5）
因此，位移电流Ifb，SR与驱动器输出压摆率dVout，driver/dt成比例并且包含关于驱动器输出压摆率dVout，driver/dt的信息。该电流被镜像成为N倍并且被反馈到放大器914的输入以便利用负反馈在闭合回路中控制压摆率。因此，该附加控制回路的反馈增益是由电容器1102的电容Cfb，SR和电流镜1104的比率N：1确定的。如果输出电压Vout，driver下降并且因此dVout，driver/dt为负，则反馈电流Ifb，SR和Ifb，SRN改变它们的方向并且下降的压摆率被控制。因此，值dVout，driver/dt取决于这些提到的回路增益参数（电容器、电流镜比率）以及参考电流Iref，on。
在替换的实施例中，还可以在半导体器件106的栅极处（在栅极电阻器918和功率开关之间的节点处）直接控制放大器914的输出电压的压摆率。在进一步的实施例中，还可以将栅极电阻器918移除（设置为零）以使得放大器914的输出和IGBT的栅极为同一节点并且对其压摆率进行控制。
图11B图示根据本发明的进一步的实施例的dVout，Driver/dt反馈回路的电路实现。如所示出那样，使用包括NMOS晶体管MN1，MN2和MN3以及PMOS晶体管MP1，MP2和MP3的可选择电流源来实现图9B中示出的增益块906和开关932（包括二极管952和954的功能）的功能。使用电容器1112和1114来实现图9B中示出的微分器916的功能。
当控制信号ENSR-CTRL为低时，通过关断NMOS晶体管MN3来使能由NMOS晶体管MN1和MN2实现的低侧电流镜，并且通过如下来禁用由PMOS晶体管MP1和MP2实现的高侧电流镜：通过接通PMOS晶体管MP3来将PMOS晶体管MP1和MP2的栅极耦合到Vcc2。在工作期间，放大器914的输出经由电容器1114耦合到二极管连接的NMOS晶体管MN1。栅极耦合到NMOS晶体管MN1的栅极的NMOS晶体管MN2把在晶体管MN1中流动的电流镜像到放大器914的输入，以提供正的压摆率控制。在一些实施例中，为了实现电流增益N，NMOS晶体管MN2的宽度是NMOS晶体管MN1的宽度的N倍。
当控制信号ENSR-CTRL为高时，通过接通NMOS晶体管MN3来禁用由NMOS晶体管MN1和MN2实现的低侧电流镜，由此关掉NMOS晶体管MN1和MN2。通过关断PMOS晶体管MP3来使能由PMOS晶体管MP1和MP2实现的高侧电流镜。在工作期间，放大器914的输出经由电容器1112耦合到二极管连接的PMOS晶体管MP1。栅极耦合到PMOS晶体管MP1的栅极的PMOS晶体管MP2把在晶体管MP1中流动的电流镜像到放大器914的输入，以提供负的压摆率控制。在一些实施例中，为了实现电流增益N，PMOS晶体管MN2的宽度是PMOS晶体管MP1的宽度的N倍。
在各种实施例中，选择电流镜比率N以提供想要的dVout，Driver/dt反馈水平。在一些实施例中，电流镜比率N可以是可编程的和/或可微调的。在进一步的实施例中，PMOS晶体管MP1和MP2的宽度的比率可以与NMOS晶体管MN1和MN2的宽度的比率不同。在一些实施例中，还可以通过选择电容器1112和1114的大小来设置dVout，Driver/dt反馈的量。
应当领会的是，使用电流镜提供放大器914的输出和输入之间的电流反馈提供了在单个方向上提供反馈的能力。例如，当选择NMOS电流镜时，只有放大器914的输出电压的正摆幅被镜像到放大器914的输入，而放大器914的输出电压的负摆幅本质上关掉了NMOS电流镜。类似地，当选择PMOS电流镜时，只有放大器914的输出电压的负摆幅被镜像到放大器914的输入，而放大器914的输出电压的正摆幅本质上关掉了PMOS电流镜。因此，在图11B的实施例电路中使用电流镜本质上执行了图9B的实施例中示出的二极管952和954的整流功能，并且影响上面关于图10C描述的系统性能。应当进一步领会的是，图11A和图11B中示出的电路实现示例只是许多可能的示例实现中的两个具体示例。在本发明的替换的实施例中，可以使用本领域中已知的不同的晶体管类型和不同的电流镜/电流放大器拓扑来实现实施例的dVout，Driver/dt反馈电路。
图12A图示耦合到半导体器件106的实施例驱动器集成电路1200，其实现实施例的dVout，Driver/dt控制技术。类似于图5、图6和图7的实施例，驱动器集成电路1200包括低压电路部分1201和与低压电路部分电隔离的更高电压电路部分1203。低压电路部分1201包括欠压锁闭（UVLO）块501，其接收集成电路器件500的（正）供给电压VCC1和集成电路器件500参考于其的第一地GND1，如上面关于图5解释的那样。低压电路部分1201还包括逻辑块502、时钟信号发生器503和电隔离信号耦合器505，如上面关于图5至图7解释的那样。驱动器集成电路1200的更高电压电路部分1203包括控制块506、时钟信号发生器507和欠压锁闭块508，也如上面关于图5至图7解释的那样。在一些实施例中，集成电路1200被实现在单个半导体衬底上。替换地，低压电路部分1201被实现在第一单个半导体衬底上，并且更高电压电路部分1203被实现在第二单个半导体衬底上。在进一步的替换的实施例中，集成电路1200可以是被不同地划分的。例如，集成电路1200的全部或部分可以是使用分立的电路元件实现的。
更高电压电路部分1203还包括放大器914，放大器914具有经由电阻器918耦合到半导体器件106的栅极的输出并且具有耦合到动态控制器1220的输入。虽然动态控制器1220被描绘为PI控制器，但是应当理解的是可以使用本领域中已知的任何合适的动态控制器。求和节点被实现为在对于动态控制器1220的输入处的电流求和节点。三个反馈路径将来自放大器914的输出或者来自半导体器件106的反馈提供回放大器914的输入。dVCE/dt反馈路径包括耦合在半导体器件106的集电极和动态控制器1220的输入之间的电容器520；dIC/dt反馈路径包括寄生电感107和耦合在半导体器件106的发射极和动态控制器的输入之间的dIC/dt反馈块1208；并且实施例的dVout，Driver/dt反馈路径包括耦合在放大器914的输出和动态控制器1220的输入之间的dVout，Driver/dt反馈块1206。参考电流被经由数字控制的电流源1204引入到动态控制器1220的输入，数字控制的电流源1204被配置为基于由控制块506生成的数字字和经由电平偏移器块1202偏移的电平来产生电流。如在图12A中描绘的那样，数字控制的电流源1204包括数模转换器，在数模转换器之后是用以产生参考电流Iref的可控电流源。电平偏移器块1202被配置为对从控制块506获得的数字信号进行电平偏移，并且产生对于数字控制的电流源1204的输入和实施例的开关/极性信号ENSR-Ctrl。
在各种实施例中，dIC/dt反馈块1208监控跨寄生电感107的电压，并且提供与半导体器件106的集电极电流的一阶导数成比例的电流比例。可以使用在图1至图7中公开的各种电路和系统来实现dIC/dt反馈块1208的结构以用于监控经由寄生电感107的dIC/dt。
dVout,Driver/dt反馈块1206包括在此在上面关于图9A、图9B、图11A和图11B描述的实施例的dVout,Driver/dt反馈电路。例如，在一些实施例中，dVout，Driver/dt反馈块1206包括与可控电流源（诸如如在图9A中描绘的所示出的电流镜）串联耦合的电容器。在取决于半导体器件106是在被接通还是被关断来在单个方向上提供dVout，Driver/dt的实施例中，dVout，Driver/dt反馈块1206可以包括一对可选择的电流镜，该一对可选择的电流镜具有与每个相应的电流镜的输入串联耦合的相应的输入电容器，诸如在上面关于图11B描述的那样。可以根据控制信号ENSR-CTRL来选择有效的电流镜。在一些实施例中，dVout，Driver/dt反馈块1206包括与增益块和开关串联耦合的微分器，如关于图9A和图9B描述的那样。开关可以被配置为使能或禁用dVout，Driver/dt（图9A），或者可以被配置为基于控制信号ENSR-CTRL来选择二极管和/或整流方向。
图12B图示根据本发明的进一步的实施例的耦合到半导体器件106的实施例驱动器集成电路1200。图12B的实施例类似于图12A的实施例，其中添加了耦合在放大器914的输出和半导体器件106的栅极之间的外部升压器级1222。外部升压器级1222可以被使用在其中半导体器件106非常大并且需要附加的驱动来使器件工作的实施例中。图12B的实施例的一个优点是在不添加用于监控外部升压器级1222的输出的附加引脚的情况下支持外部升压器级并且防止（或减少）饱卷效应的能力。
应当领会的是图12A和图12B中示出的实现只是可以被用于实现实施例栅极驱动系统的许多可能的示例系统实现中的两个。
在此总结了本发明的示例实施例。根据说明书的整体以及在此提交的权利要求还可以理解其它实施例。
示例1. 一种用于控制栅极受控组件的栅极驱动电路，包括：动态控制器，被配置为接收输入参考信号并且经由所述栅极驱动电路的输出端子控制栅极受控组件的栅极电压；用于动态控制器的至少一个分量反馈电路，所述至少一个分量反馈电路被配置为将来自如下中的至少一个的反馈提供给动态控制器：栅极受控组件的负载路径电压的时间导数或者栅极受控组件的负载路径电流的时间导数；以及用于动态控制器的栅极驱动反馈电路，该栅极驱动反馈电路被配置为提供来自栅极驱动电路的输出端子处的电压的时间导数的反馈。
示例2. 根据示例1的栅极驱动电路，进一步包括缓冲器电路，其具有耦合到动态控制器的输出的输入以及耦合到栅极驱动电路的输出端子的输出。
示例3. 根据示例2的栅极驱动电路，其中缓冲器电路和动态控制器被部署在单个半导体衬底上。
示例4. 根据示例1至示例3之一的栅极驱动电路，其中动态控制器包括比例积分（PI）控制器。
示例5. 根据示例1至示例4之一的栅极驱动电路，其中，当栅极驱动电路接通栅极受控组件时，栅极驱动反馈电路具有第一极性的第一增益；以及当栅极驱动器电路关断栅极受控组件时，栅极驱动反馈电路具有第二极性的第二增益，其中第一极性和第二极性被配置为提供负反馈。
示例6. 根据示例5的栅极驱动电路，其中栅极驱动反馈电路进一步被配置为对来自栅极驱动电路的输出端子处的电压的时间导数的反馈进行整流。
示例7. 根据示例5或示例6之一的栅极驱动电路，其中栅极驱动反馈电路被配置为当栅极驱动电路接通栅极受控组件时限制在栅极驱动电路的输出端子处的电压的正的压摆率；以及栅极驱动反馈电路被配置为当栅极驱动电路关断栅极受控组件时限制在栅极驱动电路的输出端子处的电压的负的压摆率。
示例8. 一种电路，包括：栅极驱动器电路，具有耦合到栅极驱动端子的输出，该栅极驱动端子被配置为耦合到开关晶体管的栅极；动态控制器，具有耦合到栅极驱动器电路的输入的输出；求和电路，具有耦合到动态控制器的输入的输出以及被配置为接收参考信号的第一输入；耦合在电压测量端子和求和电路的第二输入之间的至少一个反馈电路，所述至少一个反馈电路被配置为将与开关晶体管的负载路径电压的导数和开关晶体管的负载路径电流的导数中的至少一个成比例的信号提供到求和电路的第二输入；以及耦合在栅极驱动器电路的输出与求和电路的第三输入之间的抗饱卷电路，该抗饱卷电路被配置为将与栅极驱动器电路的输出电压的导数成比例的信号提供到求和电路的第三输入。
示例9. 根据示例8的电路，进一步包括开关晶体管。
示例10. 根据示例8或示例9之一的电路，其中所述至少一个反馈电路包括：第一反馈电路，被配置为将与负载路径电压的导数成比例的第一信号提供到求和电路的第二输入；以及第二反馈电路，被配置为将与开关晶体管的负载路径电流的导数成比例的第二信号提供到求和电路的第四输入。
示例11. 根据示例10的电路，进一步包括耦合在第二反馈电路的输出与求和电路的第四输入之间的限幅电路。
示例12. 根据示例8至示例11之一的电路，其中抗饱卷电路被配置为：当栅极驱动器电路接通开关晶体管时，将第一增益施加到与栅极驱动器电路的输出电压的导数成比例的信号；以及当栅极驱动器电路关断开关晶体管时，将第二增益施加到与栅极驱动器电路的输出电压的导数成比例的信号。
示例13. 根据示例12的电路，其中抗饱卷电路包括：第一电流镜，具有耦合到求和电路的第三输入的输出；以及第一电容器，耦合在栅极驱动器电路的输出和第一电流镜的输入之间。
示例14. 根据示例13的电路，其中抗饱卷电路进一步包括：第二电流镜，具有耦合到求和电路的第三输入的输出；以及第二电容器，耦合在栅极驱动器电路的输出和第二电流镜的输入之间。
示例15. 根据示例14的电路，其中第一电流镜具有与第二电流镜不同的镜像比率。
示例16. 根据示例12至示例15之一的电路，其中第一增益包括第一极性，并且第二增益包括与第一极性相反的第二极性，其中第一极性和第二极性被配置为提供负反馈。
示例17. 根据示例8至示例16之一的电路，进一步包括外部升压器级，外部升压器级具有耦合到栅极驱动端子的输入和被配置为耦合到开关晶体管的栅极的输出。
示例18. 一种驱动开关晶体管的方法，包括：利用栅极驱动信号驱动开关晶体管；测量开关晶体管的负载路径电压的导数和开关晶体管的负载路径电流的导数中的至少一个；测量栅极驱动信号的导数；基于参考信号、所测量的栅极驱动信号的导数、以及所测量的开关晶体管的负载路径电压的导数或所测量的开关晶体管的负载路径电流的导数中的至少一个来形成误差信号；以及形成栅极驱动信号，其中形成栅极驱动信号包括使用动态控制器处理误差信号。
示例19. 根据示例18的方法，其中形成栅极驱动信号进一步包括：使用动态控制器产生控制信号；利用控制信号驱动栅极驱动电路的输入；以及使用栅极驱动电路生成栅极驱动信号。
示例20. 根据示例18或示例19之一的方法，其中利用栅极驱动信号驱动开关晶体管包括利用栅极驱动信号驱动升压器级，其中升压器级的输出被耦合到开关晶体管的栅极。
示例21. 根据示例18至示例20之一的方法，其中动态控制器是比例积分（PI）控制器。
实施例22. 根据示例18至示例21之一的方法，进一步包括：当接通开关晶体管时在形成误差信号之前将第一增益施加到所测量的栅极驱动信号的导数；以及当关断开关晶体管时在形成误差信号之前将第二增益施加到所测量的栅极驱动信号的导数。
示例23. 根据示例22的方法，进一步包括：当接通开关晶体管时在形成误差信号之前仅提供第一极性的所测量的栅极驱动信号的导数；以及当关断开关晶体管时在形成误差信号之前仅提供第二极性的所测量的栅极驱动信号的导数，其中第二极性与第一极性相反。
示例24. 根据示例23的方法，其中第一极性表示栅极驱动信号的正的压摆率；以及第二极性表示栅极驱动信号的负的压摆率。
示例25. 根据示例22的方法，其中第一增益包括第一极性，并且第二增益包括与第一极性相反的第二极性。
示例26. 根据示例18至示例25之一的方法，进一步包括接收开关控制信号以及基于所接收的开关控制信号来生成参考信号。
示例27. 根据示例26的方法，其中开关控制信号包括脉冲宽度调制信号。
虽然已经参考说明性的实施例描述了本发明，但是该描述不意图被在限制的意义上解释。当参考本描述时，说明性的实施例的各种修改和组合以及本发明的其它实施例对于本领域技术人员来说将是显而易见的。因此意图的是所附权利要求涵盖任何这样的修改或实施例。

Claims (27)

1.一种用于控制栅极受控组件的栅极驱动电路，所述栅极驱动电路包括：
动态控制器，被配置为接收输入参考信号并且经由所述栅极驱动电路的输出端子控制栅极受控组件的栅极电压；
用于动态控制器的至少一个分量反馈电路，所述至少一个分量反馈电路被配置为将来自如下中的至少一个的反馈提供给动态控制器：栅极受控组件的负载路径电压的时间导数或者栅极受控组件的负载路径电流的时间导数；以及
用于动态控制器的栅极驱动反馈电路，该栅极驱动反馈电路被配置为提供来自栅极驱动电路的输出端子处的电压的时间导数的反馈。
2.根据权利要求1所述的栅极驱动电路，进一步包括缓冲器电路，其具有耦合到动态控制器的输出的输入以及耦合到栅极驱动电路的输出端子的输出。
3.根据权利要求2所述的栅极驱动电路，其中缓冲器电路和动态控制器被部署在单个半导体衬底上。
4.根据权利要求1所述的栅极驱动电路，其中动态控制器包括比例积分（PI）控制器。
5.根据权利要求1所述的栅极驱动电路，其中：
当栅极驱动电路接通栅极受控组件时，栅极驱动反馈电路具有第一极性的第一增益；以及
当栅极驱动器电路关断栅极受控组件时，栅极驱动反馈电路具有第二极性的第二增益，其中第一极性和第二极性被配置为提供负反馈。
6.根据权利要求5所述的栅极驱动电路，其中栅极驱动反馈电路进一步被配置为对来自栅极驱动电路的输出端子处的电压的时间导数的反馈进行整流。
7.根据权利要求5所述的栅极驱动电路，其中：
栅极驱动反馈电路被配置为当栅极驱动电路接通栅极受控组件时限制在栅极驱动电路的输出端子处的电压的正的压摆率；以及
栅极驱动反馈电路被配置为当栅极驱动电路关断栅极受控组件时限制在栅极驱动电路的输出端子处的电压的负的压摆率。
8.一种电路，包括：
栅极驱动器电路，具有耦合到栅极驱动端子的输出，该栅极驱动端子被配置为耦合到开关晶体管的栅极；
动态控制器，具有耦合到栅极驱动器电路的输入的输出；
求和电路，具有耦合到动态控制器的输入的输出以及被配置为接收参考信号的第一输入；
耦合在电压测量端子和求和电路的第二输入之间的至少一个反馈电路，所述至少一个反馈电路被配置为将与开关晶体管的负载路径电压的导数和开关晶体管的负载路径电流的导数中的至少一个成比例的信号提供到求和电路的第二输入；以及
耦合在栅极驱动器电路的输出与求和电路的第三输入之间的抗饱卷电路，该抗饱卷电路被配置为将与栅极驱动器电路的输出电压的导数成比例的信号提供到求和电路的第三输入。
9.根据权利要求8所述的电路，进一步包括开关晶体管。
10.根据权利要求8所述的电路，其中所述至少一个反馈电路包括：
第一反馈电路，被配置为将与负载路径电压的导数成比例的第一信号提供到求和电路的第二输入；以及
第二反馈电路，被配置为将与开关晶体管的负载路径电流的导数成比例的第二信号提供到求和电路的第四输入。
11.根据权利要求10所述的电路，进一步包括耦合在第二反馈电路的输出与求和电路的第四输入之间的限幅电路。
12.根据权利要求8所述的电路，其中抗饱卷电路被配置为：
当栅极驱动器电路接通开关晶体管时，将第一增益施加到与栅极驱动器电路的输出电压的导数成比例的信号；以及
当栅极驱动器电路关断开关晶体管时，将第二增益施加到与栅极驱动器电路的输出电压的导数成比例的信号。
13.根据权利要求12所述的电路，其中抗饱卷电路包括：
第一电流镜，具有耦合到求和电路的第三输入的输出；以及
第一电容器，耦合在栅极驱动器电路的输出和第一电流镜的输入之间。
14.根据权利要求13所述的电路，其中抗饱卷电路进一步包括：
第二电流镜，具有耦合到求和电路的第三输入的输出；以及
第二电容器，耦合在栅极驱动器电路的输出和第二电流镜的输入之间。
15.根据权利要求14所述的电路，其中第一电流镜具有与第二电流镜不同的镜像比率。
16.根据权利要求12所述的电路，其中第一增益包括第一极性，并且第二增益包括与第一极性相反的第二极性，其中第一极性和第二极性被配置为提供负反馈。
17.根据权利要求8所述的电路，进一步包括外部升压器级，外部升压器级具有耦合到栅极驱动端子的输入和被配置为耦合到开关晶体管的栅极的输出。
18.一种驱动开关晶体管的方法，所述方法包括：
利用栅极驱动信号驱动开关晶体管；
测量开关晶体管的负载路径电压的导数和开关晶体管的负载路径电流的导数中的至少一个；
测量栅极驱动信号的导数；
基于参考信号、所测量的栅极驱动信号的导数、以及所测量的开关晶体管的负载路径电压的导数或所测量的开关晶体管的负载路径电流的导数中的至少一个来形成误差信号；以及
形成栅极驱动信号，其中形成栅极驱动信号包括使用动态控制器处理误差信号。
19.根据权利要求18所述的方法，其中形成栅极驱动信号进一步包括：
使用动态控制器产生控制信号；
利用控制信号驱动栅极驱动电路的输入；以及
使用栅极驱动电路生成栅极驱动信号。
20.根据权利要求18所述的方法，其中利用栅极驱动信号驱动开关晶体管包括利用栅极驱动信号驱动升压器级，其中升压器级的输出被耦合到开关晶体管的栅极。
21.根据权利要求18所述的方法，其中动态控制器是比例积分（PI）控制器。
22.根据权利要求18所述的方法，进一步包括：
当接通开关晶体管时在形成误差信号之前将第一增益施加到所测量的栅极驱动信号的导数；以及
当关断开关晶体管时在形成误差信号之前将第二增益施加到所测量的栅极驱动信号的导数。
23.根据权利要求22所述的方法，进一步包括：
当接通开关晶体管时在形成误差信号之前仅提供第一极性的所测量的栅极驱动信号的导数；以及
当关断开关晶体管时在形成误差信号之前仅提供第二极性的所测量的栅极驱动信号的导数，其中第二极性与第一极性相反。
24.根据权利要求23所述的方法，其中：
第一极性表示栅极驱动信号的正的压摆率；以及
第二极性表示栅极驱动信号的负的压摆率。
25.根据权利要求22所述的方法，其中第一增益包括第一极性，并且第二增益包括与第一极性相反的第二极性。
26.根据权利要求18所述的方法，进一步包括接收开关控制信号以及基于所接收的开关控制信号来生成参考信号。
27.根据权利要求26所述的方法，其中开关控制信号包括脉冲宽度调制信号。
CN201910526053.XA 2018-06-18 2019-06-18 与经调节的di/dt和/或dv/dt组合地驱动功率开关的系统和方法 Pending CN110620574A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/011,311 US10461732B1 (en) 2018-06-18 2018-06-18 System and method of driving a power switch in combination with regulated DI/DT and/or DV/DT
US16/011311 2018-06-18

Publications (1)

Publication Number Publication Date
CN110620574A true CN110620574A (zh) 2019-12-27

Family

ID=66866875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910526053.XA Pending CN110620574A (zh) 2018-06-18 2019-06-18 与经调节的di/dt和/或dv/dt组合地驱动功率开关的系统和方法

Country Status (4)

Country Link
US (1) US10461732B1 (zh)
EP (1) EP3584932B1 (zh)
JP (1) JP7374621B2 (zh)
CN (1) CN110620574A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112019201A (zh) * 2020-08-27 2020-12-01 电子科技大学 一种igbt器件的栅极电流调节器
CN114070283A (zh) * 2020-07-30 2022-02-18 英飞凌科技股份有限公司 用于驱动晶体管的方法和栅极驱动器系统
CN117060689A (zh) * 2023-08-23 2023-11-14 浙江大学 电机与门极驱动器的控制装置、电机驱动设备及电机系统

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106991221B (zh) * 2017-03-24 2020-04-24 清华大学 一种基于igbt器件瞬态物理过程的分段折线建模方法
US10756726B2 (en) * 2018-10-01 2020-08-25 Texas Instruments Incorporated Systems with power transistors, transistors coupled to the gates of the power transistors, and capacitive dividers coupled to the power transistors
CN113261193A (zh) * 2018-12-13 2021-08-13 电力集成公司 用于功率转换器的死区时间调整
US11374494B2 (en) 2019-03-21 2022-06-28 Infineon Technologies LLC General-purpose analog switch with a controlled differential equalization voltage-slope limit
US11522451B2 (en) * 2019-12-13 2022-12-06 Alpha And Omega Semiconductor (Cayman) Ltd. Inductor binning enhanced current sense
EP3849083A1 (en) * 2020-01-07 2021-07-14 Hamilton Sundstrand Corporation Gate driver
DE102020101549A1 (de) 2020-01-23 2021-07-29 Schaeffler Technologies AG & Co. KG Ansteuerschaltung für leistungshalbleiter
JP7476765B2 (ja) 2020-11-11 2024-05-01 株式会社デンソー スイッチング素子駆動回路
US20220302840A1 (en) * 2021-03-18 2022-09-22 Texas Instruments Incorporated Electromagnetic interference mitigation for switching regulators
US11831251B2 (en) 2021-12-03 2023-11-28 Abb Schweiz Ag Voltage rate-of-change control for wide-bandgap-based inverter circuits for driving electric motors
WO2024028563A1 (en) * 2022-08-03 2024-02-08 Cirrus Logic International Semiconductor Limited Control of inductor switching
CN116260439A (zh) * 2023-05-16 2023-06-13 上海海栎创科技股份有限公司 一种降低干扰的输出级驱动电路及控制方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE59208641D1 (de) * 1991-04-11 1997-07-31 Siemens Ag Getaktete Leistungsendstufe für induktive Verbraucher
EP1299950B1 (de) * 2000-07-13 2008-05-21 CT-Concept Technologie AG Verfahren und vorrichtung zur zustandsabhängigen regelung des transienten verhaltens von leistungshalbleiterschaltern
DE10061563B4 (de) * 2000-12-06 2005-12-08 RUBITEC Gesellschaft für Innovation und Technologie der Ruhr-Universität Bochum mbH Verfahren und Vorrichtung zum Ein- und Ausschalten von Leistungshalbleitern, insbesondere für ein drehzahlvariables Betreiben einer Asynchronmaschine, ein Betreiben einer Zündschaltung für Ottomotoren, sowie Schaltnetzteil
JP3831355B2 (ja) 2003-03-31 2006-10-11 株式会社日立製作所 ゲート駆動方法、ゲート駆動回路及びゲート駆動用パワーｉｃ
GB0617990D0 (en) * 2006-09-13 2006-10-18 Palmer Patrick R Control of power semiconductor devices
DE102007009734B3 (de) * 2007-02-28 2008-06-19 Infineon Technologies Ag Verfahren und Schaltungsanordnung zur Ansteuerung eines durch Feldeffekt gesteuerten Transistors
JP5480750B2 (ja) 2010-08-09 2014-04-23 本田技研工業株式会社 半導体素子の駆動装置及び方法
EP2615737B1 (en) 2012-01-13 2021-05-05 ABB Schweiz AG Active gate drive circuit
US9048831B2 (en) * 2012-07-13 2015-06-02 General Electric Company Systems and methods for regulating semiconductor devices
US9374081B2 (en) * 2013-01-18 2016-06-21 Infineon Technologies Ag Method for driving a load
DK2816728T3 (da) * 2013-06-20 2020-10-26 Abb Schweiz Ag Aktivt portdrevskredsløb
US9819339B2 (en) * 2015-05-13 2017-11-14 Infineon Technologies Austria Ag Method and circuit for reducing collector-emitter voltage overshoot in an insulated gate bipolar transistor
JP6836342B2 (ja) 2016-06-22 2021-02-24 ルネサスエレクトロニクス株式会社 駆動装置および電力供給システム

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114070283A (zh) * 2020-07-30 2022-02-18 英飞凌科技股份有限公司 用于驱动晶体管的方法和栅极驱动器系统
CN112019201A (zh) * 2020-08-27 2020-12-01 电子科技大学 一种igbt器件的栅极电流调节器
CN112019201B (zh) * 2020-08-27 2023-04-25 电子科技大学 一种igbt器件的栅极电流调节器
CN117060689A (zh) * 2023-08-23 2023-11-14 浙江大学 电机与门极驱动器的控制装置、电机驱动设备及电机系统

Also Published As

Publication number Publication date
JP7374621B2 (ja) 2023-11-07
EP3584932A1 (en) 2019-12-25
JP2019220955A (ja) 2019-12-26
US10461732B1 (en) 2019-10-29
EP3584932B1 (en) 2022-11-02

Similar Documents

Publication Publication Date Title
CN110620574A (zh) 与经调节的di/dt和/或dv/dt组合地驱动功率开关的系统和方法
US7928703B2 (en) On-chip current sensing
JP5056955B2 (ja) 電圧駆動型素子を駆動する駆動装置
CN107607770B (zh) 一种电流采样电路、一种开关电路及电流采样方法
TWI546642B (zh) 二級低壓降線性電源供應系統與方法
EP3594774B1 (en) Pole-zero tracking compensation network for voltage regulators and method
JP6070841B2 (ja) 過電流検出回路
JP5168413B2 (ja) 電圧駆動型素子を駆動する駆動装置
US10193449B2 (en) Buck voltage converter
JP2004516458A (ja) 電流センシングのためのシステムおよび方法
US10312899B2 (en) Over-voltage clamp circuit
US20060022658A1 (en) Power supply controller and method
JP2011019390A (ja) パワートランジスタを制御する装置
JP2004078332A (ja) スイッチングレギュレータ及びスロープ補正回路
US6798178B1 (en) Method of forming a power system and structure therefor
TW202105114A (zh) 用於調節交換式電源供應器之偏電壓的設備
US10491119B2 (en) Combined high side and low side current sensing
US11334102B2 (en) Power supply circuitry
US9618959B2 (en) Reference generator circuit with dynamically tracking threshold
Lin et al. Integrated linear regulator for GaN-based gate driver applications
US8045317B2 (en) Current limited voltage source with wide input current range
US11646684B2 (en) Average current control in stepper motor
JP2005333736A (ja) 過電流防止回路
US11799281B2 (en) Short circuit protection
US20230147110A1 (en) Electronic Integrator Circuit For Driving Inductor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination