CN113261193A - 用于功率转换器的死区时间调整 - Google Patents

用于功率转换器的死区时间调整 Download PDF

Info

Publication number
CN113261193A
CN113261193A CN201980082755.1A CN201980082755A CN113261193A CN 113261193 A CN113261193 A CN 113261193A CN 201980082755 A CN201980082755 A CN 201980082755A CN 113261193 A CN113261193 A CN 113261193A
Authority
CN
China
Prior art keywords
coupled
signal
output
low
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980082755.1A
Other languages
English (en)
Inventor
R·J·莫耶尔
Y·王
R·科尔贝克
P·W·德蒙
S·G·波特
R·W·巴斯
S·S·杰奥尔杰斯库
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of CN113261193A publication Critical patent/CN113261193A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/38—Means for preventing simultaneous conduction of switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/337—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration
    • H02M3/3376—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only in push-pull configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • H02M1/0058—Transistor switching losses by employing soft switching techniques, i.e. commutation of transistors when applied voltage is zero or when current flow is zero
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33571—Half-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0029—Circuits or arrangements for limiting the slope of switching signals, e.g. slew rate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/01—Resonant DC/DC converters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

一种控制器(131)包括耦合到半桥节点(103)的第一半桥感测电路和第二半桥感测电路。所述半桥节点耦合在耦合到输入(VIN)的高侧开关(142)和低侧开关(143)之间。上升转换检测电路(134)耦合到所述第一半桥感测电路以响应于所述半桥节点处的上升转换事件输出第一转换检测信号。下降转换检测电路(133)耦合到所述第二半桥感测电路以响应于所述半桥节点处的下降转换事件输出第二转换检测信号。控制电路(1329被耦合为响应于所述第一转换检测信号、所述第二转换检测信号和反馈信号(UFB)向所述高侧开关输出高侧驱动信号并且向所述低侧开关输出低侧驱动信号。

Description

用于功率转换器的死区时间调整
相关申请的交叉引用
本申请要求享有于2018年12月13日提交的第62/779,277号美国临时申请的权益，该美国临时申请的内容通过引用全部并入本文。
背景信息
技术领域
本发明总体上涉及功率转换器，并且更具体地涉及改变死区时间以确保LLC转换器中的零电压开关。
背景技术
开关模式电源被用在各种各样的家用或工业设备中，所述家用或工业设备需要经调节的直流(dc)电压用于它们的运行。一种用于控制用于能量的传递的功率开关的开关模式电源的控制器可以使用PWM(脉冲宽度调制)或PFM(脉冲频率调制)来调节输出电压。
一种类型的电源拓扑是谐振开关模式电源。谐振开关模式电源具有一些优点，该优点包括与非谐振转换器相比具有正弦波形和本征软开关。谐振开关模式电源还可以在更高的开关频率下以低的开关损耗运行，利用更小的磁性元件，因此，该谐振开关模式电源需要更小的封装，并且仍然以高效率运行。由于谐振开关模式电源通常不具有带有尖锐边缘的波形(例如，具有高di/dt或dv/dt的波形)，因此EMI性能得到改善，因此，该谐振开关模式电源使能更小的EMI滤波器的使用。谐振开关模式电源的输出常常是通过感测输出并且通过改变开关频率在闭环中控制电源来实现的。
LLC转换器是一种类型的谐振开关模式电源，该LLC转换器利用两个电感器和一个电容器之间的谐振。由于成本和尺寸上的节省，LLC转换器是受欢迎的，成本和尺寸上的节省可以通过利用变压器的磁化电感和漏电感作为LLC转换器的谐振部件中的至少一部分来实现。另外，当LLC转换器以零电压开关运行时，这导致更少的开关损耗和增加的效率，LLC转换器可以实现提高的效率。
附图说明
参考以下附图描述了本发明的非限制性和非穷举性实施方案，其中除非另有说明，否则相同的参考数字在所有各个视图中指代相同的部分。
图1示出了根据本发明的教导的半桥LLC功率转换器的一个实施例的块图示意图，该半桥LLC功率转换器包括具有高侧转换(slew，转变)检测和下降转换检测电路的控制器。
图2A示出了根据本发明的教导的示例高侧转换检测电路的块图示意图。
图2B示出了根据本发明的教导的示例下降转换检测电路的块图示意图。
图3例示了根据本发明的教导的示例时序图，该示例时序图示出了与半桥电压、低侧电容器的电压、高侧电容器信号的电压、第一转换信号和第二转换信号相关联的信号。
图4示出了根据本发明的教导的半桥LLC功率转换器的一个实施例的块图示意图，该半桥LLC功率转换器包括控制器和阈值检测电路。
图5A示出了根据本发明的教导的图4的示例控制器和阈值检测电路的块图示意图。
图5B示出了根据本发明的教导的图4的示例控制器和阈值检测电路的块图示意图的另一个实施例。
图6示出了根据本发明的教导的示例自适应死区时间电路的块图示意图。
图7例示了根据本发明的教导的示例时序图，该示例时序图示出了与预设的高侧信号、设置的高侧信号、预设的低侧信号、设置的低侧信号、电压感测信号、第二电容器的电压和第三电容器的电压相关联的信号。
图8是例示了根据本发明的教导的调整死区时间的示例过程的流程图。
图9是根据本发明的教导的半桥LLC功率转换器的一个实施例的块图示意图，该半桥LLC功率转换器包括控制器以及高侧转换检测电路和低侧转换检测电路。
图10是根据本发明的教导的示例低侧转换检测电路的块图。
图11是根据本发明的教导的示例有源栅极驱动器和感测栅极驱动器的块图。
图12是根据本发明的教导的示例信号放大级和数字输出驱动器的块图。
图13例示了根据本发明的教导的示例时序图，该示例时序图示出了与半桥电压、高侧控制信号、高侧栅极信号、感测栅极信号驱动器信号、最小时间信号、最大时间信号和有源信号相关联的信号。
图14是根据本发明的教导的用于检测半桥节点的电压的示例金属绝缘体金属电容器的横截面视图。
在附图的所有若干视图中，对应的参考字符指示对应的部件。技术人员将理解，附图中的元件是为了简化和清楚而例示的，并且不一定按比例绘制。例如，附图中的一些元件的尺寸可能相对于其他元件被夸大，以帮助改善对本发明的各实施方案的理解。此外，通常未描绘在商业上可行的实施方案中有用的或必要的常见但容易理解的元件，以便于较不妨碍对本发明的这些各实施方案的查看。
具体实施方式
公开了与调整谐振转换器的死区时间的控制器有关的实施例。在以下描述中，阐述了许多具体细节，以提供对本发明的透彻理解。然而，对于本领域的普通技术人员将明显的是，不需要采用具体细节来实践本发明。在其他情况下，未详细描述众所周知的材料或方法，以避免模糊本发明。
贯穿本说明书提及“一个实施方案(one embodiment)”、“一实施方案(anembodiment)”、“一个实施例(one example)”或“一实施例(an example)”意味着，结合该实施方案或实施例描述的具体特征、结构或特性被包括在本发明的至少一个实施方案中。因此，贯穿本说明书在各个地方出现的短语“在一个实施方案中”、“在一实施方案中”、“一个实施例”或“一实施例”不一定全指代相同的实施方案或实施例。此外，具体特征、结构或特性可以在一个或多个实施方案或实施例中以任何合适的组合和/或子组合进行组合。具体特征、结构或特性可以被包括在集成电路、电子电路、组合逻辑电路或提供所描述的功能的其他合适的部件中。另外，应理解，随此提供的附图用于向本领域普通技术人员进行解释的目的，并且附图不一定按比例绘制。
使用LLC转换器的系统通常包括交流-直流前端级，以将从低频(60或50Hz)交流网络接收的交流信号转换为由谐振转换器级接收的直流输入。LLC转换器具有两个谐振频率，即串联谐振频率和并联谐振频率，并且通常被设计为在这些谐振频率之间的范围中运行，在该范围中，电路的增益相对于增加的频率具有负增益，意味着频率的增加减小传递到功率转换器的输出的能量。谐振功率转换器利用软开关控制，以提供高输出电压，而不受由快速开关边缘导致的高开关损耗、功率开关上的高开关应力和高EMI噪声的影响。
LLC转换器的一个变体是半桥拓扑，该半桥拓扑指的是变压器的输出绕组上的整流类型。在半桥拓扑中的正常运行期间，由于在此范围中谐振回路的主要感应性质，半桥电流滞后于半桥电压，使得LLC可以利用ZVS(零电压开关)运行。当要接通的开关两端的电压在开关时间处(或在开关时间之前)达到零或最小值时，ZVS发生。因此，开关两端的任何电容中的能量存储也为零或接近零。ZVS的使用减小任何EMI的谐波谱并且通常允许功率转换器在更高的开关频率下的高效率。
在半桥配置中，死区时间被认为是在关断一个开关之后并且在接通另一个开关之前的一段时间。对于利用ZVS运行的LLC电路，死区时间选择是要遵循的重要参数。死区时间允许在低侧开关接通之前半桥节点处的电压达到回线干线处的零伏，或在高侧开关接通之前电压半桥节点达到正输入电压干线。在死区时间期间，高侧开关和低侧开关二者都被关断。在高侧开关的导通时间与在低侧开关的导通时间的开始处之间插入附加的死区时间，使得两个开关不同时传导。在死区时间的结束处，允许接通高侧开关或低侧开关。接通高侧开关和低侧开关导通的死区时间通常是相等的。在死区时间期间半桥节点处的电压改变的速率取决于谐振回路电流(磁化电感电流和漏电感电流之和)。在死区时间期间半桥节点上的电压改变的速率还取决于呈现在半桥节点处的组合电容。同样，在死区时间期间半桥改变电压的速率也可以是输入电压和输出负载状况的函数。磁化电感、漏电感、半桥电容、输入电压和输出负载状况中的改变都可以独立地生成不同的半桥转换周期。在本公开内容的教导中，控制器可以响应于磁化电感、漏电感、半桥电容以及输入电压和输出负载状况中的改变调整死区时间调节。
在一个实施方案中，高压电容器被用来使用电容器电流检测漏极的转换。在根据本发明的教导的实施例中，当半桥节点处的电压跨越在阈值以下时，死区时间开始。在另一个实施方案中，控制器包括响应于阈值检测电路调整死区时间的自适应死区时间电路。在又一个实施方案中，控制器检测开关的密勒(Miller)栅极电荷以调整死区时间。在另一个实施方案中，提供获得节点的转换速率(dv/dt)的可靠的方法的结构包括金属绝缘体金属电容器的横截面。
为了例示，图1示出了示例功率转换器100的功能块图，该功率转换器100包括输入电压VIN 102、控制器131、第一电容器C1 104、第一电感器L1 106、能量传递元件T1 108、输入回线117、第一整流器D1 118、第二整流器D2 119、输出回线120、输出电容器CO 122、负载126以及感测电路129。
能量传递元件T1 108还包括第一电容器C1 104、谐振电感(有时被称为漏电感)L1106、磁化电感器LM 110、输入绕组112、第一输出绕组114以及第二输出绕组116。在一些实施例中，电感器L1 106的电感可以是能量传递元件T1 108的嵌入特性，这样的电感器L1106和电感器LM 110不是分立的物理部件。
控制器131还包括控制电路132、下降转换检测电路133、上升转换检测电路134、高侧电容器CH 135以及低侧CL电容器136。高侧开关142被耦合为接收高侧信号UHS 139并且低侧开关143被耦合为接收来自控制电路132的低侧信号ULS 138。图1还例示了第一转换信号US1 140、第二转换信号US2 141和半桥电压VHB 137。
图1中所例示的示例开关模式功率转换器100以半桥LLC配置耦合，该半桥LLC配置只是可以受益于本发明的教导的开关模式功率转换器的一个实施例。应理解，开关模式功率转换器的其他已知拓扑和配置也可以受益于本发明的教导。
功率转换器100从输入电压VIN 102向输出负载126提供电力。在一个实施例中，输入电压VIN 102基本上是直流电压。在一个实施例中，输入电压VIN 102可以耦合到经整流并且经滤波的交流-输入电压。高侧开关142被耦合为从高侧开关142的第一端接收输入电压VIN 102。高侧开关142的第二端耦合到低侧开关143的第一端和半桥节点103。低侧开关143的第二端还耦合到输入回线117。第一电容器C1 104耦合到第一电感器L1 106和能量传递元件T1 108。第一电容器C1 104、第一电感器L1 106和能量传递元件T1 108可以一起作为回路电路起作用。本领域技术人员应理解，在不改变这些部件电路的功能的情况下，可以重新布置第一电容器C1 104、第一电感器L1 106和能量传递元件T1 108的串联连接。换句话说，串联连接可以是C1、L1、T1或L1、C1、T1或L1、T1、C1。能量传递元件T1 108可以将能量从输入绕组112传递到输出绕组114和116。第一输出绕组114耦合到第一整流器D1 118。在一个实施例中，第一整流器D1 118是二极管。然而，在一些实施方案中，第一整流器D1 118可以是用作同步整流器的晶体管。当高侧开关142被接通并且低侧开关143断开时，由第一整流器D1 118传递和整流能量。
第二输出绕组116耦合到第二整流器D2 119。在一个实施例中，第二整流器D2 119是二极管。然而，在一些实施方案中，第二整流器D2 119可以是用作同步整流器的晶体管。当高侧开关142被关断并且低侧开关143导通时，由整流器D2 119传递和整流能量。输出负载126耦合到第一整流器D1 118、第二整流器D2 119和输出电容器CO 122。输出电容器CO122可以被用来对输出滤波。第一电容器C1 104、第一电感器L1 106、能量传递元件T1 108可以一起作为回路电路起作用，该回路电路的负载可以经由整流器D1和D2耦合到输出负载126。从能量传递元件T1 108向负载126提供输出量UO 128。
功率转换器100还包括调节输出的电路，该输出示例为输出量UO 128。通常，输出量UO 128是输出电压VO 127、输出电流IO 124或两者的组合。感测电路129被耦合为感测输出量UO 128并且被耦合为提供反馈信号UFB 130，该反馈信号UFB 130表示输出量UO 128。反馈信号UFB 130可以是电压信号或电流信号。
在一个实施例中，在控制器131和感测电路129之间可以存在电流隔离(未示出)。可以通过使用诸如光耦合器、电容器或磁性耦合件的器件来实施电流隔离。在又一个实施例中，感测电路129可以利用分压器来感测来自功率转换器100的输出的输出量UO 128。在再一个实施例中，感测电路129可以利用输出量UO 128的电流传感器。在再一个实施例中，感测电路129可以感测由T1传递的能量作为输出量UO 128。
控制器131耦合到感测电路129并且接收来自感测电路129的反馈信号UFB 130。另外，控制器131向高侧开关142提供高侧驱动信号UHS 139，并且向低侧开关143提供低侧驱动信号ULS 138，以控制各种开关参数，以控制能量从功率转换器100的输入到功率转换器100的输出的传递。对于谐振转换器，通过调整开关频率来调节输出电压。当输出在调节值以下时，可以减小开关频率，并且当输出在调节值以上时，可以增加开关频率。通常在正常运行期间，LLC半桥的占空比对于低侧开关和高侧开关基本上是百分之五十。
在运行中，当高侧开关142和低侧开关143都打开意味着开关142和143基本上断开时，死区时间发生。上升转换检测电路134检测半桥节点103上的上升电压并且在半桥电压137上升时输出第一转换信号US1 140。低侧检测电路136检测半桥节点103上的下降电压并且在半桥电压137下降时生成第二转换信号US2 141。控制电路132响应于何时接收到第一转换信号US1 140信号延迟高侧信号。控制电路132响应于何时接收到第二转换信号US2 141延迟低侧驱动信号。在一个实施例中，控制电路132还被耦合为接收反馈信号UFB 130以响应于反馈信号UFB 130来调整高侧和低侧驱动信号的开关频率。
图2A和图2B例示了生成第一转换信号US1的上升转换检测电路和生成第二转换信号US2的下降转换检测电路。图2A例示了上升转换检测电路234。在运行之前，高侧开关142断开并且低侧开关143导通。半桥电压VHB 237基本上处于输入回线217的电压。低侧开关143被关断。在一个实施例中的此时刻处，在谐振回路(C1、L1、T1)中存在负电流IHB 105。在一个实施例中，在半桥节点103处存在非零电容CHB(相对于输入回线117)。负电流IHB 105将给半桥电容充电并且半桥上的电压VHB 237相对于输入回线117向上转换。
上升转换检测电路234被耦合为在半桥电压转换期间检测高侧电容器CH 235的电流ICAP1 265。在一个实施例中，CH 235的正端子耦合到固定的直流电压。CH 235的负端子耦合到半桥节点103。耦合到CH 257的半桥电压的向上转换生成电流。生成的CH 257电流的大小是半桥电压的改变的速率的函数
Figure BDA0003113118730000081
其中THB S是半桥电压VHB 103从输入回线117的电压转换到输入电源的电压VIN 102所需要的时段。对于半桥上的上升电压，电流ICAP1 265将是负值。相反地，对于半桥上的下降电压，电流ICAP1 265将是正值。当在半桥上存在基本上恒定的电压时，电流ICAP1 265将基本上是零。
来自CHS 235的负端子的电流ICH流入高侧转换检测电路234。从ICH中减去电阻器R1259电流以产生电流ICAP1 265，该电流ICAP1 265确定半桥103的电压VHB 237是否向上转换。上升转换检测电路234包括电阻器R1259、晶体管244、245、246、247和248以及电流源253和255。电压电源VDDH 262是电源干线。在一个实施例中，电压电源VDDH 262包括本地电源VDD，该本地电源VDD的电压相对于半桥电压VHB 237基本上是固定的。换句话说，VDD 262随着半桥电压中的改变上下移动，但是当相对于半桥差分测量时保持基本上固定。在一个实施例中，相对于VHB 237，基本上固定的本地电源值可以大于12伏。晶体管246和247的源极端子被耦合为接收半桥电压VHB 237。
晶体管Q1 244和Q2 245被耦合为形成电流镜。在一个实施例中，晶体管Q1 244和Q2 245是PMOS晶体管。晶体管Q1 244的源极和晶体管Q2 245的源极耦合到电压电源VDDH262。晶体管Q1 244和Q2 245的栅极耦合到晶体管Q1 244的漏极。晶体管Q1 244的漏极还耦合到电流源IT1 255，该电流源IT1 255也被称为电流阈值参考。晶体管Q1 244和Q2 245被耦合为作为阈值参考电流IT1 255的电流镜起作用。当此镜像电流耦合为相对于电流ICAP1 265形成电流比较器时，此镜像电流在Q2 245的漏极上输出。在一个实施例中，ICAP1 265大于IT1镜像电流，并且晶体管Q5 248的栅极电压VQ5 270将转变为低。在另一个实施例中，ICAP1265小于IT1镜像电流，并且晶体管Q5 248的栅极电压将转变为高。
在一个实施例中，晶体管Q5 248是PMOS器件。响应于晶体管Q5 225的漏极电流大于镜像参考电流IQ3S1 253(由耦合的晶体管Q3 246和Q4 247镜像)，第一转换信号US1 240将转变到逻辑高。当半桥节点处的电压VHB 137不再转换(换句话说，半桥电压基本上恒定)时，高侧电容器CH 235中的电流趋于零，导致ICAP1 265也趋于零并且因此可能小于阈值电流IT1255，导致晶体管Q5 225关断。在Q5 255被关断的情况下，Q5漏极电流可能下降到低于电流参考IS1 253的电流(通过耦合的晶体管Q3 246和Q4 Q4镜像)，因此第一转换信号US1 240转变到逻辑低。
当半桥电压VHB 237处于恒定值时(例如，当高侧开关142导通并且低侧开关143断开时)，没有电流流过高侧电容器CH 235并且ICAP1 265基本上是零。栅极电压VQ5 270由电容器电流ICAP1 265和晶体管Q1 244和Q2 245的电流镜的电流比较确定。在此实施例中，晶体管Q5 248的栅极通过电阻器R1 259以及通过晶体管Q2 245被上拉到电源干线VDDH 262，并且晶体管Q5 248保持断开。当晶体管Q5 245的栅极保持在本地电源VDDH 262处时，第一转换信号US1 240是逻辑低，这保持晶体管Q5 248断开。
在一个实施例中，半桥中的电流IHB是正的，导致半桥电压VHB 103下降。在这些状况下，感测电流ICAP1 265可以是正的，并且Q5 248的栅极上的电压可以被上拉到本地正电源电压VDDH 262以上一电压，该电压由电阻器R1 259乘以ICAP1 265生成的电压或晶体管Q2的体二极管的电压的较小者定义。在这些状况下，Q5 248的栅极上的电压可能上升到本地电源正电压VDDH 262以上有限的量。在此状况期间，晶体管Q5将保持断开，并且第一转换信号US1 240的输出将是逻辑低。
图2B例示了生成第二转换信号US2的低侧转换检测电路。在运行之前，高侧开关142断开并且低侧开关143导通。半桥电压VHB 237基本上处于输入回线217的电压。低侧开关143被关断。在一个实施例中的此时刻处，在谐振回路(C1、L1、T1)中存在负电流IHB 105。在一个实施例中，在半桥节点103处存在非零电容CHB(相对于输入回线117)。负电流IHB 105将给半桥电容充电并且半桥上的电压VHB 237相对于输入回线117向上转换。
低侧转换检测电路233被耦合为在半桥电压转换期间检测低侧电容器CL 236的电流ICAP2 265。在一个实施例中，CL 236的正端子耦合到固定的直流电压。CL 236的负端子耦合到半桥节点103。耦合到CL 236的半桥电压的向上转换生成电流。生成的CL 236电流的大小是半桥电压的改变的速率的函数
Figure BDA0003113118730000101
其中THB_S是半桥电压VHB 103从输入回线117的电压转换到输入电源的电压VIN 102所需要的时段。对于半桥上的上升电压，电流ICAP2 266将是负值。相反地，对于半桥上的下降电压，电流ICAP2 266将是正值。当在半桥上存在基本上恒定的电压时，电流ICAP2 266将基本上是零。
来自CL 236的负端子的电流ICH流入低侧转换检测电路233。从ICh中减去电阻器R2260电流以产生电流ICAP2 266，该电流ICAP2 266确定半桥103的电压VHB 237是否向上转换。低转换检测电路234包括电阻器R2 259、晶体管249、250、251、252、225以及电流源254和256。电压电源VDDL 263是电源干线。在一个实施例中，电压电源VDDL 263包括本地电源VDD，该本地电源VDD的电压相对于半桥电压VHB 237基本上是固定的。换句话说，VDD 262随着半桥电压中的改变上下移动，但是当相对于半桥差分测量时保持基本上固定。在一个实施例中，相对于VHB 237，基本上固定的本地电源值可以大于12伏。晶体管251和252的源极端子耦合到输入回线217。
晶体管Q6 249和Q7 250被耦合为形成电流镜。在一个实施例中，晶体管Q6 249和Q7 250是PMOS晶体管。晶体管Q6 249的源极和晶体管Q7 250的源极耦合到电压电源VDDL263。晶体管Q6 249和Q7 250的栅极耦合到晶体管Q6 249的漏极。晶体管Q6 249的漏极还耦合到电流源IT2 256，该电流源IT2 256也被称为电流阈值参考。晶体管Q6 249和Q7 250被耦合为作为阈值参考电流IT2 256的电流镜起作用。当此镜像电流耦合为相对于电流ICAP2 266形成电流比较器时，此镜像电流在Q7 250的漏极上输出。在一个实施例中，ICAP2 266大于IT2镜像电流，并且晶体管Q10 225的栅极电压VQ10 271将转变为低。在另一个实施例中，ICAP2266小于IT2镜像电流，并且晶体管Q10 225的栅极电压将转变为高。
在一个实施例中，晶体管Q10 225是PMOS器件。响应于晶体管Q10 225的漏极电流大于镜像参考电流IQ8S2 254(由耦合的晶体管Q8251和Q9 252镜像)，第二转换信号US2 241将转变到逻辑高。当半桥节点处的电压VHB 137不再转换(换句话说，半桥电压基本上恒定)时，低侧电容器CL 236中的电流趋于零，导致ICAP2 266也趋于零并且因此可能小于阈值电流IT2 256，导致晶体管Q10 225关断。在Q10 225关断的情况下，Q10漏极电流可能下降到电流参考IQ8S2 255的电流(通过耦合的晶体管Q8 251和Q9 252镜像)以下，因此第二转换信号US2 241转变到逻辑低。
当半桥电压VHB 237处于恒定值时(例如，当高侧开关142导通并且低侧开关143断开时)，没有电流流过高侧电容器CL 236并且ICAP2 266基本上是零。栅极电压VQ10 271由电容器电流ICAP2 266和晶体管Q6 249和Q7 250的电流镜的电流比较确定。在此实施例中，晶体管Q10 225的栅极通过电阻器Re 250和通过晶体管Q7 250被上拉到电源干线VDDL 263，并且晶体管Q110 225保持断开。当晶体管Q10 225的栅极保持在本地电源VDDL 263处时，第二转换信号US2 242是逻辑低，这保持晶体管Q10 225断开。
在一个实施例中，半桥中的电流IHB 104是正的，导致半桥电压VHB 103下降。在这些状况下，感测电流ICAP2 266可以是正的，并且Q10 225的栅极上的电压可以被上拉到本地正电源电压VDDL 263以上一电压，该电压由电阻器R2 260乘以ICAP2 266生成的电压或晶体管Q7 250的体二极管的电压的较小者定义。在这些状况下，Q10 225的栅极上的电压可能上升到本地电源正电压VDDL 263以上有限的量。在此状况期间，晶体管Q10将保持断开，并且第二转换信号US2 241的输出将是逻辑低。
图3例示了根据本发明的教导的示例时序图，该示例时序图示出了与半桥电压、上升转换检测电路的晶体管Q5的栅极电压、下降转换检测电路中的晶体管Q10的栅极电压、第一转换信号和第二转换信号相关联的信号。具体地，第一时序图例示了半桥电压VHB 337。第二时序图例示了下降转换检测电路中的晶体管Q10的栅极电压VQ10 371。第三时序图例示了上升转换检测电路中的晶体管Q5的栅极电压VQ5 370。第四时序图例示了第一转换信号US1340。第五时序图例示了第二转换信号US2 341。
在时间t1之前，高侧开关142闭合并且低侧开关143打开。半桥电压VHB 337处于输入电压VIN 102的值并且在t1之前的时间段保持在该值处。因此，在t1之前的时间段期间，半桥电压VHB 337的转换速率(dv/dt)是零。晶体管Q5的电压VG5 370和晶体管Q10的电压VG10371保持不变。第一转换信号US1 340和第二转换信号US2 341都处于逻辑低值。
在时间t1到时间t2处，当高侧开关142和低侧开关143都打开时，半桥电压VHB 337向下倾斜，并且这表示死区时间部段。晶体管Q10 225的栅极电压VQ10 370下降到零。晶体管Q5 248的栅极电压VQ5 370稍微上升到正电源干线电压VDDH 262以上。第一转换信号US1 340保持在逻辑低处。因为半桥电压VHB 337的转换速率超过阈值，下降转换检测电路的第二转换信号US2 341转变到逻辑高。
在时间t2到时间t3处，当高侧开关142打开并且低侧开关143闭合时，半桥电压VHB337是零。晶体管Q10 225的栅极电压VQ10 371在时间t2处被充电并且保持在固定的电压处。晶体管Q5 248的栅极电压VQ5 370稍微下降并且保持在固定的电压处。上升转换检测电路的第一转换信号US1 340保持在逻辑低处。从时间t2到时间t3，下降转换检测电路的第二转换信号US2 341处于逻辑低。
在时间t3到时间t4处，当高侧开关打开并且低侧开关打开时，半桥电压VHB 337以向上的倾斜上升，因为这表示死区时间部段。晶体管Q10 225的栅极电压VQ10 371在时间t3处稍微上升，并且保持在正电源干线电压VDDL 263以上直到t4。晶体管Q5 248的栅极电压VQ5370下降到半桥电压VHB 337，因为半桥电压VHB 337相对于输入电压VIN 102上升。上升转换检测电路的第一转换信号US1 340在时间t3处转变到逻辑高，并且在时间t4处下降到零。下降转换检测电路的第二转换信号US2 341保持在逻辑低值处。
在时间t4到时间t5处，半桥电压VHB 337处于输入电压VIN 102的值，并且当高侧开关142闭合并且低侧开关143打开时，在时间段t4到t5保持在该值处。晶体管Q10 225的栅极电压VQ10 371稍微下降并且保持在固定的电压处。晶体管Q5 248的栅极电压VQ5 370保持在固定的电压处。高转换检测电路的第一转换信号US1 340是逻辑低，因为半桥电压VHB 337的转换速率没超过阈值电流，换句话说，半桥电压VHB 337不再转换。下降转换检测电路的第二转换信号US2 341保持在逻辑低值处。
在时间t5到时间t6处，当高侧开关142和低侧开关143打开时，半桥电压VHB 337向下倾斜。晶体管Q10 225的栅极电压VQ10 371下降到零。晶体管Q5 248的电压VQ5 370稍微上升到正电源干线电压VDDH 262以上。上升转换检测电路的第一转换信号US1 340保持在逻辑低处。下降转换检测电路的第二转换信号US2 341转变到逻辑高，因为转换速率超过阈值电流。
图4例示了响应于阈值检测电路调整死区时间的LLC功率转换器400的另一个实施例。为了例示，图4示出了示例功率转换器400的功能块图，该功率转换器400被例示为包括输入电压VIN 402、控制器431、第一电容器C1 404、第一电感器L1 406、能量传递元件T1408、输入回线417、第一整流器D1 418、第二整流器D2 419、输出回线420、输出电容器CO422、输出负载426以及感测电路429。
能量传递元件T1 408还包括磁化电感器LM 410、输入绕组412、第一输出绕组414以及第二输出绕组416。在一些实施例中，电感器L1 406的电感可以是能量传递元件T1 408的嵌入特性，这样的电感器L1 406和电感器LM 410不是分立的物理部件。
图4中所例示的示例开关模式功率转换器400以半桥LLC配置耦合，该半桥LLC配置只是可以受益于本发明的教导的开关模式功率转换器的一个实施例。应理解，开关模式功率转换器的其他已知拓扑和配置也可以受益于本发明的教导。
功率转换器400从输入电压VIN 402向负载426提供输出电力。在一个实施例中，输入电压VIN 402基本上是直流电压。在一个实施例中，输入电压VIN 102可以耦合到经整流并且经滤波的交流-输入电压。高侧开关442被耦合为在高侧开关442的第一端处接收输入电压VIN 402。高侧开关442的第二端通过半桥节点403耦合到低侧开关443的第一端。在一个实施例中，低侧开关443的第二端还耦合到输入回线417。第一电容器C1 404耦合到第一电感器L1 406和能量传递元件T1 408。第一电容器C1 404、第一电感器L1 406和能量传递元件T1 408可以一起作为回路电路起作用。本领域技术人员应理解，在不改变电路的功能的情况下，可以重新布置第一电容器C1 404、第一电感器L1 406和能量传递元件T1 408的串联连接。换句话说，串联连接可以是C1、L1、T1或L1、C1、T1或L1、T1、C1。能量传递元件T1 408可以将能量从输入绕组414传递到输出绕组414和416。第一输出绕组414耦合到第一整流器D1418。在一个实施例中，第一整流器D1 418是二极管。然而，在一些实施方案中，第一整流器D1 418可以是用作同步整流器的晶体管。当高侧开关442被接通并且低侧开关443被关断时，由第一整流器D1 418传递和整流能量。
第二输出绕组416耦合到第二整流器D2 419。在一个实施例中，第二整流器D2 419是二极管。然而，在一些实施方案中，第二整流器D2 419可以是用作同步整流器的晶体管。当高侧开关442被关断并且低侧开关443导通时，由整流器D2 419传递和整流能量。输出负载426耦合到第一整流器D1 418和第二整流器D2 419以及输出电容器CO 422。输出电容器CO422可以被用来对输出滤波。第一电容器C1 404、第一电感器L1 406、能量传递元件T1 108可以一起作为回路电路起作用，该回路电路的负载可以经由整流器D1和D2耦合到输出负载426。向负载426提供输出量UO 428。功率转换器400还包括调节输出的电路，该输出示例为输出量UO 428。通常，输出量UO 428是输出电压VO 427、输出电流IO 424或两者的组合。感测电路429被耦合为感测输出量UO 428并且被耦合为提供反馈信号UFB 430，该反馈信号UFB430表示输出量UO 428。反馈信号UFB 430可以是电压信号或电流信号或其组合。
在一个实施例中，在控制器431和感测电路429之间可以存在电流隔离(未示出)。可以通过使用诸如光耦合器、电容器或磁性耦合件的器件来实施电流隔离。在又一个实施例中，感测电路429可以利用分压器来感测来自功率转换器400的输出的输出量UO 428。在再一个实施例中，感测电路429可以利用输出量UO 428的电流传感器。在再一个实施例中，感测电路429可以感测由T1传递的能量作为输出量UO 428。
控制器431耦合到感测电路429并且接收来自感测电路429的反馈信号UFB 430。另外，控制器431向高侧开关442提供高侧驱动信号UHS 439，并且向低侧开关443提供低侧驱动信号ULS 438，以控制各种开关参数，以控制能量从功率转换器400的输入到功率转换器400的输出的传递。对于谐振转换器，通过调整开关频率来调节输出电压。当输出在调节值以下时，可以减小开关频率，并且当输出在调节值以上时，可以增加开关频率。通常在正常运行期间，LLC半桥的占空比对于低侧开关443和高侧开关442基本上是百分之五十。
阈值检测电路465耦合到半桥节点403并且输出电压感测信号VS466。当阈值检测电路465的电压感测信号VS 466下降到阈值以下时，控制器431被耦合为响应以开始死区时间段。在一个实施例中，阈值是30伏。下文参考图5描述了阈值检测电路465的一个实施例如何与控制器431一起运行用于调整死区时间的更多细节。
图5例示了示例控制器531和示例阈值检测电路565的块图。控制器531包括控制电路532以及自适应死区时间电路567。控制电路532被耦合为响应于反馈信号UFB 530向自适应死区时间电路567提供预设的低侧信号UPLS 570和预设的高信号UPHS 571。控制电路532还被耦合为分别响应于设置的高侧信号USHS 568和设置的低侧信号USLS 569来分别向高侧开关542提供高侧信号UHS 539以及向低侧开关543提供低侧信号ULS 538。
图5中所描绘的示例阈值检测电路565包括结型场效应晶体管(JFET)572以响应于半桥节点503处的电压输出电压感测信号VS 566。JFET 572的栅极耦合到输入回线517。JFET 572的漏极耦合到半桥节点503，并且JFET 572的源极被耦合为向自适应死区时间电路567提供电压感测信号VS 566。JFET 572的漏源电压与JFET 572的栅源电压的关系可以如下表达：
VDS＝VGS-VP (3)
其中VpS表示JFET 572的漏源电压，VGS表示JFET 572的栅源电压，并且VP表示夹断电压。在另一个实施例中，阈值检测电路565可以包括金属氧化物半导体场效应晶体管(MOSFET)代替JFET或GaN HEMT FET。在又一个实施例中，应理解，JFET 572可以是独立的JFET或可以是共源共栅JFET/MOSFET组合的一部分，该共源共栅JFET/MOSFET将包括功率开关543。然而，可以包括附加的偏置电路。
如先前所陈述的，阈值检测电路565向自适应死区时间电路567提供电压感测信号VS 566。在一个实施例中，当电压感测信号VS 566下降到阈值以下时，死区时间段开始。自适应死区时间电路567的内部电路利用设置的高侧信号USHS 568和设置的低侧信号USLS 569确定死区时间的结束，以接通高侧开关542或低侧开关543。在图6中提供了自适应死区时间电路的运行的进一步细节。
图5B示出了根据本发明的教导的图4的示例控制器和阈值检测电路的块图示意图的另一个实施例。图5B包括示例控制器531和示例阈值检测电路565。控制器531包括控制电路532以及自适应死区时间电路567。控制电路532被耦合为响应于反馈信号UFB 530向自适应死区时间电路567提供预设的低侧信号UPLS 570和预设的高信号UPHS 571。控制电路532还被耦合为分别响应于设置的高侧信号USHS 568和设置的低侧信号USLS 569来分别向高侧开关542提供高侧信号UHS 539并且向低侧开关543提供低侧信号ULS 538。
图5中所描绘的示例阈值检测电路565包括结型场效应晶体管(JFET)572以响应于半桥节点503处的电压输出电压感测信号VS 566。JFET 572的栅极耦合到输入回线517。JFET 572的漏极耦合到半桥节点503，并且JFET 572的源极被耦合为向自适应死区时间电路567提供电压感测信号VS 566。JFET 572的漏源电压与JFET 572的栅源电压的关系可以如下表达：
VDS＝VGS-VP (3)
其中VpS表示JFET 572的漏源电压，VGS表示JFET 572的栅源电压，并且VP表示夹断电压。在另一个实施例中，阈值检测电路565可以包括金属氧化物半导体场效应晶体管(MOSFET)而不是JFET。然而，可以包括附加的偏置电路。
如先前所陈述的，阈值检测电路565向自适应死区时间电路567提供电压感测信号VS 566。在一个实施例中，当电压感测信号VS 566下降到阈值以下时，死区时间段开始。自适应死区时间电路567的内部电路利用设置的高侧信号USHS 568和设置的低侧信号USLS 569确定死区时间的结束，以接通高侧开关542或低侧开关543。
图6例示了示例自适应死区时间电路667的块图示意图。自适应死区时间电路667被耦合为接收预设的低侧信号UPLS 670、预设的高侧信号UPHS 671和电压感测信号VS 666。自适应死区时间电路667还被耦合为输出设置的高侧信号USHS 668和设置的低侧信号USLS669。设置的高侧信号USHS 668和设置的低侧信号USLS 669是向控制电路532指示是接通高侧开关542或低侧开关543的时候了的信号。
自适应死区时间电路667包括第一比较器673、第二比较器674、延迟电路689、电流源677和678、开关683、684、685和686、本地回线617以及逻辑门687和688。自适应死区时间电路667还包括具有第二电压VC2 681的第二电容器C2 679以及具有第三电压VC3 682的第三电容器C3 680。
在用于确定低侧开关543何时被设置为被接通或准备好被接通的操作中，自适应死区时间电路667被耦合为接收预设的低侧信号UPLS 670。当预设的低侧信号UPLS 670是逻辑高时，开关685和开关686闭合。当开关685和686闭合时，电容器C2 679和电容器C3 680被放电到本地回线617。电容器C2 679应被完全放电。延迟电路689被耦合为接收电压感测信号VS 666并且生成延迟电压感测信号。延迟电压感测信号耦合到第一比较器673的非反相输入。第一比较器673的反相输入耦合到电压阈值参考VTH 690。在一个实施例中，电压阈值参考VTH 690是4伏。当延迟电压感测信号大于电压阈值参考VTH 690时，第一比较器673输出逻辑高。第一比较器673的输出闭合开关684。当开关684闭合时，电流源677耦合到给第二电容器C2 679充电的第一电压电势VP 670。第二电容器C2 679继续充电直到延迟电压感测信号下降到电压参考VREF 690以下。允许第二电容器C2 679充电的总时间大于或等于延迟电路的时间加上电压感测信号VS 666下降到零伏的时间。
逻辑门688被耦合为接收第一比较器673的输出和预设的低侧信号UPLS 670。在一个实施例中，逻辑门688是具有耦合到输入之一的反相器的与(AND)门。逻辑门688被耦合为响应于预设的低信号UPLS 670和第一比较器673的输出。当预设的低信号UPLS 670是逻辑高并且第一比较器673的输出是逻辑低时，设置的低侧信号USLS 669转变到逻辑高。
在用于确定高侧开关何时被设置为被接通或准备好被接通的操作中，自适应死区时间电路667被耦合为接收预设的高侧信号UPHS 671。将第二电容器C2 679的第二电压VC2681设置为第三电容器C3 680的参考值。第二比较器674被耦合为在反相输入处接收第二电压VC2 681并且在非反相输入处接收第三电容器C3 680的第三电压VC3 682。当第二电压VC2681大于或等于第三电压VC3 682时，第二比较器674的输出是逻辑高。第二比较器的输出打开或闭合开关683。当开关683闭合时，电流源678耦合到给第三电容器C3 680充电的第二电压电势VP2 676。第三电容器C3 680继续充电直到第三电压VC3 682大于或等于第二电压VC2681。基于为第二电容器C2 679和第三电容器C3 659充电到基本上相同电压的相等的时间，低侧开关和高侧开关的死区时间基本上相等以允许ZVS运行。第二比较器674的输出耦合到逻辑门687。在一个实施例中，逻辑门687是与门。逻辑门687被耦合为接收预设的信号UPHS671和反相的第二比较器674的输出。当第二比较器674的输出是逻辑低并且预设的高侧信号UPHS 671是逻辑高时，设置的高侧信号USHS 668转变到逻辑高。
图7示出了根据本发明的教导的示例时序图。例如，第一时序图例示了预设的高侧信号UPHS 771。第二时序图例示了设置的高侧信号USHS 768。第三时序图例示了预设的低侧信号UPLS 770。第四时序图例示了设置的低侧信号USLS 769。第五时序图例示了电压感测信号VS 766。第六时序图例示了第二电容器的电压VC2 781。第七时序图例示了第三电容器的电压VC3 782。
在时间t1处，操作用以确定低侧开关的死区时间何时开始。预设的高信号UPHS 771保持在逻辑低处。设置的高侧信号USHS 768转变到逻辑低。预设的低侧信号UPLS 770转变为逻辑高。电压感测信号VS 766开始以负斜率朝向零下降。电压感测信号VS 766跨越电压阈值VTH 790的时间表示为TVTH 791，其中电压阈值VTH 790是图6中所示出的电压阈值参考VTH690。第二电压VC2 781在时间t1处开始以向上的倾斜上升。第三电压VC3 782保持在零伏处。
在时间t2处，电压感测信号VS 766在一些延迟时间TD 792之后已经下降。为简洁起见，假设电压感测信号VS 766跨越电压阈值VTH 790的时间TVTH 791和延迟时间TD 792被包括用于下文所提及的其余的时间段的高侧开关和低侧开关的死区时间的检测二者。设置的低侧信号USLS 769转变到逻辑高，向控制电路指示低侧开关准备好被接通。
在时间t3处，操作用以确定高侧开关的死区时间何时开始。预设的高侧信号UPHS771转变到逻辑高。预设的低侧信号UPLS 770转变到逻辑低。电压感测信号VS 766开始以向上的倾斜上升。第二电压VC2 781保持在相同的值处。第三电压VC3 782开始以向上的倾斜上升。在时间t4处，电压感测信号VS 766处于峰值点。第二电压VC2 781等于第三电压VC3 783。设置的高信号USHS 768转变到逻辑高。
在时间t5处，自适应死区时间电路确定低侧开关的死区时间何时开始。预设的高信号UPHS 771转变到逻辑低。设置的高侧信号USHS 768转变到逻辑低。预设的低侧信号UPLS770转变到逻辑高。电压感测信号VS 766开始以负斜率下降到零。第二电压VC2 781开始以向上的倾斜上升。第三电压VC3 782保持在相同的值处。
在时间t6处，电压感测信号VS 766已经下降到零伏。设置的低侧信号USLS 769转变到逻辑高，向控制电路指示低侧开关准备好进入死区时间。
在时间t7处，操作用以确定高侧开关的死区时间何时开始。预设的高侧信号UPHS771转变到逻辑高。预设的低侧信号UPLS 770转变到逻辑低。电压感测信号VS 766开始以向上的倾斜上升。第二电压VC2 781保持在相同的值处。第三电压VC3 782开始以向上的倾斜上升。在时间t8处，电压感测信号VS 766处于峰值。第二电压VC2 781等于第三电压VC3 783。设置的高信号USHS 768转变到逻辑高。
图8是例示了根据本发明的教导的调整死区时间的示例过程800的流程图。过程800在开始(START)块802处开始。过程800然后进行到过程块804。在过程块804处，自适应死区时间电路接收预设的低侧信号。过程800进行到判定块806。在过程块806处，第二电容器和第三电容器在时间t0处被完全放电。过程800进行到判定块808。在判定块808处，自适应死区时间电路确定电压感测信号是否已经下降到电压阈值以下。如果条件是真，则过程800进行到过程块809。如果条件不是真，则过程800循环回到判定块808。在过程块809处，第二电容器C2开始充电。过程800进行到判定块810。在判定块810处，自适应死区时间电路确定第二电容器C2的充电时间是否大于或等于电压感测信号达到电压阈值的时间加上一些附加的延迟。如果条件是真，则过程800进行到过程块812。如果条件不是真，则过程800循环回到判定块810。在过程块812处，停止第二电容器的充电，并且启用低侧开关。过程800进行到过程块814。在过程块814处，自适应死区时间电路接收预设的高侧信号。过程800进行到过程块816。在过程块816处，自适应死区时间电路的第三电容器开始充电。过程800进行到判定块818。在判定块818处，自适应死区时间电路的比较器确定第三电容器的电压是否大于或等于第二电容器的电压。如果条件不是真，则过程800循环回到判定块818。如果条件是真，则过程800进行到过程块820。在过程块820处，启用高侧开关。过程800进行回到过程块804。
图9是根据本发明的教导的半桥LLC功率转换器的块图示意图，该半桥LLC功率转换器包括控制器以及高侧转换检测电路和低侧转换检测。在一个实施例中，高侧转换检测电路和低侧转换检测电路可以包括类似的电路。然而，高侧转换检测电路可以参考半桥电压，而低侧转换检测电路可以参考输入回线。例示了示例功率转换器900，该功率转换器900包括输入电压VIN 902、控制器931、第一电容器C1 904、第一电感器L1 906、能量传递元件T1908、输入回线917、第一整流器D1 918、第二整流器D2 919、输出回线920、输出电容器CO922、负载926以及感测电路939。
能量传递元件T1 908还包括磁化电感器LM 910、输入绕组912、第一输出绕组914以及第二输出绕组916。在一些实施例中，第一电容器C1 904的电容和电感器L1 906的电感是能量传递元件T1 908的嵌入特性，使得电容器C1 904和电感器L1 906不是分立的物理部件。
控制器931还包括控制电路932、低侧转换检测电路933、高侧转换检测电路934、高侧开关942以及低侧开关943。低侧转换检测电路933参考输入回线917，并且高侧转换检测电路934参考半桥电压VHB 937。高侧开关942被耦合为接收来自高侧转换检测电路934的高侧信号UHS 939，并且低侧开关943被耦合为接收来自低侧转换检测电路933的低侧信号ULS938。图9还例示了高侧控制信号US1 940、低侧控制信号US2 941和半桥节点903处的半桥电压VHB 937。
图9中所例示的示例开关模式功率转换器900以半桥LLC配置耦合，该半桥LLC配置只是可以受益于本发明的教导的开关模式功率转换器的一个实施例。应理解，开关模式功率转换器的其他已知拓扑和配置也可以受益于本发明的教导。
功率转换器900从输入电压VIN 902向负载926提供输出电力。在一个实施例中，输入电压VIN 902是来自交流电压源的经整流的输入电压。高侧开关942被耦合为从高侧开关942的第一端接收输入电压VIN 902。在一个实施例中，高侧开关是包括体二极管的金属氧化物半导体场效应晶体管(MOSFET)。高侧开关942的第二端通过半桥节点903耦合到低侧开关943的第一端。在一个实施例中，低侧开关是包括体二极管的金属氧化物半导体场效应晶体管(MOSFET)。高侧开关942可以具有由电容器CMH 936例示的本征漏栅电容，而低侧开关943可以具有由电容器CML 935例示的本征栅漏电容。低侧开关943的第二端还耦合到输入回线917。第一电容器C1 904耦合到第一电感器L1 906并且可以一起作为回路电路起作用。能量从输入绕组912被传递到输出绕组914和916。第一输出绕组914耦合到第一整流器D1 918。在一个实施例中，第一整流器D1 918是二极管。然而，在一些实施方案中，第一整流器D1918可以是用作同步整流器的晶体管。当高侧开关942被接通并且低侧开关943断开时，由第一整流器D1 918传递和整流能量。
第二输出绕组916耦合到第二整流器D2 919。在一个实施例中，第二整流器D2 919是二极管。然而，在一些实施方案中，第二整流器D2 919可以是用作同步整流器的晶体管。当高侧开关942被关断并且低侧开关943导通时，由整流器D2 919传递和整流能量。输出电容器CO 922和负载926耦合到第一整流器D1 918和第二整流器D2 919。输出被提供给负载926并且可以被提供为输出电压VO 927、输出电流IO 924或两者的组合。
功率转换器900还包括调节输出的电路，该输出示例为输出量UO 928。通常，输出量UO 928是输出电压VO 927、输出电流IO 924或两者的组合。感测电路929被耦合为感测输出量UO 928并且被耦合为提供反馈信号UFB 930，该反馈信号UFB 930表示输出量UO 928。反馈信号UFB 930可以是电压信号或电流信号。
在一个实施例中，在控制器931和感测电路929之间可以存在电流隔离(未示出)。可以通过使用诸如光耦合器、电容器或磁性耦合件的器件来实施电流隔离。在又一个实施例中，感测电路929可以利用分压器来感测来自功率转换器900的输出的输出量UO 928。
高侧转换检测电路934通过使用高侧开关942的密勒电容来检测由电容CMH 936例示的转换来在接通高侧开关942之前确定半桥节点903处的电压的转换。
在半桥转换到输入电压期间，高侧开关942的漏栅电容放电到高侧开关的漏极中，从栅极驱动器拉出电流。高侧转换检测电路934被耦合为提供来自本地旁路电源(未示出)的漏栅放电电流的电容，以在保持高侧开关942断开的同时提供漏栅放电电流。当完成放电时，这指示半桥节点903不再转换，并且是接通高侧开关942的时候了。
低侧转换检测电路933通过使用低侧开关943的密勒电容来检测由电容CML 935例示的转换来在接通低侧开关943之前确定半桥节点903处的电压的转换。
在半桥转换到输入回线943期间，低侧开关943的漏栅电容放电到低侧开关的漏极中，从栅极驱动器拉出电流。低侧转换检测电路933被耦合为提供来自本地旁路电源(未示出)的漏栅放电电流的电容，以在保持低侧开关943断开的同时提供漏栅放电电流。当完成放电时，这指示半桥电压VHB 937处于与半桥节点903和输入回线917相同的电势，并且是接通低侧开关943的时候了。在另一个实施例中，半桥电压可以接近相同的电势或达到最小值，使得它达到最小值并且变平或再次开始上升并且在该点切换。
调整低侧开关的死区时间的进一步细节将在图10中讨论。
图10是根据本发明的教导的低侧转换检测电路的块图。应理解，对于如图9中所描述的高侧转换检测电路将包括类似的电路和元件。
低侧转换检测电路1033包括有源栅极驱动器1044、感测栅极驱动器1045、上拉预驱动器1046、最大死区时间计时器1047、最小死区时间计时器1048和数字输出驱动器1049。图10还包括触发器1050、施密特触发器1051、逻辑门1052、1053、1054、1055、1056、有源模式信号UA 1057、感测栅极信号驱动器信号USB 1059、低侧驱动信号ULS 1038、上拉栅极驱动器信号UPG 1060、驱动高信号UDH 1061、驱动低信号UDL 1062、禁用(disable)有源信号UDA1063、低侧控制信号US2 1041、上电信号UPO 1065、保持信号UH 1066以及强制驱动高信号UFD1067。
低侧转换检测电路1033以四种运行模式运行。当低侧开关断开，高侧开关导通并且半桥电压处于输入电压时，第一运行模式发生。功率转换器的电流流过高侧开关。在第一运行模式中，高侧控制信号US1(未示出)被驱动为高并且低侧控制信号US2 1041被驱动为低。在一个实施例中，高侧控制信号US1和低侧控制信号US2 1041可以由来自生成功率转换器运行频率的控制电路的内部压控振荡器(VCO)生成。运行频率可以根据需要调整以调节输出电压。在第一运行模式期间，驱动低信号UDL 1062是逻辑高。逻辑门1054的输出耦合到逻辑门1055的输入、最大死区时间计时器1047和最小死区时间计时器1048。在一个实施例中，逻辑门1055是或非(NOR)门。最大死区时间计时器1047的输出耦合到逻辑门1055的第二输入。逻辑门1055的输出生成耦合到触发器1050的置位端子的强制驱动信号UFD 1067。
最小死区时间计时器1048的输出耦合到逻辑门1056的输入。在一个实施例中，逻辑门1056是或(OR)门。逻辑门1056的输出生成耦合到触发器1050的复位端子的保持信号UH1066。触发器1050的输出生成耦合到逻辑门1053的输入的驱动高信号UDH 1061。在一个实施例中，逻辑门1053是或非门。有源模式信号UA 1057确定有源栅极驱动器1044和感测栅极驱动器1045电路是否被启用。在第一运行模式中，有源模式信号UA 1057是逻辑低，因此有源栅极驱动器1044和感测栅极驱动器1045被断电。
当高侧控制信号US1(未示出)从高被驱动到低并且低侧控制信号US2 1041从低被驱动到高时，第二运行模式开始。在第二运行模式中，当低侧开关断开，高侧开关断开并且半桥电压处于输入电压时，低侧转换检测电路1033以初始化和保持模式运行。驱动低信号UDL 1062是逻辑低并且耦合到逻辑门1053的输入。逻辑门1053的输出生成有源模式信号UA1057的逻辑高。有源栅极驱动器1044和感测栅极驱动器1045响应于有源模式信号UA 1057而被激活。
在第三运行模式中，低侧转换检测电路1033以感测和等待模式运行，其中低侧开关导通，高侧开关断开并且半桥电压下降。低转换检测电路1033确定半桥电压下降的转换事件何时结束。
最小死区时间计时器1048响应于驱动低信号UDL 1062开始。有源栅极驱动器1044将上拉栅极信号UPG 1060偏置到数字输出驱动器1049以提供漏栅放电电流。半桥节点处的电压继续上升并且高侧开关通过其体二极管传导。当半桥节点处的电压处于或接近输入回线时，转换事件的结束发生。当上拉栅极驱动器信号UPG 1060下降时，感测栅极驱动器1045确定转换的结束并且输出感测栅极驱动器信号USB 1059。逻辑门1052被耦合为在输入之一处接收感测栅极驱动器信号USB 1059，并且向触发器1050输出时钟信号。在一个实施例中，逻辑门1052是或门。
上拉预驱动器电路1046被耦合为接收驱动低信号UDL 1062和驱动高信号UDH1061。上拉预驱动器电路1046被耦合为生成上拉栅极信号UPG 1060。有源栅极驱动器1044正在驱动高侧信号UHS 1139为低。感测栅极驱动器1045通过监测驱动器输出电流检测转换，该驱动器输出电流由上拉栅极驱动器信号UPG 1060表示。
在第四运行模式中，低侧开关导通，高侧开关断开并且半桥节点处的电压处于或接近输入回线。有源栅极驱动器1044和感测栅极驱动器1045被有源模式信号UA 1057禁用。
图11是根据本发明的教导的有源栅极驱动器和感测栅极驱动器的块图。有源栅极驱动器1144被耦合为接收有源模式信号UA 1157、上拉栅极信号UPG 1160和高侧驱动信号UHS1139。有源栅极驱动器1144包括晶体管1168、1169以及电流源1172。
感测栅极驱动器1145被耦合为接收有源模式信号UA 1157、上拉栅极信号UPG1160，并且输出感测栅极信号驱动器信号USB 1159。感测栅极驱动器1145包括电平移位电路1173、晶体管1174、1175、电流源1176以及反相的施密特触发器1177。
如先前所提及的，在第二和第三运行模式中，有源栅极驱动器1144和感测栅极驱动器1145被耦合为响应于有源模式信号UA 1157而被激活。有源模式信号UA 1157耦合到电流源1172，该电流源1172还耦合到本地回线1186。在一个实施例中，有源栅极驱动器1144利用晶体管1169提供高侧信号UHS 1139的负反馈。当漏栅放电电流上升时，数字输出驱动器可能拉出过多电流到高侧驱动信号UHS 1139中，这导致高侧驱动信号UHS 1139的电压上升。当高侧信号UHS 1139的电压上升时，从栅极拉出更多的电流到电流源1172中，这提高上拉栅极信号UPG 1160的电压。
图12是根据本发明的教导的上拉预驱动器电路和数字输出驱动器的块图。上拉预驱动器电路1246被耦合为接收驱动高信号UDH 1261、驱动低信号UDH 1262，并且生成上拉栅极信号UPG 1260。上拉预驱动器电路1246包括电平移位电路1278、电压源1279以及晶体管1280、1281、1282。电平移位器1278确保晶体管1280上的栅极电压不超过5伏。此外，在加电和欠压电平检测期间，电平移位器1278保持高侧开关断开。
数字输出驱动器1249被耦合为接收上拉栅极信号UPG 1260，并且输出低侧驱动信号ULS 1238。数字输出驱动器1249包括晶体管1283、1284、1285。晶体管1283的漏极耦合到晶体管1285的漏极。晶体管1284的栅极耦合到上拉栅极最大信号UPM 1288。晶体管1285的源极耦合到半桥电压VHB 1237。
图13例示了根据本发明的教导的示例时序图，该示例时序图示出了与半桥电压、高侧控制信号、高侧栅极信号、感测栅极信号驱动器信号、最小时间信号、最大时间信号和有源信号相关联的信号。在此实施例中，演示了图9的低侧转换检测电路的运行，对于高侧转换检测也需要类似的运行。如所示出的，最上面的波形是半桥电压VHB 1337。第二时序图例示了低侧控制信号US2 1341。第三时序图例示了低侧驱动信号UHS 1338。第四时序图例示了感测栅极驱动信号1059。第五时序图例示了最小死区时间计时器。第六时序图例示了最大死区时间计时器。第七时序图例示了有源模式信号。
在运行中，在时间t1处，半桥电压VHB是1337，处于输入电压，因为高侧开关导通并且低侧断开。高侧控制信号US1(未示出)转变到逻辑低以关断高侧开关(未示出)。几乎同时，低侧开关控制信号US2 1341从逻辑低转变到逻辑高，以准备接通低侧开关。在时间t1之后，感测栅极驱动器信号USB 1059转变为逻辑低，这表示不存在半桥电压VHB 1337的转换。有源信号UA 1357是有源低信号，该有源低信号表示低侧转换检测电路的电路正在有源地感测半桥电压VHB 1337的转换。关断高侧开关可能导致半桥电压VHB 1337在时间t2之前开始从高转换到低(在谐振电感中流动的电流的影响下)。在低侧控制信号US2 1341变高之后，感测栅极驱动器信号USB 1059可能暂时转变到逻辑高，并且在有源感测稳定之前，感测栅极驱动器信号USB 1059首先变低，以错误地检测到半桥电压VHB 1337的转换的结束，但是这被认为是错误的检测，因为最小死区时间计时器尚未转变到逻辑高。在时间t3处，最小死区时间计时器转变到逻辑高。在时间t4处，半桥电压VHB 1337处于参考电压并且停止向下转换。在时间t5处，感测栅极驱动信号转变到表示转换事件的结束的逻辑高，并且低侧驱动信号ULS1338开始上升以接通低侧开关。在时间t6处，有源信号UA 1357转变到逻辑高，该逻辑高硬接通低侧开关。在时间t7处，最大死区时间计时器1348转变到逻辑高，如果低侧开关尚未被执行，该逻辑高将强制低侧开关接通。
图14是根据本发明的教导的用于检测半桥节点的电压的金属绝缘体金属电容器的横截面视图。此金属绝缘体金属(MIM)电容器的结构提供了获得节点的转换速率(dv/dt)的可靠的方法，并且可以由控制器的控制电路使用以检测半桥的电压，例如，诸如上文在图1-图13中所讨论的实施例的控制器。在一个实施例中，节点是可以从0伏到400伏摆动的半桥节点。高压节点的直接连接可能损坏集成电路。通过具有MIM电容器1496的结构，例如，如图14中所示出的，从MIM电容器1496生成表示节点的电压中的改变的速率(即，dv/dt)的小电流，该电流可以通过根据本发明的教导的被耦合用以获得半桥节点的转换速率的示例控制器被检测。
为了例示，图14中所例示的结构包括耦合到接合焊盘1498的接合件1493，例如，诸如接合焊盘金属，该接合件1493被形成在设置在衬底1499上的电介质1495上。多晶硅层1497设置在电介质1495中。如所描绘的实施例中所示出的，接合焊盘1498和多晶硅层1497部分重叠，使得接合焊盘1498的一部分直接设置在多晶硅层1497上，其中电介质1495设置在接合焊盘1498和多晶硅层1497之间。例如，接合焊盘1498和多晶硅层1497的长度d2是接合焊盘1498和多晶硅层1497直接重叠的部分。相反，根据本发明的教导，接合焊盘1498的非重叠长度d1未直接地设置在多晶硅层1497上，而是相对于多晶硅层1497的边缘横向设置。MIM电容器1496设置在形成MIM电容器1496的顶部“板”的接合焊盘1498的d2长度重叠部分和形成MIM电容器1496的底部“板”的多晶硅层1497的在下面的d2长度部分内。高压节点，例如，诸如上文在图1-图3中所讨论的半桥节点，通过接合件1493耦合到接合焊盘1498。设置在电介质1495中的互连件1494的一端耦合到多晶硅层1497，并且互连件1494的另一端可以耦合到内部电路，例如，诸如上文在图1-图3中所讨论的控制器，以感测耦合到接合焊盘1498的高压节点(例如，半桥节点)的电压的改变的速率(即，dv/dt)。
应理解，利用设置有如所示出的多晶硅层1497的d2部分的MIM电容器1496的在下面的底部板，而不是利用被接合焊盘1498完全重叠的MIM电容器1496的在下面的底部板，由于在接合焊盘1498的d1部分中不存在在下面的多晶硅层1497，因此由接合焊盘1498施加在电介质1495上的高机械应力被减小。对电介质1395的机械应力的此减小减小了对电介质1495的损坏，这减小了由接合焊盘1498和多晶硅层1497形成的顶部板和底部板之间的不想要的传导。另外，根据本发明的教导，通过利用部分重叠的接合焊盘1498和多晶硅层1497形成MIM电容器1496，需要很少的附加的面积来提供MIM电容器1496。
对本发明的所例示的实施例的以上述描述，包括摘要中所描述的内容，并非意在是穷举的或是对所公开的确切形式的限制。虽然出于例示性目的在本文中描述了本发明的具体实施方案和实施例，但是在不脱离本发明的更广泛的精神和范围的情况下，各种等同改型是可能的。实际上，应理解，提供具体示例电压、电流、频率、功率范围值、时间等是用于解释的目的，并且根据本发明的教导，也可以在其他实施方案和实施例中采用其他值。
根据以上详细描述，可以对本发明的实施例进行这些修改。在所附的权利要求书中使用的术语不应被解释为将本发明限制为说明书和权利要求书中所公开的具体实施方案。相反，范围将完全由所附的权利要求书确定，所附的权利要求书根据权利要求解释的既定原则来解释。因此，本说明书和附图被认为是例示性的而不是限制性的。
实施例1：一种用于在功率转换器中使用的控制器，包括：第一半桥感测电路和第二半桥感测电路，所述第一半桥感测电路和所述第二半桥感测电路耦合到所述功率转换器的半桥节点，其中所述半桥节点耦合在耦合到所述功率转换器的输入的高侧开关和低侧开关之间；上升转换检测电路，所述上升转换检测电路耦合到所述第一半桥感测电路以响应于所述半桥节点处的上升转换事件输出第一转换检测信号；下降转换检测电路，所述下降转换检测电路耦合到所述第二半桥感测电路以响应于所述半桥节点处的下降转换事件输出第二转换检测信号；控制电路，所述控制电路被耦合为响应于所述第一转换检测信号、所述第二转换检测信号和表示所述功率转换器的输出的反馈信号向所述高侧开关输出高侧驱动信号并且向所述低侧开关输出低侧驱动信号，以控制所述高侧开关和所述低侧开关的开关，以控制能量从所述功率转换器的所述输入到所述功率转换器的所述输出的传递。
实施例2：根据实施例1所述的控制器，其中所述上升转换检测电路包括：第一阈值电流镜，所述第一阈值电流镜耦合到所述第一半桥感测电路以将通过所述第一半桥感测电路的第一电流与第一阈值电流比较；第一晶体管，所述第一晶体管具有耦合到所述第一阈值电流镜的栅极，其中所述第一晶体管被耦合为响应于所述第一阈值电流镜的第一电流比较；以及第一感测电流镜，所述第一感测电流镜耦合到所述第一晶体管以响应于所述第一阈值电流镜的所述第一电流比较输出所述第一转换检测信号。
实施例3：根据前述实施例中的任何一个所述的控制器，其中所述上升转换检测电路还包括第一电阻器，所述第一电阻器耦合在包括在所述第一阈值电流镜中的晶体管的源极和所述第一半桥感测电路之间。
实施例4：根据前述实施例中的任何一个所述的控制器，其中所述下降转换检测电路包括：第二阈值电流镜，所述第二阈值电流镜耦合到所述第二半桥感测电路以将通过所述第二半桥感测电路的第二电流与第二阈值电流比较；第二晶体管，所述第二晶体管具有耦合到所述第二阈值电流镜的栅极，其中所述第二晶体管被耦合为响应于所述第二阈值电流镜的第二电流比较；以及第二感测电流镜，所述第二感测电流镜耦合到所述第二晶体管以响应于所述第二阈值电流镜的所述第二电流比较输出所述第二转换检测信号。
实施例5：根据前述实施例中的任何一个所述的控制器，其中所述下降转换检测电路还包括第二电阻器，所述第二电阻器耦合在包括在所述第二阈值电流镜中的晶体管的源极和所述第二半桥感测电路之间。
实施例6：根据前述实施例中的任何一个所述的控制器电源，其中所述第一半桥感测电路和所述第二半桥感测电路中的每个都包括电容器，所述电容器耦合到所述半桥节点以响应于所述半桥节点处的电压的改变的速率输出相应的电流。
实施例7：根据前述实施例中的任何一个所述的控制器，其中所述第一半桥感测电路和所述第二半桥感测电路中的每个都包括：介电材料，所述介电材料设置在半导体衬底上；多晶硅层，所述多晶硅层设置在所述介电材料中；接合焊盘，所述接合焊盘与所述介电材料中的所述多晶硅层分立并且部分地设置在所述介电材料中的所述多晶硅层上，其中所述电容器被限定在所述多晶硅层和所述接合焊盘的重叠部分中，所述重叠部分包括所述多晶硅层和所述接合焊盘的所述重叠部分之间的所述介电材料；接合件，所述接合件在所述接合焊盘和所述多晶硅层的非重叠部分中耦合到所述接合焊盘，其中所述接合件耦合到所述半桥节点；以及互连件，所述互连件耦合到所述多晶硅层以响应于所述半桥节点处的电压的改变的速率输出所述相应的电流。
实施例8：根据前述实施例中的任何一个所述的控制器，其中所述控制电路还被耦合为响应于所述第一转换检测信号和所述第二转换检测信号调整所述高侧开关和所述低侧开关的死区时间。
实施例9：一种用于在功率转换器中使用的控制器，包括：控制电路，所述控制电路被耦合为响应于表示所述功率转换器的输出的反馈信号输出预设的高侧信号和预设的低侧信号，其中所述控制电路还被耦合为响应于设置的高侧信号向高侧开关输出高侧驱动信号，并且其中所述控制电路还被耦合为响应于设置的低侧信号向低侧开关输出低侧驱动信号，以控制所述高侧开关和所述低侧开关的开关，以控制能量从所述功率转换器的所述输入到所述功率转换器的所述输出的传递；以及自适应死区时间电路，所述自适应死区时间电路被耦合为接收来自所述控制电路的所述预设的高侧信号和所述预设的低侧信号，其中所述自适应死区时间电路还被耦合为接收来自耦合到所述功率转换器的半桥节点的阈值检测电路的电压感测信号，其中所述半桥节点耦合在耦合到所述功率转换器的输入的高侧开关和低侧开关之间，并且其中所述自适应死区时间电路被耦合为响应于所述预设的高侧信号、所述预设的低侧信号和所述电压感测信号输出所述设置的高侧信号和所述设置的低侧信号。
实施例10：根据实施例9所述的控制器，其中所述阈值检测电路包括耦合在所述半桥节点和所述自适应死区时间电路之间的场效应晶体管(FET)，其中所述阈值检测电路被耦合为响应于所述半桥节点处的电压向所述自适应死区时间电路输出所述电压感测信号。
实施例11：根据前述实施例中的任何一个所述的控制器，其中所述阈值检测电路包括耦合在所述半桥节点和所述自适应死区时间电路之间的结型场效应晶体管(JFET)，其中所述阈值检测电路被耦合为响应于所述半桥节点处的电压向所述自适应死区时间电路输出所述电压感测信号。
实施例12：根据前述实施例中的任何一个所述的控制器，其中所述电压感测信号响应于所述JFET的栅源电压和所述JFET的夹断电压之间的差。
实施例13：根据前述实施例中的任何一个所述的控制器，其中所述自适应死区时间电路包括：第一电容器和第二电容器，所述第一电容器和第二电容器被耦合为响应于所述预设的低侧信号而放电；延迟电路，所述延迟电路具有耦合为接收所述电压感测信号的输入；第一比较器，所述第一比较器包括第一输入，所述第一输入被耦合为接收来自所述延迟电路的输出的延迟电压感测信号，其中所述第一比较器还包括耦合到参考电压的第二输入，其中所述第一电容器被耦合为响应于所述第一比较器的输出而被充电；第一逻辑门，所述第一逻辑门具有耦合为接收所述预先低侧信号的第一输入，以及耦合到所述第一比较器的所述输出的第二输入，其中所述第一逻辑门还被耦合为输出所述设置的低侧信号；第二比较器，所述第二比较器包括耦合到所述第一电容器的第一输入，以及耦合到所述第二电容器的第二输入，其中所述第二电容器被耦合为响应于所述第二比较器的输出而被充电；以及第二逻辑门，所述第二逻辑门具有耦合为接收所述预先高侧信号的第一输入，以及耦合到所述第二比较器的所述输出的第二输入，其中所述第二逻辑门还被耦合为输出所述设置的高侧信号。
实施例14：根据前述实施例中的任何一个所述的控制器，其中所述第一电容器被耦合为响应于所述第一比较器的所述输出而从第一电流源充电，并且其中所述第二电容器被耦合为响应于所述第二比较器的所述输出而从第二电流源充电。
实施例15：根据前述实施例中的任何一个所述的控制器，其中所耦合的自适应死区时间电路还被耦合为输出所述设置的高侧信号和所述设置的低侧信号，以调整所述高侧开关和所述低侧开关的死区时间，以允许零电压开关(ZVS)运行。
实施例16：一种用于在功率转换器中使用的控制器，包括：控制电路，所述控制电路耦合到所述功率转换器的半桥节点，其中所述半桥节点耦合在耦合到所述功率转换器的输入的高侧开关和低侧开关之间，其中所述控制电路被耦合为响应于表示所述功率转换器的输出的反馈信号输出高侧控制信号和低侧控制信号以控制能量从所述功率转换器的所述输入到所述功率转换器的所述输出的传递；高侧转换检测电路，所述高侧转换检测电路被耦合为接收所述高侧控制信号，其中所述高侧转换检测电路耦合到所述半桥节点和所述高侧开关的密勒电容，并且其中所述高侧转换检测电路还被耦合为响应于所述高侧控制信号、所述密勒电容和所述半桥节点向所述高侧开关输出高侧驱动信号；以及低侧转换检测电路，所述低侧转换检测电路被耦合为接收所述低侧控制信号，其中所述低侧转换检测电路耦合到所述半桥节点和所述低侧开关的密勒电容，并且其中所述低侧转换检测电路还被耦合为响应于所述低侧控制信号、所述密勒电容和所述半桥节点向所述低侧开关输出低侧驱动信号。
实施例17：根据实施例16所述的控制器，其中所述高侧转换检测电路包括：第一逻辑门，所述第一逻辑门被耦合为响应于所述高侧控制信号、上电信号输出驱动低信号；最大死区时间计时器，所述最大死区时间计时器被耦合为接收所述驱动低信号；最小死区时间计时器，所述最小死区时间计时器被耦合为接收所述驱动低信号；第二逻辑门，所述第二逻辑门被耦合为响应于所述驱动低信号和所述最大死区时间计时器输出强制驱动信号；第三逻辑门，所述第三逻辑门被耦合为响应于所述驱动低信号和所述最小死区时间计时器输出保持信号；第四逻辑门，所述第四逻辑门耦合为响应于所述驱动低信号、禁用有源信号和驱动高信号输出有源模式信号；上拉预驱动器，所述上拉预驱动器被耦合为响应于所述驱动低信号和所述驱动高信号输出上拉栅极驱动器信号；数字输出驱动器，所述数字输出驱动器被耦合为响应于所述上拉栅极驱动器信号和所述驱动低信号输出所述高侧信号；有源栅极驱动器，所述有源栅极驱动器被耦合为接收所述上拉栅极驱动器信号、所述有源模式信号以及所述高侧信号；感测栅极驱动器，所述感测栅极驱动器被耦合为响应于所述有源栅极驱动器和所述有源模式信号输出感测栅极驱动器信号；第一施密特触发器，所述第一施密特触发器被耦合为接收所述高侧信号；第五逻辑门，所述第五逻辑门被耦合为响应于所述第一施密特触发器和所述感测栅极驱动器信号输出时钟信号；以及触发器，所述触发器被耦合为输出所述驱动高信号，其中所述触发器被耦合为响应于所述时钟信号而计时，其中所述触发器被耦合为响应于所述强制驱动高信号而被置位，并且其中所述触发器被耦合为响应于所述保持信号而被复位。
实施例18：根据实施例17所述的控制器，其中所述有源栅极驱动器包括：第一晶体管，所述第一晶体管具有耦合到所述上拉栅极信号的漏极；第一电流源，所述第一电流源耦合到所述第一晶体管和第一有源信号；以及第二晶体管，所述第二晶体管具有耦合到所述第一电流源和所述第一晶体管的所述漏极的源极，其中所述第二晶体管的漏极耦合到所述高侧信号。
实施例19：根据前述实施例中的任何一个所述的控制器，第三晶体管，所述第三晶体管具有耦合到所述第一晶体管的所述漏极的栅极；第四晶体管，所述第四晶体管具有耦合到所述第三晶体管的漏极的源极；电平移位电路，所述电平移位电路耦合到所述第四晶体管的栅极；第二电流源，所述第二电流源耦合到所述第四晶体管的漏极，并且耦合到所述有源模式信号；以及第二施密特触发器，所述第二施密特触发器被耦合为响应于所述第四晶体管的所述漏极输出所述感测栅极驱动器信号。
实施例20：根据前述实施例中的任何一个所述的控制器，其中所述数字输出驱动器包括：第五晶体管，所述第五晶体管具有耦合到所述上拉栅极驱动器信号的栅极；第六晶体管，所述第六晶体管具有耦合到上拉栅极最大信号的栅极，以及耦合到所述第五晶体管的漏极的漏极；以及第七晶体管，所述第七晶体管具有耦合到所述驱动低信号的栅极，耦合到所述半桥节点的源极，以及耦合所述第五晶体管和所述第六晶体管的漏极的漏极，其中所述高侧信号在所述第五晶体管、所述第六晶体管和所述第七个晶体管的漏极处被输出。
实施例21：根据前述实施例中的任何一个所述的控制器：其中所述上拉预驱动器包括：电平移位电路，所述电平移位电路耦合为接收所述驱动低信号；第八晶体管，所述第八晶体管具有耦合到所述电平移位电路的栅极；第九晶体管，所述第九晶体管具有耦合到所述第八晶体管的漏极和所述上拉栅极驱动器信号的源极，其中所述第九晶体管的栅极耦合到电压源；以及第十晶体管，所述第十晶体管具有耦合到所述第九晶体管的漏极的漏极，以及耦合到所述驱动高信号的栅极。

Claims (21)

1.一种用于在功率转换器中使用的控制器，所述控制器包括：
第一半桥感测电路和第二半桥感测电路，所述第一半桥感测电路和所述第二半桥感测电路耦合到所述功率转换器的半桥节点，其中所述半桥节点耦合在耦合到所述功率转换器的输入的高侧开关和低侧开关之间；
上升转换检测电路，所述上升转换检测电路耦合到所述第一半桥感测电路以响应于所述半桥节点处的上升转换事件输出第一转换检测信号；
下降转换检测电路，所述下降转换检测电路耦合到所述第二半桥感测电路以响应于所述半桥节点处的下降转换事件输出第二转换检测信号；
控制电路，所述控制电路被耦合为响应于所述第一转换检测信号、所述第二转换检测信号和表示所述功率转换器的输出的反馈信号向所述高侧开关输出高侧驱动信号并且向所述低侧开关输出低侧驱动信号，以控制所述高侧开关和所述低侧开关的开关，以控制能量从所述功率转换器的所述输入到所述功率转换器的所述输出的传递。
2.根据权利要求1所述的控制器，其中所述上升转换检测电路包括：
第一阈值电流镜，所述第一阈值电流镜耦合到所述第一半桥感测电路以将通过所述第一半桥感测电路的第一电流与第一阈值电流比较；
第一晶体管，所述第一晶体管具有耦合到所述第一阈值电流镜的栅极，其中所述第一晶体管被耦合为响应于所述第一阈值电流镜的第一电流比较；以及
第一感测电流镜，所述第一感测电流镜耦合到所述第一晶体管以响应于所述第一阈值电流镜的所述第一电流比较输出所述第一转换检测信号。
3.根据权利要求2所述的控制器，其中所述上升转换检测电路还包括第一电阻器，所述第一电阻器耦合在包括在所述第一阈值电流镜中的晶体管的源极和所述第一半桥感测电路之间。
4.根据权利要求1所述的控制器，其中所述下降转换检测电路包括：
第二阈值电流镜，所述第二阈值电流镜耦合到所述第二半桥感测电路以将通过所述第二半桥感测电路的第二电流与第二阈值电流比较；
第二晶体管，所述第二晶体管具有耦合到所述第二阈值电流镜的栅极，其中所述第二晶体管被耦合为响应于所述第二阈值电流镜的第二电流比较；以及
第二感测电流镜，所述第二感测电流镜耦合到所述第二晶体管以响应于所述第二阈值电流镜的所述第二电流比较输出所述第二转换检测信号。
5.根据权利要求4所述的控制器，其中所述下降转换检测电路还包括第二电阻器，所述第二电阻器耦合在包括在所述第二阈值电流镜中的晶体管的源极和所述第二半桥感测电路之间。
6.根据权利要求1所述的控制器，其中所述第一半桥感测电路和所述第二半桥感测电路中的每个包括电容器，所述电容器耦合到所述半桥节点以响应于所述半桥节点处的电压的改变的速率输出相应的电流。
7.根据权利要求6所述的控制器，其中所述第一半桥感测电路和所述第二半桥感测电路中的每个包括：
介电材料，所述介电材料设置在半导体衬底上；
多晶硅层，所述多晶硅层设置在所述介电材料中；
接合焊盘，所述接合焊盘与所述介电材料中的所述多晶硅层分立并且部分地设置在所述介电材料中的所述多晶硅层上，其中所述电容器被限定在所述多晶硅层和所述接合焊盘的重叠部分中，所述重叠部分包括所述多晶硅层和所述接合焊盘的所述重叠部分之间的所述介电材料；
接合件，所述接合件在所述接合焊盘和所述多晶硅层的非重叠部分中耦合到所述接合焊盘，其中所述接合件耦合到所述半桥节点；以及
互连件，所述互连件耦合到所述多晶硅层以响应于所述半桥节点处的所述电压的改变的速率输出所述相应的电流。
8.根据权利要求1所述的控制器，其中所述控制电路还被耦合为响应于所述第一转换检测信号和所述第二转换检测信号调整所述高侧开关和所述低侧开关的死区时间。
9.一种用于在功率转换器中使用的控制器，所述控制器包括：
控制电路，所述控制电路被耦合为响应于表示所述功率转换器的输出的反馈信号输出预设的高侧信号和预设的低侧信号，其中所述控制电路还被耦合为响应于设置的高侧信号向高侧开关输出高侧驱动信号，并且其中所述控制电路还被耦合为响应于设置的低侧信号向低侧开关输出低侧驱动信号，以控制所述高侧开关和所述低侧开关的开关，以控制能量从所述功率转换器的所述输入到所述功率转换器的所述输出的传递；以及
自适应死区时间电路，所述自适应死区时间电路被耦合为接收来自所述控制电路的所述预设的高侧信号和所述预设的低侧信号，其中所述自适应死区时间电路还被耦合为接收来自耦合到所述功率转换器的半桥节点的阈值检测电路的电压感测信号，其中所述半桥节点耦合在耦合到所述功率转换器的输入的高侧开关和低侧开关之间，并且其中所述自适应死区时间电路被耦合为响应于所述预设的高侧信号、所述预设的低侧信号和所述电压感测信号输出所述设置的高侧信号和所述设置的低侧信号。
10.根据权利要求9所述的控制器，其中所述阈值检测电路包括耦合在所述半桥节点和所述自适应死区时间电路之间的场效应晶体管(FET)，其中所述阈值检测电路被耦合为响应于所述半桥节点处的电压向所述自适应死区时间电路输出所述电压感测信号。
11.根据权利要求9所述的控制器，其中所述阈值检测电路包括耦合在所述半桥节点和所述自适应死区时间电路之间的结型场效应晶体管(JFET)，其中所述阈值检测电路被耦合为响应于所述半桥节点处的电压向所述自适应死区时间电路输出所述电压感测信号。
12.根据权利要求11所述的控制器，其中所述电压感测信号响应于所述JFET的栅源电压和所述JFET的夹断电压之间的差。
13.根据权利要求9所述的控制器，其中所述自适应死区时间电路包括：
第一电容器和第二电容器，所述第一电容器和第二电容器被耦合为响应于所述预设的低侧信号而放电；
延迟电路，所述延迟电路具有耦合为接收所述电压感测信号的输入；
第一比较器，所述第一比较器包括第一输入，所述第一输入被耦合为接收来自所述延迟电路的输出的延迟电压感测信号，其中所述第一比较器还包括耦合到参考电压的第二输入，其中所述第一电容器被耦合为响应于所述第一比较器的输出而被充电；
第一逻辑门，所述第一逻辑门具有耦合为接收所述预先低侧信号的第一输入，以及耦合到所述第一比较器的所述输出的第二输入，其中所述第一逻辑门还被耦合为输出所述设置的低侧信号；
第二比较器，所述第二比较器包括耦合到所述第一电容器的第一输入，以及耦合到所述第二电容器的第二输入，其中所述第二电容器被耦合为响应于所述第二比较器的输出而被充电；以及
第二逻辑门，所述第二逻辑门具有耦合为接收所述预先高侧信号的第一输入，以及耦合到所述第二比较器的所述输出的第二输入，其中所述第二逻辑门还被耦合为输出所述设置的高侧信号。
14.根据权利要求13所述的控制器，其中所述第一电容器被耦合为响应于所述第一比较器的所述输出而从第一电流源充电，并且其中所述第二电容器被耦合为响应于所述第二比较器的所述输出而从第二电流源充电。
15.根据权利要求13所述的控制器，其中所耦合的自适应死区时间电路还被耦合为输出所述设置的高侧信号和所述设置的低侧信号，以调整所述高侧开关和所述低侧开关的死区时间，以允许零电压开关(ZVS)运行。
16.一种用于在功率转换器中使用的控制器，所述控制器包括：
控制电路，所述控制电路耦合到所述功率转换器的半桥节点，其中所述半桥节点耦合在耦合到所述功率转换器的输入的高侧开关和低侧开关之间，其中所述控制电路被耦合为响应于表示所述功率转换器的输出的反馈信号输出高侧控制信号和低侧控制信号以控制能量从所述功率转换器的所述输入到所述功率转换器的所述输出的传递；
高侧转换检测电路，所述高侧转换检测电路被耦合为接收所述高侧控制信号，其中所述高侧转换检测电路被耦合到所述半桥节点和所述高侧开关的密勒电容，并且其中所述高侧转换检测电路还被耦合为响应于所述高侧控制信号、所述密勒电容和所述半桥节点向所述高侧开关输出高侧驱动信号；以及
低侧转换检测电路，所述低侧转换检测电路被耦合为接收所述低侧控制信号，其中所述低侧转换检测电路耦合到所述半桥节点和所述低侧开关的密勒电容，并且其中所述低侧转换检测电路还被耦合为响应于所述低侧控制信号、所述密勒电容和所述半桥节点向所述低侧开关输出低侧驱动信号。
17.根据权利要求16所述的控制器，其中所述高侧转换检测电路包括：
第一逻辑门，所述第一逻辑门被耦合为响应于所述高侧控制信号、上电信号输出驱动低信号；
最大死区时间计时器，所述最大死区时间计时器被耦合为接收所述驱动低信号；
最小死区时间计时器，所述最小死区时间计时器被耦合为接收所述驱动低信号；
第二逻辑门，所述第二逻辑门被耦合为响应于所述驱动低信号和所述最大死区时间计时器输出强制驱动信号；
第三逻辑门，所述第三逻辑门被耦合为响应于所述驱动低信号和所述最小死区时间计时器输出保持信号；
第四逻辑门，所述第四逻辑门耦合为响应于所述驱动低信号、禁用有源信号和驱动高信号输出有源模式信号；
上拉预驱动器，所述上拉预驱动器被耦合为响应于所述驱动低信号和所述驱动高信号输出上拉栅极驱动器信号；
数字输出驱动器，所述数字输出驱动器被耦合为响应于所述上拉栅极驱动器信号和所述驱动低信号输出所述高侧信号；
有源栅极驱动器，所述有源栅极驱动器被耦合为接收所述上拉栅极驱动器信号、所述有源模式信号以及所述高侧信号；
感测栅极驱动器，所述感测栅极驱动器被耦合为响应于所述有源栅极驱动器和所述有源模式信号输出感测栅极驱动器信号；
第一施密特触发器，所述第一施密特触发器被耦合为接收所述高侧信号；
第五逻辑门，所述第五逻辑门被耦合为响应于所述第一施密特触发器和所述感测栅极驱动器信号输出时钟信号；以及
触发器，所述触发器被耦合为输出所述驱动高信号，其中所述触发器被耦合为响应于所述时钟信号而计时，其中所述触发器被耦合为响应于所述强制驱动高信号而被置位，并且其中所述触发器被耦合为响应于所述保持信号而被复位。
18.根据权利要求17所述的控制器，其中所述有源栅极驱动器包括：
第一晶体管，所述第一晶体管具有耦合到所述上拉栅极信号的漏极；
第一电流源，所述第一电流源耦合到所述第一晶体管和第一有源信号；以及
第二晶体管，所述第二晶体管具有耦合到所述第一电流源和所述第一晶体管的所述漏极的源极，其中所述第二晶体管的漏极耦合到所述高侧信号。
19.根据权利要求18所述的控制器，其中感测栅极驱动器包括：
第三晶体管，所述第三晶体管具有耦合到所述第一晶体管的所述漏极的栅极；
第四晶体管，所述第四晶体管具有耦合到所述第三晶体管的漏极的源极；
电平移位电路，所述电平移位电路耦合到所述第四晶体管的栅极；
第二电流源，所述第二电流源耦合到所述第四晶体管的漏极，并且耦合到所述有源模式信号；以及
第二施密特触发器，所述第二施密特触发器被耦合为响应于所述第四晶体管的所述漏极输出所述感测栅极驱动器信号。
20.根据权利要求17所述的控制器，其中所述数字输出驱动器包括：
第五晶体管，所述第五晶体管具有耦合到所述上拉栅极驱动器信号的栅极；
第六晶体管，所述第六晶体管具有耦合到上拉栅极最大信号的栅极，以及耦合到所述第五晶体管的漏极的漏极；以及
第七晶体管，所述第七晶体管具有耦合到所述驱动低信号的栅极，耦合到所述半桥节点的源极，以及耦合所述第五晶体管和所述第六晶体管的漏极的漏极，其中所述高侧信号在所述第五晶体管、所述第六晶体管和所述第七个晶体管的漏极处被输出。
21.根据权利要求20所述的控制器，其中所述上拉预驱动器包括：
电平移位电路，所述电平移位电路耦合为接收所述驱动低信号；
第八晶体管，所述第八晶体管具有耦合到所述电平移位电路的栅极；
第九晶体管，所述第九晶体管具有耦合到所述第八晶体管的漏极和所述上拉栅极驱动器信号的源极，其中所述第九晶体管的栅极耦合到电压源；以及
第十晶体管，所述第十晶体管具有耦合到所述第九晶体管的漏极的漏极，以及耦合到所述驱动高信号的栅极。
CN201980082755.1A 2018-12-13 2019-11-26 用于功率转换器的死区时间调整 Pending CN113261193A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201862779277P 2018-12-13 2018-12-13
US62/779,277 2018-12-13
PCT/US2019/063277 WO2020123144A1 (en) 2018-12-13 2019-11-26 Deadtime adjustment for a power converter

Publications (1)

Publication Number Publication Date
CN113261193A true CN113261193A (zh) 2021-08-13

Family

ID=69005840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980082755.1A Pending CN113261193A (zh) 2018-12-13 2019-11-26 用于功率转换器的死区时间调整

Country Status (3)

Country Link
US (1) US11824438B2 (zh)
CN (1) CN113261193A (zh)
WO (1) WO2020123144A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114825897A (zh) * 2022-05-06 2022-07-29 电子科技大学 一种自适应死区时间控制电路

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114902521A (zh) * 2019-12-30 2022-08-12 Oppo广东移动通信有限公司 电源提供装置及充电控制方法
CN112886820B (zh) * 2020-03-06 2022-11-18 陶顺祝 一种谐振电路变换器及控制方法
CN114915285A (zh) 2021-02-09 2022-08-16 恩智浦美国有限公司 半桥功率电路、用于半桥功率电路的控制器和控制方法
TWI746387B (zh) * 2021-03-08 2021-11-11 群光電能科技股份有限公司 電源供應器及其操作方法
GB2618371A (en) * 2022-05-05 2023-11-08 Tdk Lambda Uk Ltd Switch controller circuit and method for controlling switching
CN114938223B (zh) * 2022-06-24 2023-10-03 北京时代民芯科技有限公司 应用于半桥型氮化镓栅极驱动器的自适应死区控制电路
CN115296651B (zh) * 2022-10-09 2023-04-18 深圳英集芯科技股份有限公司 压控频率电路及相关产品
CN116526823B (zh) * 2023-07-03 2023-09-29 合肥智芯半导体有限公司 可灵活配置的自适应死区时间插入装置和芯片设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120043950A1 (en) * 2010-08-18 2012-02-23 Truong Tom C System and method for controlling a power switch in a power supply system
US8587283B2 (en) * 2011-04-20 2013-11-19 Analog Devices, Inc. DC-DC voltage converter system with a high-efficiency pulse-skip operational mode
US20160087543A1 (en) * 2014-09-19 2016-03-24 Chengdu Monolithic Power Systems Co., Ltd. Resonant converter, control circuit and associated control method with adaptive dead-time adjustment
CN105471230A (zh) * 2016-01-07 2016-04-06 成都芯源系统有限公司 开关型功率变换器及其控制方法
US20160277012A1 (en) * 2015-03-18 2016-09-22 Peregrine Semiconductor Corporation Dead Time Control

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5369310A (en) * 1992-06-01 1994-11-29 Hewlett-Packard Corporation CMOS power-on reset circuit
US7091752B2 (en) * 2003-09-30 2006-08-15 Power Integrations, Inc. Method and apparatus for simplifying the control of a switch
US8045344B2 (en) * 2007-04-23 2011-10-25 Active-Semi, Inc. Regulating output current from a primary side power converter by clamping an error signal
US8749209B2 (en) * 2008-05-05 2014-06-10 Infineon Technologies Austria Ag System and method for providing adaptive dead times
US9614517B2 (en) * 2015-07-10 2017-04-04 Texas Instruments Incorporated Adaptive slew rate control for switching power devices
US10141845B2 (en) 2016-04-13 2018-11-27 Texas Instruments Incorporated DC-DC converter and control circuit with low-power clocked comparator referenced to switching node for zero voltage switching
US10063132B1 (en) * 2017-02-28 2018-08-28 Dialog Semiconductor (Uk) Limited Over-current protection circuit
US10411595B2 (en) * 2017-12-21 2019-09-10 Nxp Usa, Inc. Ripple generation device and method for a constant on-time voltage regulator
US10992234B2 (en) * 2018-01-23 2021-04-27 Semiconductor Components Industries, Llc Adaptive control of synchronous rectifier switching device
US10110221B1 (en) * 2018-02-21 2018-10-23 Navitas Semiconductor, Inc. Power transistor control signal gating
US10461732B1 (en) * 2018-06-18 2019-10-29 Infineon Technologies Austria Ag System and method of driving a power switch in combination with regulated DI/DT and/or DV/DT
US10224817B1 (en) * 2018-07-19 2019-03-05 Navitas Semiconductor, Inc. Power transistor control signal gating
US10879803B2 (en) * 2018-08-28 2020-12-29 Texas Instruments Incorporated Methods and apparatus to provide adaptive compensation in buck converters or other switched mode power supplies

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120043950A1 (en) * 2010-08-18 2012-02-23 Truong Tom C System and method for controlling a power switch in a power supply system
US8587283B2 (en) * 2011-04-20 2013-11-19 Analog Devices, Inc. DC-DC voltage converter system with a high-efficiency pulse-skip operational mode
US20160087543A1 (en) * 2014-09-19 2016-03-24 Chengdu Monolithic Power Systems Co., Ltd. Resonant converter, control circuit and associated control method with adaptive dead-time adjustment
US20160277012A1 (en) * 2015-03-18 2016-09-22 Peregrine Semiconductor Corporation Dead Time Control
CN105471230A (zh) * 2016-01-07 2016-04-06 成都芯源系统有限公司 开关型功率变换器及其控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
史永胜、高丹阳、李晓明、胡双: "数字控制谐振变换器高轻载效率的研究", 陕西科技大学学报, vol. 33, no. 6, pages 152 - 157 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114825897A (zh) * 2022-05-06 2022-07-29 电子科技大学 一种自适应死区时间控制电路
CN114825897B (zh) * 2022-05-06 2023-05-26 电子科技大学 一种自适应死区时间控制电路

Also Published As

Publication number Publication date
US20220123647A1 (en) 2022-04-21
US11824438B2 (en) 2023-11-21
WO2020123144A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
CN113261193A (zh) 用于功率转换器的死区时间调整
CN111327197B (zh) 用于谐振转换器的多区域次级突发调制
EP3443657B1 (en) Dc-dc converter and control circuit
US10381915B1 (en) Variable delay for soft switching in power conversion circuit
CN107534387B (zh) 一种降压-升压功率转换器的控制方法
CN108574414B (zh) 用于准谐振qr转换器的频率降低的方法和用于准谐振qr转换器的控制器
JP6634089B2 (ja) ソフトスイッチングフライバックコンバータ
US10447148B2 (en) DC/DC resonant converters and power factor correction using resonant converters, and corresponding control methods
CN106059304B (zh) 使用次级开关的电压有效减小的开关
US7738266B2 (en) Forward power converter controllers
US8994351B2 (en) Smooth mode transition plateau for a power supply controller
CN111327201B (zh) 具有限制控制装置以控制开关周期或开关频率的变化速率的功率转换器
US10797583B2 (en) Secondary winding sense for hard switch detection
US20100321963A1 (en) Switching power supply apparatus and semiconductor device
JP2005525069A (ja) 電力変換装置
US20150207423A1 (en) Predictive and reactive control of secondary side synchronous rectifiers in forward converters
CN109891730B (zh) Dc-dc转换器
US11437911B2 (en) Variable drive strength in response to a power converter operating condition
EP2299579B1 (en) Extending achievable duty cycle range in DC/DC forward converter with active clamp reset
US10622881B2 (en) Circuits for softening switching phases in voltage converters
JP6328941B2 (ja) 電力変換器コントローラにおける使用のための受信回路および電力変換器
WO2018097820A1 (en) Switch control for resonant power converter
CN113783424A (zh) 具有增强的轻负载管理的高性能两级电源转换器
CN113812076A (zh) 用于控制具有有源箝位开关的功率转换器的模式操作检测
CN117581466A (zh) 自适应斜坡时间调制

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination