CN110601679A - 一种谐振系统的占空比调整装置及方法 - Google Patents

一种谐振系统的占空比调整装置及方法 Download PDF

Info

Publication number
CN110601679A
CN110601679A CN201810601940.4A CN201810601940A CN110601679A CN 110601679 A CN110601679 A CN 110601679A CN 201810601940 A CN201810601940 A CN 201810601940A CN 110601679 A CN110601679 A CN 110601679A
Authority
CN
China
Prior art keywords
duty ratio
clock signal
circuit
clock
intermediate node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810601940.4A
Other languages
English (en)
Inventor
李宗铭
赵增华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Core Force Intelligent Technology Co Ltd
Original Assignee
Suzhou Core Force Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Core Force Intelligent Technology Co Ltd filed Critical Suzhou Core Force Intelligent Technology Co Ltd
Priority to CN201810601940.4A priority Critical patent/CN110601679A/zh
Publication of CN110601679A publication Critical patent/CN110601679A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses

Abstract

本发明揭示了一种谐振系统的占空比调整装置及方法，所述装置包括谐振系统及与谐振系统相连的占空比调整装置，谐振系统包括时钟驱动器、与时钟驱动器相连的第一电容和与第一电容相连的电感，电感另一端接去耦电容中间点且形成一第一中间节点；占空比调整装置用于检测经时钟驱动器输出的时钟信号的占空比和/或检测第一中间节点的电压值，根据时钟驱动器输出的占空比和/或第一中间节点的电压值，调整输入到时钟驱动器的时钟信号的占空比。本发明结构简单，可对谐振系统的占空比进行精确调整，最大程度保证时钟信号波形的完整性。

Description

一种谐振系统的占空比调整装置及方法
技术领域
本发明涉及一种占空比检测及调整技术，尤其是涉及一种谐振系统的占空比调整装置及方法。
背景技术
随着集成电路技术的发展，芯片的规模越来越大，时钟网格(clock mesh)日趋庞大，会带来功耗和时钟偏斜的问题。LC谐振时钟通过LC谐振电路产生和分布时钟信号，能够较好的解决大规模集成电路芯片(如处理器、GPU(Graphics Processing Unit，图形处理器)、FPGA(Field-Programmable Gate Array，现场可编程门阵列)、TPU(Tensorprocessing unit，张量处理器))存在的功耗、时钟偏斜和抖动的问题。其中，LC谐振时钟谐振频率f＝1/(2*π*sqrt(LC))。其中C为时钟网格的等效寄生电容，L为谐振网络的电感值。
该种应用，需要一个由去耦电容建立的交流虚地点。为了保证LC谐振时钟中时钟信号的波形完整性，通常虚地点直流电压理论值为1/2VDD(VDD为供电电压)。
但是因存在寄生电容和电阻、时钟驱动器的上下驱动能力不相等，导致LC谐振时钟中时钟信号占空比(一个周期中信号的高或低电平的比；在这种情况下正确的占空比是50％)偏差，而该占空比偏差导致虚地点的电压偏离1/2VDD，而虚地点的电压偏离1/2VDD的反作用会导致LC谐振时钟中时钟信号波形失真。如图1a中，虚地点的电压偏差，导致图1b中失真的时钟信号波形。
为了解决上述占空比、虚地点电压的偏差导致的时钟信号波形失真的问题，需要提供一种对谐振时钟的占空比进行校正调整的技术。
发明内容
本发明的目的在于克服现有技术的缺陷，提供一种结构简单且能有效保证时钟信号波形完整性的谐振系统的占空比调整装置及方法。
为实现上述目的，本发明提出如下技术方案：一种谐振系统的占空比调整装置，包括谐振系统及占空比调整装置，
所述谐振系统包括时钟驱动器、第一电容和电感，所述时钟驱动器一端接时钟信号，另一端接所述电感；所述第一电容接于时钟驱动器和电感之间，其用于在时钟信号上升沿和下降沿分别进行充电和放电；所述电感另一端接供电电压且形成一第一中间节点；
所述占空比调整装置与谐振系统相连，用于检测经时钟驱动器输出的时钟信号的占空比和/或检测所述第一中间节点的电压，根据所述时钟驱动器输出的占空比和/或第一中间节点的电压值，调整输入到时钟驱动器的时钟信号的占空比。
优选地，所述第一电容一端接于时钟驱动器和电感之间，形成第二中间节点，另一端接地；所述第一电容是时钟网格的寄生电容和负载电容之和。
优选地，所述谐振系统还包括第二电容和第三电容，所述第二电容一端接所述供电电压，另一端与第三电容串接，所述第三电容另一端接地；所述电感另一端接于第二电容和第三电容之间，形成所述第一中间节点；所述第二和第三电容是去耦电容。
优选地，所述占空比调整装置包括相连的检测电路和占空比调整电路，所述检测电路用于检测经时钟驱动器输出的时钟信号的占空比和/或检测所述第一中间节点的电压值；所述占空比调整电路用于根据所述经时钟驱动器输出的时钟信号的占空比和/或第一中间节点的电压值，调整输入到时钟驱动器的时钟信号的占空比。
优选地，所述检测电路包括电压检测电路，所述电压检测电路一端接所述第一中间节点，另一端接占空比调整电路，用于检测所述第一中间节点的电压，并将所述电压值输出给占空比调整电路。
优选地，所述检测电路包括占空比检测电路，所述占空比检测电路一端接所述第二中间节点，另一端接占空比调整电路，用于检测第二中间节点处时钟信号的占空比，并将所述占空比输出给占空比调整电路。
优选地，所述检测电路包括电压检测电路和占空比检测电路，
所述电压检测电路一端接所述第一中间节点，另一端接占空比调整电路，用于检测所述第一中间节点的电压，并将所述电压值输出给占空比调整电路；
所述占空比检测电路一端接所述第二中间节点，另一端接占空比调整电路，用于检测第二中间节点处时钟信号的占空比，并将所述占空比输出给占空比调整电路。
优选地，所述占空比调整电路包括相连的调整判断电路和占空比修正电路，其中，
所述调整判断电路接于检测电路和占空比修正电路之间，用于根据检测电路输出的占空比和/或第一中间节点的电压值，判断是否调整输入到时钟驱动器的时钟信号的占空比，若是，则输出占空比修正值给占空比修正电路；
所述占空比修正电路接于时钟信号和时钟驱动器之间，用于根据所述占空比修正值对时钟信号的占空比进行调整。
优选地，所述电压检测电路选用模拟数字转换器ADC(Analog DigitalConvertor)。
优选地，所述占空比检测电路选用时间数字转换器TDC(Time DigitalConvertor)。
优选地，所述调整判断电路选用基于硬件描述语言实现的数字控制逻辑单元或定制电路(Customized Circuit)。
优选地，所述谐振系统还包括串接于时钟驱动器和电感之间的可控开关电路。
优选地，所述占空比修正值用二进制表示，其中，二进制的首位为标识电平高/低的符号位。
优选地，所述占空比调整装置调整时钟信号的占空比，不调整时钟信号的频率参数。
本发明还提供了另外一种技术方案：一种谐振系统的占空比调整方法，所述谐振系统包括时钟驱动器、第一电容和电感，所述时钟驱动器一端接时钟信号，另一端接所述电感；所述第一电容接于时钟驱动器和电感之间，在时钟信号上升沿和下降沿分别进行充电和放电；所述电感另一端接供电电压且形成一第一中间节点，所述占空比调整方法包括：
S1，检测经时钟驱动器输出的时钟信号的占空比和/或检测所述第一中间节点的电压；
S2，根据所述时钟驱动器输出的占空比和/或第一中间节点的电压值，调整时钟驱动器输入的时钟信号的占空比。
优选地，S2中，根据所述时钟驱动器输出的占空比调整时钟驱动器输入的时钟信号的占空比的步骤包括：
S21，检测经时钟驱动器输出的时钟信号的占空比；
S22，根据所述占空比判断是否调整时钟驱动器输入的时钟信号的占空比，若是，则生成占空比修正值，并进入S23；
S23，根据所述占空比修正值对时钟驱动器输入的时钟信号的占空比进行调整。
优选地，S2中，根据所述第一中间节点的电压值，调整时钟驱动器输入的时钟信号的占空比的步骤包括：
S21′，检测第一中间节点的电压值；
S22′，根据所述电压判断是否调整时钟驱动器输入的时钟信号的占空比，若是，则生成占空比修正值，并进入S23′；
S23′，根据所述占空比修正值对时钟驱动器输入的时钟信号的占空比进行调整。
优选地，S2中，根据所述检测电路输出的占空比和第一中间节点的电压值，调整时钟驱动器输入的时钟信号的占空比的步骤包括：
S21″，检测经时钟驱动器输出的时钟信号的占空比和第一中间节点的电压值；
S22″，综合根据所述占空比和电压值，判断是否调整时钟驱动器输入的时钟信号的占空比，若是，则生成占空比修正值，并进入S23″；
S23″，根据所述占空比修正值对时钟驱动器输入的时钟信号的占空比进行调整。
本发明的有益效果是：通过检测谐振系统中虚地点(即定义的第一中间节点)的电压值或时钟驱动器输出的时钟信号占空比，或者综合考虑该电压和占空比两个参数，对系统初始输入的时钟信号占空比进行精确调整，最大程度保证时钟信号波形的完整性。
附图说明
图1a是现有谐振时钟中虚地点的电压示意图；
图1b是现有谐振时钟中时钟信号波形示意图；
图2a是本发明实施例谐振系统的结构示意图；
图2b是本发明实施例的时钟分布网格(Clock Mesh)；
图3是本发明另一实施例谐振系统的结构示意图；
图4是本发明实施例谐振系统存在寄生电容、电阻的结构示意图；
图5是本发明实施例1谐振系统的占空比调整装置的结构示意图；
图6是本发明实施例2谐振系统的占空比调整装置的结构示意图；
图7是本发明实施例3谐振系统的占空比调整装置的结构示意图；
图8是本发明谐振系统的占空比调整方法的流程示意图。
具体实施方式
下面将结合本发明的附图，对本发明实施例的技术方案进行清楚、完整的描述。
结合图2～图7所示，本发明实施例所揭示的一种谐振系统的占空比调整装置，包括：谐振系统和占空比调整装置，占空比调整装置与谐振系统相连，用于直接或间接检测谐振系统中的时钟信号的占空比，以此对初始输入到谐振系统内的时钟信号的占空比进行精确调整，以保证时钟信号波形的完整性。
具体地，本实施例中，结合图2a和图2b所示，谐振系统包括一时钟驱动器、第一电容、电感、第二电容和第三电容，其中，时钟驱动器一端接入输入的时钟信号(CLK_IN)，另一端与电感的一端串接；第一电容接于时钟驱动器与电感之间，其一端接于时钟驱动器与电感之间节点，为了便于描述，定义该节点为第二中间节点Vb，另一端接地；电感的另一端接于第二电容和第三电容之间，也形成一连接的中间节点，同样为了便于描述，定义该节点为第一中间节点Va；第二电容和第三电容串接，其中，第二电容一端接供电电压VDD，另一端与第三电容串接；第三电容另一端接地。本实施例中，第一电容为时钟网格的寄生电容(Cp)和负载电容(Cinv)之和，如图2b所示，电感为螺旋电感，第二和第三电容均为去耦电容。
本实施例中，第一电容在时钟信号下降沿时(Falling Edge)进行放电，并在时钟信号处于上升沿时(Rising Edge)进行充电，且在放电的过程中，将部分电荷存储到电感中，从而在充电过程中，电容中所需充的部分电荷可以从电感中获取，即电感中的电荷回充到电容内，从而降低时钟驱动器的功耗和对时钟驱动器驱动能力的要求。
更进一步地，如图3所示，上述谐振系统中还可包括一可控开关电路，其串接于时钟驱动器和电感之间，具体串接于第二中间节点Vb和电感之间，用于控制谐振系统工作的通断。本实施例中，可控开关电路采用传输门。
当然，本发明并不只适用上述介绍的这一种谐振系统，其他可实现上述第一电容充电和放电的谐振系统也适用本发明。
占空比调整装置用于检测第二中间节点Vb的时钟信号的占空比和/或检测上述第一中间节点Va的电压值，根据第二中间节点Vb的时钟信号的占空比和/或第一中间节点Va的电压值，调整时钟驱动器输入的时钟信号CLK_IN的占空比。
下面具体以三个实施例来详细说明本发明占空比调整装置对时钟信号CLK_IN的占空比的调整原理。
实施例1
如图5所示，本实施例1中所揭示的占空比调整装置，包括电压检测电路、调整判断电路和占空比修正电路，其中，电压检测电路一端接上述第一中间节点Va，另一端接调整判断电路，用于检测节点Va的电压值，并将检测到的电压值输出给调整判断电路。理论上，节点Va的电压值应该为供电电压的一半，即VDD/2，但是正如背景技术中介绍，如图4所示，由于节点Va存在对供电电压和地两点不同的寄生电容和电阻，所以会导致节点Va的电压值不是VDD/2。如供电电压值为1V，理论节点Va的电压值为0.5V，而实际节点Va的电压值为0.52V，即高于理论的节点电压值，则电压检测电路则将检测到的节点Va的该实际电压值0.52V输出给调整判断电路。本实施例中，电压检测电路在节点Va处检测到的电压值为模拟量，需要将该模拟量转换成数字量，所以这里的电压检测电路选用模拟数字转换器ADC，即将检测到模拟量电压值转换成数字量电压值输出。
调整判断电路一端与电压检测电路连接，另一端接占空比修正电路，用于接收电压检测电路输送过来的数字量电压值，并根据该数字量电压值判断是否调整时钟信号CLK_IN的占空比。具体地，调整判断电路内具有电压参考值(即是或接近是节点Va的理论电压值)，当接收到电压检测电路输出过来的电压值所对应的数字量，将该数字量与其自身的设定的参考值进行对应，如果与该电压参考值不等，即高于或低于电压参考值，则判断出需要调整时钟信号CLK_IN的占空比，并对应输出占空比修正值给占空比修正电路。具体地，若节点Va的实际电压值高于电压参考值，则需增加低电平比例，即减小占空比；若节点Va的实际电压值低于电压参考值，则需增加高电平的比例，即增加占空比。本实施例中，占空比修正值可用4位2二进制表示，其中，0000表示初始状态，即不需要调整占空比的状态；0001表示增加高电平一个延时单元时间，相应的低电平则减少一个延时单元时间；0010则表示增加高电平两个延时单元时间，相应的低电平则减少两个延时单元时间；1001表示增加低电平一个延时单元时间，相应的高电平则减少一个延时单元时间；1010则表示增加低电平两个延时单元时间，相应的高电平则减少一个延时单元时间。其中，这里二进制的首位为标识电平高/低的符号位，即0表示高电平增加，1表示低电平增加。当然，占空比修正值不限于这里的二进制表示形式，也可以是其他进制，也不限这里的位数，其可根据实际情况进行配置。本实施例中，调整判断电路采用数字控制逻辑单元，其可基于硬件描述语言编写实现，也可以用定制电路实现占空比调整。
另外，需要说明的是，这里的调整判断电路的执行周期可配置，即不一定是电压检测电路输送电压值过来，调整判断电路就立即做出判断，也可以是电压检测电路输送过来多个电压值，且达到调整判断电路的执行周期后，调整判断电路将这些电压值取平均值或中值后再与其设定的参考值相比较。
占空比修正电路串接于时钟信号CLK_IN和时钟驱动器之间，且也与调整判断电路相连，其用于接收调整判断电路输出的占空比修正值，根据该占空比修正值对时钟信号CLK_IN的占空比进行调整。具体地，本实施例中，占空比修正电路接收到占空比修正值后，根据修正值的首位判断是对时钟信号的低电平还是高电平做出调整，再根据修正值具体数值对时钟信号相应的低电平或高电平进行调整。这里占空比修正电路将数字量的占空比修正值转换成时钟信号高电平或低电平的延时时间，达到调整时钟信号CLK_IN占空比的目的。需要说明的是，这里的占空比修正电路只对时钟信号CLK_IN的占空比进行改变，而不改变时钟的频率。
实施例2
如图6所示，本实施例2中所揭示的占空比调整装置，包括占空比检测电路、调整判断电路和占空比修正电路，其中，占空比检测电路一端接上述第二中间节点Vb，另一端接调整判断电路，用于检测节点Vb处时钟信号的占空比，并将检测到的占空比输出给调整判断电路。理论上，节点Vb时钟信号的占空比应该为1/2，但是正如背景技术中介绍，如图4所示，由于节点Vb存在寄生电容和电阻、时钟驱动器的上下驱动能力不等等因素，会导致节点Vb时钟信号的占空比出现偏差。如实际节点Vb时钟信号的占空比为0.6，即高于理论的占空比，则占空比检测电路则将检测到的节点Vb的该实际占空比值0.6输出给调整判断电路。本实施例中，占空比检测电路在节点Vb处为方波信号，所以这里的占空比检测电路可选用时间数字转换器TDC，即直接将检测到占空比值以数字量形式输出。
调整判断电路一端与占空比检测电路连接，另一端接占空比修正电路，用于接收占空比检测电路输送过来的占空比值，并根据该占空比值判断是否调整时钟信号CLK_IN的占空比。具体地，调整判断电路内具有占空比参考值(即是或接近是节点Vb的理论占空比值)，当接收到占空比检测电路输送过来的占空比值后，将该占空比值与其自身内的占空比参考值进行对应，如果与该占空比参考值不等，即高于或低于占空比参考值，则判断出需要调整时钟信号CLK_IN的占空比，并对应输出占空比修正值给占空比修正电路。具体地，若节点Vb的实际占空比值高于占空比参考值，则需增加低电平的占空比；若节点Vb的实际占空比值低于电压参考值，则需增加高电平的占空比。本实施例中，占空比修正值可用4位2二进制表示，其中，0000表示初始状态，即不需要调整占空比的状态；0001表示增加高电平一个延时单元时间，相应的低电平则减少一个延时单元时间；0010则表示增加高电平两个延时单元时间，相应的低电平则减少两个延时单元时间；1001表示增加低电平一个延时单元时间，相应的高电平则减少一个延时单元时间；1010则表示增加低电平两个延时单元时间，相应的高电平则减少一个延时单元时间。其中，这里二进制的首位为标识电平高/低的符号位，即0表示高电平增加，1表示低电平增加。当然，占空比修正值不限于这里的二进制表示形式，也可以是其他进制，也不限这里的位数，其可根据实际情况进行配置。本实施例中，调整判断电路采用数字控制逻辑单元，其可基于硬件描述语言编写实现，也可以用定制电路实现占空比调整。与上述实施例1一样，占空比修正电路串接于时钟信号CLK_IN和时钟驱动器之间，且也与调整判断电路相连，其用于接收调整判断电路输出的占空比修正值，根据该占空比修正值对时钟信号CLK_IN的占空比进行调整。具体地，本实施例中，占空比修正电路接收到占空比修正值后，根据修正值的首位判断是对时钟信号的低电平还是高电平做出调整，再根据修正值具体数值对时钟信号相应的低电平或高电平进行调整。这里占空比修正电路将数字量的占空比修正值转换成时钟信号高电平或低电平的延时时间，达到调整时钟信号CLK_IN占空比的目的。需要说明的是，这里的占空比修正电路只对时钟信号CLK_IN的占空比进行改变，而不改变时钟的频率。
实施例3
如图7所示，本实施例3中所揭示的占空比调整装置，包括电压检测电路、占空比检测电路、调整判断电路和占空比修正电路，其中，电压检测电路一端接上述第一中间节点Va，另一端接调整判断电路，用于检测节点Va的电压值，并将检测到的电压值输出给调整判断电路；占空比检测电路一端接上述第二中间节点Vb，另一端接调整判断电路，用于检测节点Vb处时钟信号的占空比，并将检测到的占空比输出给调整判断电路。这里的电压检测电路和占空比检测电路分别与实施例1中的电压检测电路和实施例2中的占空比检测电路的原理和结构相同，可参照上述描述，这里不做赘述。
调整判断电路与占空比检测电路和电压检测电路均连接，且与占空比修正电路连接，用于接收占空比检测电路输送过来的占空比值及电压检测电路输送过来的电压值，并综合根据该占空比值和电压值判断是否调整时钟信号CLK_IN的占空比。若判断出需要调整时钟信号CLK_IN的占空比，则对应输出占空比修正值给占空比修正电路。本实施例中，调整判断电路采用数字控制逻辑单元，其可基于硬件描述语言编写实现，也可以用定制电路实现占空比调整。与上述实施例1、2一样，占空比修正电路串接于时钟信号CLK_IN和时钟驱动器之间，且也与调整判断电路相连，其用于接收调整判断电路输出的占空比修正值，根据该占空比修正值对时钟信号CLK_IN的占空比进行调整。具体地，本实施例中，占空比修正电路接收到占空比修正值后，根据修正值的首位判断是对时钟信号的低电平还是高电平做出调整，再根据修正值具体数值对时钟信号相应的低电平或高电平进行调整。这里占空比修正电路将数字量的占空比修正值转换成时钟信号高电平或低电平的延时时间，达到调整时钟信号CLK_IN占空比的目的。需要说明的是，这里的占空比修正电路只对时钟信号CLK_IN的占空比进行改变，而不改变时钟的频率。
本发明实施例所揭示的一种谐振系统的占空比调整方法，其中，这里的谐振系统可参见上述描述，也可以是现有其他谐振系统，如图8所示，所述占空比调整方法包括以下步骤：
S1，检测第二中间节点Vb的时钟信号的占空比和/或检测第一中间节点Va的电压值。
具体地，本发明实施例可以单一的检测第二中间节点Vb的时钟信号的占空比，或单一的检测第一中间节点Va的电压值，或者检测第二中间节点Vb的时钟信号的占空比和第一中间节点Va的电压值，具体如何检测可参照上述对电压检测电路、占空比检测电路的描述，这里不再赘述。
S2，根据第二中间节点Vb的时钟信号的占空比和/或第一中间节点Va的电压调整时钟驱动器输入的时钟信号CLK_IN的占空比。
具体地，与步骤S1对应，若，S1中检测的是第二中间节点Vb的时钟信号的占空比，则步骤S2根据该第二中间节点Vb的时钟信号的占空比调整时钟驱动器输入的时钟信号CLK_IN的占空比，具体如何检测和调整可参照上述实施例2中的描述；同理，若，S1中检测的是第一中间节点Va的电压值，则步骤S2根据该第一中间节点Va的电压值，调整时钟驱动器输入的时钟信号CLK_IN的占空比，具体如何检测和调整可参照上述实施例1中的描述；若，S1中检测的是第一中间节点Va的电压值及第二中间节点Vb的时钟信号的占空比，则步骤S2根据该第一中间节点Va的电压值及第二中间节点Vb的时钟信号的占空比调整时钟驱动器输入的时钟信号CLK_IN的占空比，具体如何检测和调整可参照上述实施例3中的描述。
本发明通过检测谐振系统中虚地点的电压值或时钟驱动器输出的时钟信号占空比，或者综合考虑该电压值和占空比两个参数，对系统初始输入的时钟信号占空比进行精确调整，最大程度保证时钟信号波形的完整性。
本发明的技术内容及技术特征已揭示如上，然而熟悉本领域的技术人员仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰，因此，本发明保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利申请权利要求所涵盖。

Claims (12)

1.一种谐振系统的占空比调整装置，其特征在于，包括谐振系统及占空比调整装置，
所述谐振系统包括时钟驱动器、第一电容和电感，所述时钟驱动器一端接时钟信号，另一端接所述电感；所述第一电容接于时钟驱动器和电感之间，用于在时钟信号上升沿和下降沿分别进行充电和放电，所述电感另一端接供电电压且形成一第一中间节点；
所述占空比调整装置与谐振系统相连，用于检测经时钟驱动器输出的时钟信号的占空比和/或检测所述第一中间节点的电压，根据所述时钟驱动器输出的占空比和/或第一中间节点的电压值，调整输入到时钟驱动器的时钟信号的占空比。
2.根据权利要求1所述的谐振系统的占空比调整装置，其特征在于，所述第一电容一端接于时钟驱动器和电感之间，形成第二节点，另一端接地；所述第一电容是时钟网格的寄生电容和负载电容之和。
3.根据权利要求1所述的谐振系统的占空比调整装置，其特征在于，所述谐振系统还包括第二电容和第三电容，所述第二电容一端接所述供电电压，另一端与第三电容串接，所述第三电容另一端接地；所述电感另一端接于第二电容和第三电容之间，形成所述第一中间节点；所述第二和第三电容是去耦电容。
4.根据权利要求2所述的谐振系统的占空比调整装置，其特征在于，所述占空比调整装置包括相连的检测电路和占空比调整电路，所述检测电路用于检测经时钟驱动器输出的时钟信号的占空比和/或检测所述第一中间节点的电压值；所述占空比调整电路用于根据所述经时钟驱动器输出的时钟信号的占空比和/或第一中间节点的电压值，调整输入到时钟驱动器的时钟信号的占空比。
5.根据权利要求4所述的谐振系统的占空比调整装置，其特征在于，所述检测电路包括电压检测电路，所述电压检测电路一端接所述第一中间节点，另一端接占空比调整电路，用于检测所述第一中间节点的电压，并将所述电压值输出给占空比调整电路。
6.根据权利要求4所述的谐振系统的占空比调整装置，其特征在于，所述检测电路包括占空比检测电路，所述占空比检测电路一端接所述第二中间节点，另一端接占空比调整电路，用于检测第二中间节点处时钟信号的占空比，并将所述占空比输出给占空比调整电路。
7.根据权利要求4所述的谐振系统的占空比调整装置，其特征在于，所述检测电路包括电压检测电路和占空比检测电路，
所述电压检测电路一端接所述第一中间节点，另一端接占空比调整电路，用于检测所述第一中间节点的电压，并将所述电压值输出给占空比调整电路；
所述占空比检测电路一端接所述第二中间节点，另一端接占空比调整电路，用于检测第二中间节点处时钟信号的占空比，并将所述占空比输出给占空比调整电路。
8.根据权利要求4所述的谐振系统的占空比调整装置，其特征在于，所述占空比调整电路包括相连的调整判断电路和占空比修正电路，其中，
所述调整判断电路接于检测电路和占空比修正电路之间，用于根据检测电路输出的占空比和/或第一中间节点的电压值，判断是否调整输入到时钟驱动器的时钟信号的占空比，若是，则输出占空比修正值给占空比修正电路；
所述占空比修正电路接于时钟信号和时钟驱动器之间，用于根据所述占空比修正值对时钟信号的占空比进行调整。
9.一种谐振系统的占空比调整方法，其特征在于，所述谐振系统包括时钟驱动器、第一电容和电感，所述时钟驱动器一端接时钟信号，另一端接所述电感；所述第一电容接于时钟驱动器和电感之间，在时钟信号上升和下降沿分别进行充电和放电；所述电感另一端接供电电压形成一第一中间节点，所述占空比调整方法包括：
S1，检测经时钟驱动器输出的时钟信号的占空比和/或检测所述第一中间节点的电压值；
S2，根据所述时钟驱动器输出的占空比和/或第一中间节点的电压值，调整时钟驱动器输入的时钟信号的占空比。
10.根据权利要求9所述的谐振系统的占空比调整方法，其特征在于，S2中，根据所述时钟驱动器输出的占空比调整时钟驱动器输入的时钟信号的占空比的步骤包括：
S21，检测经时钟驱动器输出的时钟信号的占空比；
S22，根据所述占空比判断是否调整时钟驱动器输入的时钟信号的占空比，若是，则生成占空比修正值，并进入S23；
S23，根据所述占空比修正值对时钟驱动器输入的时钟信号的占空比进行调整。
11.根据权利要求9所述的谐振系统的占空比调整方法，其特征在于，S2中，根据所述第一中间节点的电压值，调整时钟驱动器输入的时钟信号的占空比的步骤包括：
S21′，检测第一中间节点的电压值；
S22′，根据所述电压值，判断是否调整时钟驱动器输入的时钟信号的占空比，若是，则生成占空比修正值，并进入S23′；
S23′，根据所述占空比修正值对时钟驱动器输入的时钟信号的占空比进行调整。
12.根据权利要求9所述的谐振系统的占空比调整方法，其特征在于，S2中，根据所述检测电路输出的占空比和第一中间节点的电压值，调整时钟驱动器输入的时钟信号的占空比的步骤包括：
S21″，检测经时钟驱动器输出的时钟信号的占空比和第一中间节点的电压值；
S22″，综合根据所述占空比和电压值，判断是否调整时钟驱动器输入的时钟信号的占空比，若是，则生成占空比修正值，并进入S23″；
S23″，根据所述占空比修正值对时钟驱动器输入的时钟信号的占空比进行调整。
CN201810601940.4A 2018-06-12 2018-06-12 一种谐振系统的占空比调整装置及方法 Pending CN110601679A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810601940.4A CN110601679A (zh) 2018-06-12 2018-06-12 一种谐振系统的占空比调整装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810601940.4A CN110601679A (zh) 2018-06-12 2018-06-12 一种谐振系统的占空比调整装置及方法

Publications (1)

Publication Number Publication Date
CN110601679A true CN110601679A (zh) 2019-12-20

Family

ID=68848977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810601940.4A Pending CN110601679A (zh) 2018-06-12 2018-06-12 一种谐振系统的占空比调整装置及方法

Country Status (1)

Country Link
CN (1) CN110601679A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1633742A (zh) * 2002-02-19 2005-06-29 皇家飞利浦电子股份有限公司 N相集成降压转换器
CN103326580A (zh) * 2011-12-01 2013-09-25 台达电子企业管理（上海）有限公司 直流-直流转换器、电力变换器及其控制方法
CN106575888A (zh) * 2014-08-06 2017-04-19 曼珀斯有限公司 能够调整谐振频率的磁共振无线功率传输装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1633742A (zh) * 2002-02-19 2005-06-29 皇家飞利浦电子股份有限公司 N相集成降压转换器
CN103326580A (zh) * 2011-12-01 2013-09-25 台达电子企业管理（上海）有限公司 直流-直流转换器、电力变换器及其控制方法
CN106575888A (zh) * 2014-08-06 2017-04-19 曼珀斯有限公司 能够调整谐振频率的磁共振无线功率传输装置

Similar Documents

Publication Publication Date Title
US8037340B2 (en) Apparatus and method for micro performance tuning of a clocked digital system
TWI463769B (zh) 充電幫浦裝置
KR101239709B1 (ko) 반도체 메모리 장치의 듀티 사이클 보정 회로
US20160118882A1 (en) Controlling Voltage Generation and Voltage Comparison
US9870014B1 (en) Digital low drop-out regulator
CN105958971A (zh) 一种时钟占空比校准电路
JP2008079274A (ja) 周波数比較器、周波数合成器及び関連方法
US8773186B1 (en) Duty cycle correction circuit
US10108211B2 (en) Digital low drop-out regulator
EP2899838A1 (en) Charging control circuit, charging apparatus, charging control method and charging method
US11251706B2 (en) Multiphase switched mode power supply clocking circuits and related methods
US20080024235A1 (en) Digital frequency jittering apparatus with random data generator and method thereof
CN104753499A (zh) 占空比校准电路
CN104980126A (zh) 一种时钟占空比调整电路及多相位时钟产生器
US6262607B1 (en) Output buffer circuit
US8928421B2 (en) Control circuit for reducing electromagnetic interference
CN111262559B (zh) 具有校正功能的延迟线电路及其校正方法
US10275064B2 (en) In cell touch display device and common voltage generating method thereof
CN110601679A (zh) 一种谐振系统的占空比调整装置及方法
TW201347494A (zh) 車內的控制器具用的接收設備及產生同步脈波的方法（一）
KR20160149362A (ko) 위상 고정 루프 및 그것의 동작 방법
US9645623B2 (en) Semiconductor integrated circuit and method of controlling power supply
CN102255497A (zh) 电荷泵电路的控制电路
US8013593B2 (en) Voltage measuring apparatus for semiconductor integrated circuit and voltage measuring system having the same
KR102366952B1 (ko) 지연고정루프 기반의 클럭 복원 장치 및 이를 구비한 수신 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination