CN110599971B - 移位寄存器、栅极驱动电路及显示装置 - Google Patents

移位寄存器、栅极驱动电路及显示装置 Download PDF

Info

Publication number
CN110599971B
CN110599971B CN201910711344.6A CN201910711344A CN110599971B CN 110599971 B CN110599971 B CN 110599971B CN 201910711344 A CN201910711344 A CN 201910711344A CN 110599971 B CN110599971 B CN 110599971B
Authority
CN
China
Prior art keywords
transistor
pull
pole
signal
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910711344.6A
Other languages
English (en)
Other versions
CN110599971A (zh
Inventor
华刚
张勇
方浩博
林坚
张丽敏
杨智超
张亚伟
孙泽鹏
张磊
秦相磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910711344.6A priority Critical patent/CN110599971B/zh
Publication of CN110599971A publication Critical patent/CN110599971A/zh
Application granted granted Critical
Publication of CN110599971B publication Critical patent/CN110599971B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供一种移位寄存器、栅极驱动电路及显示装置，属于显示技术领域。本发明的移位寄存器，用于为显示面板中的栅线提供栅信号；显示面板包括中每行像素单元由两行栅线控制，分别为第一栅线和第二栅线；移位寄存器包括栅信号产生单元和控制单元；所述栅信号产生单元，用于为所述第一栅线和所述第二栅线中的一者提供栅信号；若所述栅信号产生单元用于为所述第一栅线提供栅信号，所述控制单元，能够在所述第二栅线被写入非工作电平信号时，为所述第一栅线写入工作电平信号；若所述栅信号产生单元用于为所述第二栅线提供栅信号，所述控制单元，能够在所述第一栅线被写入非工作电平信号时，为所述Gn2写入工作电平信号。

Description

移位寄存器、栅极驱动电路及显示装置
技术领域
本发明属于显示技术领域，具体涉及一种移位寄存器、栅极驱动电路及显示装置。
背景技术
穿戴显示、电子货架标签显示(ESL)等主要是采用低频驱动，即画面刷新速度慢，对功耗敏感。目前采用的是电子纸膜型的ESL，不足之处在于纸膜依赖性强，只有少数几家厂家能够制作，并且无法兼容穿戴快速驱动的兼容性，色差方面表示也较差。目前替代电子纸膜型的ESL的是反射式的液晶显示(LCD)型的ESL的应用，即通过去掉背光后，达到降低功耗的目的，但是LCD 型的低频驱动依赖于画面保持能力方面较纸膜型的保持能力要差，由于薄膜晶体管(TFT)长时间在负偏压下偏置，导致VTH漂移引起TFT漏电因素增大，并且产生额外的功耗。因此，在驱动的过程中，通过减压(Destress)的操作方式，采用双栅双信号两级 TFT分别控制同一个像素开启，利用保持过程中，单方面打开其中某一个TFT，调整TFT的偏压状态，而不造成数据信号的紊乱及TFT的漏电。但是目前这种功能依赖于定制的驱动芯片(IC)，需要IC在固定的时间实现信号的提供，限制较大，并且一方面需要IC提供栅走线，特别是大尺寸应用的时候，边框压力将进一步增大。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一，提供一种移位寄存器、栅极驱动电路及显示装置。
解决本发明技术问题所采用的技术方案是一种移位寄存器，用于为显示面板中的栅线提供栅信号；所述显示面板包括多行像素单元，每一行像素单元由两行栅线控制，分别为第一栅线和第二栅线；所述移位寄存器单元包括栅信号产生单元和控制单元；其中，
所述栅信号产生，用于为所述第一栅线和所述第二栅线中的一者提供栅信号；若所述栅信号产生单元用于为所述第一栅线提供栅信号，所述控制单元，能够在所述第二栅线被写入非工作电平信号时，为所述第一栅线写入工作电平信号；
若所述栅信号产生单元用于为所述第二栅线提供栅信号，所述控制单元，能够在所述第一栅线被写入非工作电平信号时，为所述第二栅线写入工作电平信号。
优选的是，所述控制单元包括控制晶体管；其中，
所述控制晶体管的第一极连接工作电平信号端，第二极连接所述栅信号产生单元的信号输出端，控制极连接控制信号线。
优选的是，所述栅信号产生单元包括：输入模块、上拉模块、下拉控制模块、下拉模块、复位模块、降噪模块；其中，
所述输入模块，用于根据输入信号控制上拉节点的电位；所述上拉节点为所述输入模块、所述上拉模块、所述下拉模块之间的连接节点；
所述上拉模块，用于在所述上拉节点的电位的控制下，通过第一时钟信号上拉信号输出端的电位；
所述下拉控制模块，用于根据第二时钟信号控制下拉节点的电位；所述下拉节点为所述下拉控制模块和所述下拉模块之间的连接节点；
所述下拉模块，用于在所述上拉节点的电位的控制下，通过非工作电平信号下拉所述下拉节点的电位；
所述降噪模块，用于在所述下拉节点的电位的控制下，通过非工作电平信号下拉所述上拉节点和所述信号输出端的电位；
所述复位模块，用于在复位信号的控制下，通过非工作电平信号对所述上拉节点和所述信号输出端的电位进行复位。
优选的是，所述输入模块包括第一晶体管；其中，
所述第一晶体管的第一极和控制极连接信号输入端，第二极连接所述上拉节点。
优选的是，所述上拉模块包括：第三晶体管和存储电容；其中，
所述第三晶体管的第一极连接第一时钟信号端，第二极连接信号输出端，控制极连接所述上拉节点；
所述存储电容的第一端连接所述上拉节点，第二端连接所述信号输出端。
优选的是，所述复位模块包括：第二晶体管和第四晶体管；其中，
所述第二晶体管的第一极连接上拉节点，第二极连接非工作电平信号端，控制极连接复位信号端；
所述第四晶体管的第一极连接信号输出端，第二极连接所述非工作电平信号端，控制极连接所述复位信号端。
优选的是，所述下拉控制模块包括：第五晶体管和第九晶体管；其中，
所述第五晶体管的第一极连接所述第九晶体管的第一极，第二极连接所述下拉节点，控制极连接所述第九晶体管的第二极；
所述第九晶体管的第一极和控制极均连接第二时钟信号端，第二极连接所述下拉节点。
优选的是，所述控制单元包括控制晶体管；其中，
所述控制晶体管的第一极连接所述第二时钟信号端，第二极连接所述栅信号产生单元的信号输出端，控制极连接控制信号线。
优选的是，所述下拉模块包括：第六晶体管和第八晶体管；其中，
所述第六晶体管的第一极连接所述下拉节点，第二极连接非工作电平信号端，控制极连接所述上拉节点；
所述第八晶体管的第一极连接所述下拉控制模块，第二极连接所述非工作电平信号端，控制极连接所述上拉节点。
优选的是，所述降噪模块包括：第十晶体管和第十一晶体管；其中，
所述第十晶体管的第一极连接所述上拉节点，第二极连接非工作电平信号端，控制极连接所述下拉节点；
所述第十一晶体管的第一极连接所述信号输出端，第二极连接非工作电平信号端，控制极连接所述下拉节点。
优选的是，所述移位寄存器的信号输出端连接两个子信号输出端；两个所述子信号输出端，用于分别给两相邻行像素单元提供栅信号。
解决本发明技术问题所采用的技术方案是一种栅极驱动电路，包括多个级联的上述的任意一种移位寄存器；其中，
本级移位寄存器的信号输入端连接上一级移位寄存器的信号输出端；
本级移位寄存器的信号输出端连接控制第n行像素单元的第二栅线和控制第n-1行像素单元的第一栅线；其中，n为大于等于 2的整数。
解决本发明技术问题所采用的技术方案是一种显示装置，包括上述的栅极驱动电路；其中，所述像素单元包括第一开关晶体管、第二开关晶体管和显示电极；其中，所述第一开关晶体管的第一极连接所述显示电极，第二极连接所述第二开关晶体管的第一极，控制极连接所述第一栅线；所述第二开关晶体管的第二极连接数据线，控制极连接所述第二栅线。
附图说明
图1为本发明的实施例1的移位寄存器的结构框图；
图2为本发明的实施例1的移位寄存器的电路图；
图3为一种像素单元的结构示意图；
图4为本发明的实施例1的显示面板的结构示意；
图5为本发明的实施例1的显示面板的驱动方法的时序图。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
本发明实施例中的所采用的晶体管可以为薄膜晶体管或场效应管或其他特性的相同器件，由于采用的晶体管的源极和漏极是对称的，所以其源极、漏极是没有区别的。在本发明实施例中，为区分晶体管的源极和漏极，将其中一极称为第一极，另一极称为第二极，栅极称为控制极。此外按照晶体管的特性区分可以将晶体管分为N型和P型，以下实施例中是以N型晶体管进行说明的，当采用N型晶体管时，第一极为N型晶体管的源极，第二极为N型晶体管的漏极，栅极输入高电平时，源漏极导通，P型相反。可以想到的是采用P型晶体管实现是本领域技术人员可以在没有付出创造性劳动前提下轻易想到的，因此也是在本发明实施例的保护范围内的。
在此需要说明的是，本实施例中工作电平是指高电平，非工作电平则指低电平；相应的，工作电平信号端是指高电平信号端，非工作电平信号端则是指低电平信号端。在对本发明实施例的具体实例描述之前，对本发明实施例中的移位寄存器所应用的显示面板结构进行具体说明，但以下只是给出一种显示面板的示例结构，但本发明实施例中的显示面板并不局限于这一种显示面板。
一种显示面板，包括呈阵列排布的多个像素单元；位于同一行的像素单元由两行栅线控制，分别为第一栅线和第二栅线位于同一列像素单元连接同一条数据线。其中，如图3所示，每个像素单元可以包括第一开关晶体管T1、第二开关晶体管T2和显示电极；第一开关晶体管T1的第一极连接显示电极，第二极连接第二开关晶体管T2的第一极，控制极连接第一栅线；第二开关晶体管T2的第二极连接数据线，控制极连接第二栅线。其中，显示电极可以是像素电极也可以是公共电极，在本发明实施例中以显示电极为像素电极为例。在下述描述中用于控制第n行像素单元的第一栅线用Gn1表示，第二栅线用Gn2表示。
以给位于第n行中的一个像素单元进行数据写入为例。给Gn1 和Gn2同时输入高电平信号，第一开关晶体管T1和第二开关晶体管T2均被打开，通过给数据线写入相应的数据电压信号，此时数据电压信号通过导通的第一开关晶体管T1和第二开关晶体管T2 被写入像素电极，以使像素电极和像素单元中公共电极之间形成，以使液晶分子发生，实现相应灰阶的显示。
对于栅线上所输入的栅信号是由相应的移位寄存器提供的。本发明实施例中的显示面板包括栅极驱动电路，栅极驱动电路则包括多个级联的移位寄存器。其中，每个移位寄存器具有两个信号输出端OUTPUT；用于控制一行像素单元的两条栅线连接两个不同的移位寄存器的信号输出端OUTPUT。例如：第一个移位寄存器的第二个信号输出端OUTPUT连接用于控制第二行像素单元的第一行栅线G21，第二个移位寄存器的第一个信号输出端 OUTPUT连接用于控制第二行像素单元的第二行栅线G22，第二个移位寄存器的第二个信号输出端OUTPUT连接用于控制第三行像素单元的第一行栅线G31，依此类推。
应当理解的是，由于控制同一行像素单元的两条栅线接收来自不同的移位寄存器输出的栅信号，因此，用于控制同一行像素单元的两个移位寄存器输出的工作电平应当存在1/2周期的交叠。
实施例1：
结合图1-3所示，本实施例提供一种移位寄存器，包括：栅信号产生单元和控制单元；其中，栅信号产生单元用于为控制同一行像素单元的第一栅线Gn1和第二栅线Gn2中的一者提供栅信号；若栅信号产生单元用于为Gn1提供栅信号，控制单元用于在 Gn2被写入低电平信号时，为Gn1写入高电平信号；若栅信号产生单元用于为Gn2提供栅信号，控制单元用于在Gn1被写入低电平信号时，为Gn2写入高电平信号。
具体的，若栅线信号产生单元为Gn1提供栅信号，当Gn2被写入低电平信号时，由Gn1和Gn2所控制的一行像素单元则处于数据保持阶段(也即数据线上被写入的数据电压不能够被写入该行像素单元)，此时，控制单元则可以控制Gn1被写入工作电平，这样一来，Gn1和Gn2所控制的每个像素单元中的第一开关被打开，应当理解的是，由于此时Gn2被写入低电平信号，像素单元依旧处于数据保持阶段，并不会有数据信号被写入；而在数据保持阶段能够使第一开关晶体管T1被打开，而并非长时间处于低压偏置状态，可以有效避晶体管的控制极长时间偏置造成阈值电压 (Vth)漂移，从而可以有效的抑制像素单元的漏电；同理，若栅线信号产生单元为Gn2提供栅信号，当Gn1被写入低电平信号时，由Gn1和Gn2所控制的一行像素单元则处于数据保持阶段，此时，控制单元则可以控制Gn2被写入高电平，以使第二晶体管M2被打开。
其中，本实施例中的控制单元具体可以是控制晶体管M12；该控制晶体管M12的源极连接高电平信号端，漏极连接栅信号产生单元的信号输出端OUTPUT，栅极连接控制信号线。
具体的，在移位寄存器所控制的行像素单元处于数据保持阶段时，控制信号线被写入高电平信号，控制晶体管M12被打开，高电平信号端的高电平信号通过栅信号产生单元的信号输出端OUTPUT输出给与之连接栅线，以控制与栅线连接晶体管(第一开关晶体管T1或者第二开关晶体管T2)被打开。
其中，本实施例的移位寄存器的栅信号产生单元可以包括：输入模块、上拉模块、下拉控制模块、下拉模块、复位模块、降噪模块。
具体的，输入模块用于根据输入信号控制上拉节点PU的电位；上拉节点PU为输入模块、上拉模块、下拉模块之间的连接节点；上拉模块用于在上拉节点PU的电位的控制下，通过第一时钟信号上拉信号输出端OUTPUT的电位；下拉控制模块用于根据第二时钟信号控制下拉节点PD的电位；下拉节点PD为下拉控制模块和下拉模块之间的连接节点；下拉模块用于在上拉节点PU的电位的控制下，通过非工作电平信号下拉下拉节点PD的电位；降噪模块用于在下拉节点PD的电位的控制下，通过非工作电平信号下拉上拉节点PU和信号输出端OUTPUT的电位；复位模块用于在复位信号的控制下，通过非工作电平信号对上拉节点PU和信号输出端OUTPUT的电位进行复位。本实施例中的输入模块具体可以包括第一晶体管M1，该第一晶体管M1的源极和栅极均连接信号输入端INPUT，漏极连接上拉节点PU。
其中，当信号输入端INPUT输入高电平信号时，第一晶体管 M1打开，且高电平信号通过第一晶体管M1将上拉节点PU的电位拉高。
本实施例中的上拉模块具体可以包括第三晶体管M3和存储电容C1；该第三晶体管M3的源极连接第一时钟信号端CLK，漏极连接信号输出端OUTPUT，栅极连接上拉节点PU；存储电容 C1的第一端连接上拉节点PU，第二端连接信号输出端OUTPUT。
其中，当上拉节点PU被充电至高电平时，存储电容C1被充电，第三晶体管M3被打开，将第一时钟信号端CLK上写入的第一时钟信号通过信号输出端OUTPUT输出。
本实施例中的复位模块包括第二晶体管M2和第四晶体管M4；该第二晶体管M2的源极连接上拉节点PU，漏极连接地电平信号端，栅极连接复位信号端RESET；该第四晶体管M4的源极连接信号输出端OUTPUT，漏极连接低电平信号端VSS，栅极连接复位信号端RESET。
其中，当复位信号端RESET被写入高电平信号时，第二晶体管M2和第四晶体管M4均被打开，通过低电平信号端VSS写入的低电平信号将上拉节点PU的电位拉低，完成对上拉节点PU电位的复位；以及通过低电平信号端VSS写入的低电平信号将信号输出端OUTPUT的电位拉低，以完成对信号输出端OUTPUT的信号的复位。
本实施例中的下拉控制模块具体可以包括第五晶体管M5和第九晶体管M9；该第五晶体管M5的源极连接第九晶体管M9的源极，漏极连接下拉节点PD，控制极连接第九晶体管M9的漏极；该第九晶体管M9的源极和控制极均连接第二时钟信号端CLKB，漏极连接下拉节点PD。
其中，当第二时钟信号端CLKB写入高电平信号时，第九晶体管M9打开，且高平信号通过第九晶体管M9传输至第五晶体管M5的栅极，第五晶体管M5同时被打开，并通过第二时钟信号所写入的高电平信号将下拉节点PD拉高。
进一步的，当本实施例中的控制单元包括控制晶体管M12时，该控制晶体管M12的源极连接在第二时钟信号端CLKB，漏极连接栅信号产生单元的信号输出端OUTPUT，栅极连接控制信号线。
其中，在移位寄存器所控制的行像素单元处于数据保持阶段时，控制信号线被写入高电平信号，控制晶体管M12被打开，在第二时钟信号端CLKB写入的高电平信号时，高电平信号通过栅信号产生单元的信号输出端OUTPUT输出给与之连接栅线，以控制与栅线连接晶体管(第一晶体管M1或者第二晶体管M2)被打开。
本实施例中的下拉模块具体可以包括第六晶体管M6和第八晶体管M8；该第六晶体管M6的源极连接下拉节点PD，漏极连接低电平信号端VSS，栅极连接上拉节点PU；该第八晶体管M8 的源极连接下拉控制模块，漏极连接低电平信号端VSS，栅极连接上拉节点PU。
其中，当上拉节点PU为高电平时，第六晶体管M6和第八晶体管M8被打开，通过低电平信号端VSS写入的低电平信号，将下拉节点PD的电位拉低。
本实施例中的降噪模块具体可以包括第十晶体管M10和第十一晶体管M11；该第十晶体管M10的源极连接上拉节点PU，漏极连接低电平信号端VSS，栅极连接下拉节点PD；该第十一晶体管M11的源极连接信号输出端OUTPUT，漏极连接低电平信号端 VSS，栅极连接下拉节点PD。
其中，当下拉节点PD为高电平时，第十晶体管M10和第十一晶体管M11被打开，通过低电平信号端VSS写入的低电平信号对上拉节点PU和信号输出端OUTPUT的电位进行降噪。
如图1和2所示，本实施例中提供一种移位寄存器单元，包括：输入模块、上拉模块、复位模块、下拉控制模块、下拉模块、降噪模块、控制单元；其中，输入模块包括第一晶体管M1；上拉模块包括第三晶体管M3和存储电容C1；复位模块包括第二晶体管M2和第四晶体管M4；下拉控制模块包括第五晶体管M5和第九晶体管M9；下拉模块包括第六晶体管M6和第八晶体管M8；降噪模块包括第十晶体管M10和第十一晶体管M11；控制单元包括控制晶体管M12。
具体的，第一晶体管M1的源极和栅极均连接信号输入端INPUT，漏极连接上拉节点PU；第三晶体管M3的源极连接第一时钟信号端CLK，漏极连接信号输出端OUTPUT，栅极连接上拉节点PU；存储电容C1的第一端连接上拉节点PU，第二端连接信号输出端OUTPUT；第二晶体管M2的源极连接上拉节点PU，漏极连接地电平信号端，栅极连接复位信号端RESET；第四晶体管 M4的源极连接信号输出端OUTPUT，漏极连接低电平信号端VSS，栅极连接复位信号端RESET；第五晶体管M5的源极连接第九晶体管M9的源极，漏极连接下拉节点PD，控制极连接第九晶体管 M9的漏极；第九晶体管M9的源极和控制极均连接第二时钟信号端CLKB，漏极连接下拉节点PD；控制晶体管M12的源极连接在第二时钟信号端CLKB，漏极连接信号输出端OUTPUT，栅极连接控制信号线；第六晶体管M6的源极连接下拉节点PD，漏极连接低电平信号端VSS，栅极连接上拉节点PU；第八晶体管M8的源极连接第九晶体管M9的漏极和第五晶体管M5的栅极，漏极连接低电平信号端VSS，栅极连接上拉节点PU；第十晶体管M10 的源极连接上拉节点PU，漏极连接低电平信号端VSS，栅极连接下拉节点PD；第十一晶体管M11的源极连接信号输出端OUTPUT，漏极连接低电平信号端VSS，栅极连接下拉节点PD。对于信号输出端OUTPUT的两个子信号输出端OUTPUT分别连接两相邻行像素单元中的各一条栅线。
本实施例中提供一种栅极驱动电路包括多个级联的移位寄存器；其中，本级移位寄存器的信号输入端INPUT连接上一级移位寄存器的信号输入端INPUT；本级移位寄存器的信号输出端 OUTPUT连接下一级移位寄存器的信号输入端INPUT。
本实施例中提供一种显示面板，包括上述的栅极驱动电路。以图4中所示的，该栅极驱动电路包括14个移位寄存器单元为例，其中14个移位寄存器分两组分设于显示面板的栅线的两端；可以看出的这14个移位寄存器用以控制13行像素单元。以下，以控制第二行、第三行、第四行、第五行像素单元的显示为例，对本实施中的显示面板的驱动方法进行说明。其中，用于控制第二行、第三行、第四行、第五行像素单元所涉及到的移位寄存器分别为GOA Unit2、GOA Unit3、GOA Unit4、GOA Unit5、GOA Unit6；控制第二行像素单元的栅线分别为G21、G22；控制第三行像素单元的栅线分别为G31、G32；控制第四行像素单元的栅线分别为 G41、G42；控制第五行像素单元的栅线分别为G51、G52；其中， GOA Unit2的第二子信号输出端output2连接G21，GOA Unit3的第一子信号输出端output1连接G22，GOA Unit3的第二子信号输出端output2连接G31，GOA Unit4的第一子信号输出端output1 连接G32；GOAUnit4的第二子信号输出端output2连接G41； GOA Unit5的第一子信号输出端output1连接G42，GOA Unit5的第二子信号输出端output2连接G51，GOA Unit6的第一子信号输出端output1连接G52。
如图5所示，为显示面板中各个移位寄存器信号输出端 OUTPUT的输出时序图，可以看出都是，由于每个移位寄存器单元需要负责两行像素单元的驱动，且这两个像素单元不同时被驱动，因此，用于控制两相邻行像素单元的移位寄存器的信号输出时序存在1/2周期的交叠。
当对第二行像素单元的进行驱动时，也即控制GOA Unit2和 GOA Unit3进行工作，当GOA Unit2的第二子信号输出端output2 和GOA Unit3第一子信号输出端output1均输出高电平信号，此时第二行像素单元中的各像素单元中的第一晶体管M1和第二晶体管M2均被打开，通过数据线上所写入的数据电压对该行像素单元进行充电；与此同时，通过控制位于显示面板左侧的GOA Unit3、 GOA Unit7、GOA Unit11、中的控制晶体管M12栅极连接的控制信号线被写入高电平信号，以使控制晶体管M12打开，这样一来， G22、G31、G62、G71、G102、G111均选通，此时，第二行像素单元的第二开关晶体管T2被打开，第三行像素单元的第一开关晶体管T1被打开，第六行像素单元的第二开关晶体管T2被打开，第七行像素单元的第一开关晶体管T1被打开，第十行像素单元的第二开关晶体管T2被打开，第十一行像素单元的第一开关晶体管 T1被打开。此时连接GOA Unit3、GOA Unit7、GOA Unit11的控制信号线被选通的时间为一帧画面显示移位寄存器单元信号输出端OUTPUT输出高电平时间的1/2。
当对第三行像素单元进行驱动时，也即控制GOA Unit3和 GOA Unit4进行工作，当GOA Unit3的第二子信号输出端output2 和GOA Unit4第一子信号输出端output1均输出高电平信号，此时第三行像素单元中的各像素单元中的第一晶体管M1和第二晶体管M2均被打开，通过数据线上所写入的数据电压对该行像素单元进行充电；与此同时，通过控制位于显示面板右侧的GOA Unit4、 GOA Unit8、GOA Unit12中的控制晶体管M12栅极连接的控制信号线被写入高电平信号，以使控制晶体管M12打开，这样一来， G32、G41、G72、G81、G112、G121均选通，此时，第三行像素单元中的第二晶体管M2被打开，第四行像素单元中的第一晶体管M1被打开，第七行像素单元的第二晶体管M2被打开，第八行像素单元的第一晶体管M1被打开，第十一行像素单元的第二晶体管M2。此时连接GOA Unit4、GOA Unit8、GOA Unit12的控制信号线被选通的时间为一帧画面显示移位寄存器单元信号输出端 OUTPUT输出高电平时间的1/2。
当对第四行像素单元进行驱动时，也即GOA Unit4和GOA Unit5进行工作，当GOAUnit4的第二子信号输出端output2和 GOA Unit5第一子信号输出端output1均输出高电平信号，此时第四行像素单元中的各像素单元中的第一晶体管M1和第二晶体管 M2均被打开，通过数据线上所写入的数据电压对该行像素单元进行充电；与此同时，通过控制位于显示面板左侧的GOA Unit1、 GOA Unit5、GOA Unit9、GOA Unit13中的控制晶体管M12栅极连接的控制信号线被写入高电平信号，以使控制晶体管M12打开，这样一来，G11、G42、G51、G82、G91、G122、G131均选通，此时，第一行像素单元的第一开关晶体管T1被打开，第四行像素单元的第二开关晶体管T2被打开，第五行像素单元的第一开关晶体管T1被打开，第八行像素单元的第二开关晶体管T2被打开，第九行像素单元的第一开关晶体管T1被打开，第十二行像素单元的第二开关晶体管T2被打开，第十三行像素单元的第一开关晶体管T1被打开。此时连接GOA Unit1、GOA Unit5、GOA Unit9、 GOA Unit13的控制信号线被选通的时间为一帧画面显示移位寄存器单元信号输出端OUTPUT输出高电平时间的1/2。
当对第五行像素单元进行驱动时，也即控制GOA Unit5和 GOA Unit6进行工作，当GOA Unit5的第二子信号输出端output2 和GOA Unit6第一子信号输出端output1均输出高电平信号，此时第五行像素单元中的各像素单元中的第一晶体管M1和第二晶体管M2均被打开，通过数据线上所写入的数据电压对该行像素单元进行充电；与此同时，通过控制位于显示面板右侧的GOA Unit2、 GOA Unit6、GOA Unit10、GOA Unit14中的控制晶体管M12栅极连接的控制信号线被写入高电平信号，以使控制晶体管M12打开，这样一来，G21、G52、G61、G92、G101、G132均选通，此时第二行像素单元中的第一开关晶体管T1被打开，第五行像素单元中的第二晶体管M2被打开，第六行像素单元中的第一晶体管M1 被打开，第九行像素单元的第二晶体管M2被打开，第十行像素单元的第一晶体管M1被打开，第十三行像素单元的第二晶体管 M2。此时连接GOA Unit2、GOA Unit6、GOA Unit10、GOA Unit14 的控制信号线被选通的时间为一帧画面显示移位寄存器单元信号输出端OUTPUT输出高电平时间的1/2。
由上述显示面板的驱动方法可以看出的是，在扫描四行像素单元的过程中，则通过控制控制晶体管M12的开启，对显示面板中各行像素单元中的第一开关晶体管T1和第二开关晶体管T2由低电平至高电平变化，从而有效的改善在显示面板的显示过程中，每个像素单元除数据写入阶段外，其中的第一开关晶体管T1和第二开关晶体管T2长期处于低压偏置，而导致漏电的问题。
在此需要说明的是，显示面板在驱动过程中，在各个像素单元非数据写入阶段，其中的第一开关晶体管T1和第二开关晶体管 T2被由被低电平信号转变为高电平信号的次数，可以根据显示面板的尺寸等因素具体设定。
相应的，本实施例提供一种显示装置，其包括上述的显示面板。本实施例中的显示装置具体可以是可穿戴设备，例如：腕表等。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种移位寄存器，用于为显示面板中的栅线提供栅信号；所述显示面板包括多行像素单元，一行像素单元由两行栅线控制，分别为第一栅线和第二栅线；其特征在于，所述移位寄存器包括栅信号产生单元和控制单元；其中，
所述栅信号产生单元，用于为所述第一栅线和所述第二栅线中的一者提供栅信号；若所述栅信号产生单元用于为所述第一栅线提供栅信号，所述控制单元，能够在所述第二栅线被写入非工作电平信号时，为所述第一栅线写入工作电平信号；
若所述栅信号产生单元用于为所述第二栅线提供栅信号，所述控制单元，能够在所述第一栅线被写入非工作电平信号时，为所述第二栅线写入工作电平信号；
其中，所述控制单元包括控制晶体管；所述控制晶体管的第一极连接第二时钟信号端，第二极连接所述栅信号产生单元的信号输出端，控制极连接控制信号线；
在所述移位寄存器所控制的行像素单元处于数据保持阶段时，控制信号线被写入工作电平信号，所述控制晶体管被打开；在第二时钟信号端写入的工作电平信号时，工作电平信号通过栅信号产生单元的信号输出端输出给与之连接栅线，以控制与栅线连接晶体管被打开。
2.根据权利要求1所述的移位寄存器，其特征在于，所述栅信号产生单元包括：输入模块、上拉模块、下拉控制模块、下拉模块、复位模块、降噪模块；其中，
所述输入模块，用于根据输入信号控制上拉节点的电位；所述上拉节点为所述输入模块、所述上拉模块、所述下拉模块之间的连接节点；
所述上拉模块，用于在所述上拉节点的电位的控制下，通过第一时钟信号上拉信号输出端的电位；
所述下拉控制模块，用于根据第二时钟信号控制下拉节点的电位；所述下拉节点为所述下拉控制模块和所述下拉模块之间的连接节点；
所述下拉模块，用于在所述上拉节点的电位的控制下，通过非工作电平信号下拉所述下拉节点的电位；
所述降噪模块，用于在所述下拉节点的电位的控制下，通过非工作电平信号下拉所述上拉节点和所述信号输出端的电位；
所述复位模块，用于在复位信号的控制下，通过非工作电平信号对所述上拉节点和所述信号输出端的电位进行复位。
3.根据权利要求2所述的移位寄存器，其特征在于，所述输入模块包括第一晶体管；其中，
所述第一晶体管的第一极和控制极连接信号输入端，第二极连接所述上拉节点。
4.根据权利要求2所述的移位寄存器，其特征在于，所述上拉模块包括：第三晶体管和存储电容；其中，
所述第三晶体管的第一极连接第一时钟信号端，第二极连接信号输出端，控制极连接所述上拉节点；
所述存储电容的第一端连接所述上拉节点，第二端连接所述信号输出端。
5.根据权利要求2所述的移位寄存器，其特征在于，所述复位模块包括：第二晶体管和第四晶体管；其中，
所述第二晶体管的第一极连接上拉节点，第二极连接非工作电平信号端，控制极连接复位信号端；
所述第四晶体管的第一极连接信号输出端，第二极连接所述非工作电平信号端，控制极连接所述复位信号端。
6.根据权利要求2所述的移位寄存器，其特征在于，所述下拉控制模块包括：第五晶体管和第九晶体管；其中，
所述第五晶体管的第一极连接所述第九晶体管的第一极，第二极连接所述下拉节点，控制极连接所述第九晶体管的第二极；
所述第九晶体管的第一极和控制极均连接第二时钟信号端，第二极连接所述下拉节点。
7.根据权利要求2所述的移位寄存器，其特征在于，所述下拉模块包括：第六晶体管和第八晶体管；其中，
所述第六晶体管的第一极连接所述下拉节点，第二极连接非工作电平信号端，控制极连接所述上拉节点；
所述第八晶体管的第一极连接所述下拉控制模块，第二极连接所述非工作电平信号端，控制极连接所述上拉节点。
8.根据权利要求2所述的移位寄存器，其特征在于，所述降噪模块包括：第十晶体管和第十一晶体管；其中，
所述第十晶体管的第一极连接所述上拉节点，第二极连接非工作电平信号端，控制极连接所述下拉节点；
所述第十一晶体管的第一极连接所述信号输出端，第二极连接非工作电平信号端，控制极连接所述下拉节点。
9.根据权利要求1所述的移位寄存器，其特征在于，所述移位寄存器的信号输出端连接两个子信号输出端；两个所述子信号输出端，用于分别给两相邻行像素单元提供栅信号。
10.一种栅极驱动电路，其特征在于，包括多个级联的如权利要求1-9中任一项所述的移位寄存器；其中，
本级移位寄存器的信号输入端连接上一级移位寄存器的信号输出端；
本级移位寄存器的信号输出端连接控制第n行像素单元的第二栅线和控制第n-1行像素单元的第一栅线；其中，n为大于等于2的整数。
11.一种显示装置，其特征在于，包括权利要求10所述的栅极驱动电路；其中，所述像素单元包括第一开关晶体管、第二开关晶体管和显示电极；其中，所述第一开关晶体管的第一极连接所述显示电极，第二极连接所述第二开关晶体管的第一极，控制极连接所述第一栅线；所述第二开关晶体管的第二极连接数据线，控制极连接所述第二栅线。
CN201910711344.6A 2019-08-02 2019-08-02 移位寄存器、栅极驱动电路及显示装置 Active CN110599971B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910711344.6A CN110599971B (zh) 2019-08-02 2019-08-02 移位寄存器、栅极驱动电路及显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910711344.6A CN110599971B (zh) 2019-08-02 2019-08-02 移位寄存器、栅极驱动电路及显示装置

Publications (2)

Publication Number Publication Date
CN110599971A CN110599971A (zh) 2019-12-20
CN110599971B true CN110599971B (zh) 2022-06-10

Family

ID=68853315

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910711344.6A Active CN110599971B (zh) 2019-08-02 2019-08-02 移位寄存器、栅极驱动电路及显示装置

Country Status (1)

Country Link
CN (1) CN110599971B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111210755A (zh) * 2020-02-25 2020-05-29 合肥京东方光电科技有限公司 移位寄存器、栅极驱动电路及显示面板
WO2021237505A1 (zh) * 2020-05-27 2021-12-02 京东方科技集团股份有限公司 阵列基板、显示面板以及阵列基板的驱动方法
CN111583885B (zh) * 2020-06-17 2021-11-30 京东方科技集团股份有限公司 移位寄存器的驱动方法及装置
CN111986622B (zh) * 2020-08-27 2022-04-26 武汉华星光电技术有限公司 驱动电路及其驱动方法、显示装置
CN111933084B (zh) * 2020-09-02 2023-04-14 京东方科技集团股份有限公司 一种栅极驱动电路、阵列基板、显示装置、以及驱动方法
CN113641266B (zh) * 2021-08-16 2024-06-11 南京京东方显示技术有限公司 触控显示面板及触控显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101191922A (zh) * 2006-12-01 2008-06-04 群康科技(深圳)有限公司 液晶显示面板及其驱动方法
CN101408700A (zh) * 2007-10-08 2009-04-15 中华映管股份有限公司 平面显示器
CN104732939A (zh) * 2015-03-27 2015-06-24 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法
CN106328082A (zh) * 2012-12-05 2017-01-11 株式会社日本显示器 显示装置
CN106526928A (zh) * 2016-12-28 2017-03-22 南京中电熊猫液晶显示科技有限公司 液晶显示面板及其mux驱动的方法
CN107167973A (zh) * 2017-07-07 2017-09-15 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101067618B1 (ko) * 2004-06-29 2011-09-27 엘지디스플레이 주식회사 액정표시패널 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101191922A (zh) * 2006-12-01 2008-06-04 群康科技(深圳)有限公司 液晶显示面板及其驱动方法
CN101408700A (zh) * 2007-10-08 2009-04-15 中华映管股份有限公司 平面显示器
CN106328082A (zh) * 2012-12-05 2017-01-11 株式会社日本显示器 显示装置
CN104732939A (zh) * 2015-03-27 2015-06-24 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法
CN106526928A (zh) * 2016-12-28 2017-03-22 南京中电熊猫液晶显示科技有限公司 液晶显示面板及其mux驱动的方法
CN107167973A (zh) * 2017-07-07 2017-09-15 京东方科技集团股份有限公司 阵列基板、显示装置及其驱动方法

Also Published As

Publication number Publication date
CN110599971A (zh) 2019-12-20

Similar Documents

Publication Publication Date Title
CN110599971B (zh) 移位寄存器、栅极驱动电路及显示装置
US9865211B2 (en) Shift register unit, gate driving circuit and display device
US9824656B2 (en) Gate driver unit, gate driver circuit and driving method thereof, and display device
US9721674B2 (en) GOA unit and method for driving the same, GOA circuit and display device
US7978809B2 (en) Shift register of a display device
US9966957B2 (en) Shift register and a driving method thereof, a gate driving circuit and a display device
CN108932933B (zh) 移位寄存器、栅极驱动电路、显示装置
US11087668B1 (en) Shift register unit and driving method thereof, gate driving circuit
US11581051B2 (en) Shift register and driving method thereof, gate drive circuit, and display device
US11721277B2 (en) Display panel and display device having a driving circuit
CN107016971B (zh) 一种扫描电路单元、栅极驱动电路及扫描信号控制方法
CN112216249B (zh) 栅极驱动电路及显示装置
US10796780B2 (en) Shift register unit and driving method thereof, gate driving circuit and display apparatus
CN107578751B (zh) 数据电压存储电路、驱动方法、液晶显示面板及显示装置
KR101904277B1 (ko) 액정 디스플레이 장치
US11107381B2 (en) Shift register and method for driving the same, gate driving circuit and display device
KR20160017390A (ko) 디스플레이 장치의 게이트 드라이버
CN110599978B (zh) 移位寄存器、栅极驱动电路及显示装置
GB2550507A (en) Display panel and drive circuit therefor
CN110060616B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路
US10937380B2 (en) Shift register and driving method therefor, gate driving circuit and display apparatus
CN107564450B (zh) 栅极驱动电路和显示装置
US10977979B1 (en) GOA circuit and display panel
US11195450B2 (en) Shift register unit using clock signals, gate drive circuit, display panel, display device and driving method
CN111025808A (zh) 显示面板、及其工作方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant