CN110581129A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN110581129A
CN110581129A CN201910119597.4A CN201910119597A CN110581129A CN 110581129 A CN110581129 A CN 110581129A CN 201910119597 A CN201910119597 A CN 201910119597A CN 110581129 A CN110581129 A CN 110581129A
Authority
CN
China
Prior art keywords
gate
layer
inter
region
cut
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910119597.4A
Other languages
English (en)
Other versions
CN110581129B (zh
Inventor
全庸淏
朴钟撤
明成禹
金廷炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN110581129A publication Critical patent/CN110581129A/zh
Application granted granted Critical
Publication of CN110581129B publication Critical patent/CN110581129B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一种半导体器件及其制造方法。该半导体器件可以包括：多个有源区域，在基板上在第一方向上延伸；第一栅极结构和第二栅极结构，在第一方向上彼此间隔开并在基板上在交叉所述多个有源区域的第二方向上延伸；层间绝缘层，覆盖在第一栅极结构和第二栅极结构周围；以及栅极间切割层，在第一方向上穿过第一栅极结构和第二栅极结构以及层间绝缘层，该栅极间切割层包括绝缘材料，其中第一栅极结构和第二栅极结构由栅极间切割层切割，其中在切割第一栅极结构和第二栅极结构的区域处的栅极间切割层的底表面的水平面低于层间绝缘层中的栅极间切割层的底表面的水平面。

Description

半导体器件及其制造方法
技术领域
本发明构思涉及一种半导体器件及其制造方法，更具体地，涉及包括场效应晶体管的半导体器件以及制造该半导体器件的方法。
背景技术
根据场效应晶体管的特征尺寸的减小，栅极的长度和/或提供在栅极下面的沟道的长度已经减小。在这点上，已经进行了各种尝试来改善半导体器件的结构和/或半导体器件的制造方法，从而提高晶体管的工作稳定性和/或可靠性，晶体管的工作稳定性和/或可靠性是决定集成电路性能的重要因素。
发明内容
本发明构思提供了包括通过采用置换金属栅极(RMG)工艺形成的栅极结构的半导体器件，其中可以解决在栅极结构的切割区域中发生的问题。
本发明构思提供一种制造包括栅极结构的半导体器件的方法，该栅极结构通过采用RMG工艺形成，其中可以解决在栅极结构的切割区域中发生的问题。
根据本发明构思的一方面，提供一种半导体器件，该半导体器件包括：多个有源区域，在基板上且在第一方向上延伸；第一栅极结构和第二栅极结构，在第一方向上彼此间隔开并在基板上在交叉所述多个有源区域的第二方向上延伸；层间绝缘层，在第一栅极结构和第二栅极结构周围；以及栅极间切割层，在第一方向上穿过第一栅极结构和第二栅极结构以及层间绝缘层，该栅极间切割层包括绝缘材料，其中第一栅极结构和第二栅极结构由栅极间切割层切割，其中在切割第一栅极结构和第二栅极结构的区域处的栅极间切割层的底表面的水平面低于层间绝缘层中的栅极间切割层的底表面的水平面。
根据本发明构思的另一方面，提供一种半导体器件，该半导体器件包括：多个有源鳍，在基板上且在第一方向上延伸；第一栅极结构和第二栅极结构，在第一方向上彼此间隔开并在基板上在交叉所述多个有源鳍的第二方向上延伸；源极/漏极区域，在所述多个有源鳍的没有被第一栅极结构和第二栅极结构覆盖的区域中；层间绝缘层，在第一栅极结构和第二栅极结构周围覆盖源极/漏极区域；以及栅极间切割层，在第一方向上穿过第一栅极结构和第二栅极结构以及层间绝缘层，其中第一栅极结构和第二栅极结构的每个包括在其两个侧表面处的间隔物，该间隔物包括多层材料层，其中提供在栅极间切割层处的间隔物的材料层的数目小于提供在第一栅极结构和第二栅极结构处的间隔物的材料层的数目，其中在切割第一栅极结构和第二栅极结构的区域处的栅极间切割层的底表面的水平面低于层间绝缘层中的栅极间切割层的底表面的水平面。
根据本发明构思的另一方面，提供一种制造半导体器件的方法，该方法包括：形成在基板上在第一方向上延伸的多个有源区域以及限定所述多个有源区域的器件隔离层；形成包括虚设栅极图案和间隔物的虚设栅极结构，该虚设栅极结构在器件隔离层上在交叉所述多个有源区域的第二方向上延伸；在所述多个有源区域的在虚设栅极结构的两侧暴露的区域处形成源极/漏极区域；在虚设栅极结构周围形成覆盖器件隔离层和源极/漏极区域的层间绝缘层；通过去除虚设栅极图案，在间隔物之间形成在第二方向上延伸的空的空间；通过用金属材料填充该空的空间以形成栅电极，形成包括栅电极和间隔物的栅极结构；去除间隔物的一部分；以及通过去除栅电极内的在去除间隔物时暴露栅电极的侧表面的区域而切割栅电极。
附图说明
从以下结合附图的详细描述，本发明构思的实施方式将被更清楚地理解，附图中：
图1是根据本发明构思的一实施方式的半导体器件的透视图；
图2A是根据本发明构思的一实施方式的半导体器件的平面图；
图2B是沿着图2A的线A-A'、B-B'和C-C'剖取的截面图；
图2C是沿着图2A的线D-D'和E-E'剖取的截面图；
图3A、图4A、图5A、图6A、图7A和图8A是根据本发明构思的一实施方式的制造半导体器件的方法的按工艺顺序的半导体器件的平面图；
图3B、图4B、图5B、图6B、图7B和图8B是分别沿着图3A、图4A、图5A、图6A、图7A和图8A的线A-A'、B-B'和C-C'剖取的截面图；
图3C、图4C、图5C、图6C、图7C和图8C是分别沿着图3A、图4A、图5A、图6A、图7A和图8A的线D-D'和E-E'剖取的截面图；
图9A是根据本发明构思的另一实施方式的半导体器件的平面图；
图9B是沿着图9A的线A-A'、B-B'和C-C'剖取的截面图；
图9C是沿着图9A的线D-D'和E-E'剖取的截面图；
图10和图11是根据本发明构思的另一实施方式的制造半导体器件的方法的一部分的按工艺顺序的半导体器件的截面图；
图12A是根据本发明构思的另一实施方式的半导体器件的平面图；
图12B是沿着图12A的线A-A'、B-B'和C-C'剖取的截面图；
图12C是沿着图12A的线D-D'和E-E'剖取的截面图；
图13至图15是根据本发明构思的另一实施方式的制造半导体器件的方法的一部分的按工艺顺序的半导体器件的截面图；以及
图16是根据本发明构思的一实施方式的包括半导体器件的系统的图。
具体实施方式
在下文，参照附图详细描述本发明构思的一个或更多个实施方式。
图1是根据本发明构思的一实施方式的半导体器件10的透视图。
参照图1，半导体器件10包括：多个有源区域ACT，在基板100上在第一方向X上延伸；多个栅极结构GS，在第一方向X上彼此间隔开并在交叉所述多个有源区域ACT的第二方向Y上延伸；源极/漏极区域SD，提供在没有被所述多个栅极结构GS覆盖的区域中；层间绝缘层160，在所述多个栅极结构GS周围；和/或栅极间切割层170，在第一方向X上穿过所述多个栅极结构GS和层间绝缘层160。
根据半导体器件的特征尺寸的减小，半导体器件正在逐渐被高度集成和/或小型化。因此，为了提高采用形成鳍场效应晶体管(FinFET)的有源鳍的侧表面作为沟道的效果，栅极结构的高度逐渐增大。这样，由于栅极结构的高度的增大，关于通过采用置换金属栅极(RMG)工艺形成半导体器件所需的栅极结构的工艺难度逐渐加大。
与本发明构思的技术思想不同，当首先执行切割虚设栅极结构的工艺、然后通过采用RMG工艺用最终结构中所需的金属栅极结构置换被切割的虚设栅极结构的工艺用于形成半导体器件中需要的栅极结构时，关于切割虚设栅极结构的工艺的工艺窗口会减少。
另一方面，根据按照本发明构思的技术思想的制造半导体器件的方法，虚设栅极图案可以通过采用RMG工艺由包括金属材料的初始栅电极置换，并且初始栅电极可以被图案化以分成在第二方向Y上彼此间隔开且彼此面对的一对栅电极GE。因此，可以解决当在虚设栅极图案中形成切割区域时可能出现的问题。
与本发明构思的技术思想不同，当关于采用RMG工艺形成半导体器件中所需的栅极结构使用首先形成包括金属栅电极的栅极结构、然后切割栅极结构的工艺时，会难以根据金属栅电极的蚀刻轮廓完全去除金属栅电极的残余物或蚀刻副产物。需要过蚀刻工艺以完全去除金属栅电极的残余物或蚀刻副产物，但是在此情况下，源极/漏极区域的与金属栅电极相邻的部分会被蚀刻，因此半导体器件的特性会变坏。
另一方面，根据按照本发明构思的技术思想的制造半导体器件的方法，在切割栅极结构的工艺期间在切割初始栅电极之前通过去除初始栅电极的两侧的初始空间，可以获得用于蚀刻初始栅电极处的金属材料的足够空间。因此，可以减少或防止该对栅电极GE由于初始栅电极的残余物或蚀刻副产物引起的电短路，该残余物或蚀刻副产物在去除初始栅电极时产生。
此外，切割区域可以通过采用相对于层间绝缘层160具有部分蚀刻选择性的蚀刻条件而形成在源极/漏极区域SD之间，使得仅层间绝缘层160的顶部被去除并且层间绝缘层160的底部被保留。因此，通过执行形成切割区域的工艺，可以减少或防止当源极/漏极区域SD的一部分被蚀刻时产生的缺陷。
图2A是根据本发明构思的一实施方式的半导体器件10的平面图，图2B是沿着图2A的线A-A'、B-B'和C-C'剖取的截面图，图2C是沿着图2A的线D-D'和E-E'剖取的截面图。
参照图2A至图2C，半导体器件10包括在第一方向X上穿过且切割所述多个栅极结构GS的栅极间切割层170。
有源区域ACT可以提供在基板100上。基板100可以为半导体基板。根据某些实施方式，基板100可以包括元素半导体诸如硅(Si)或锗(Ge)，或者可以包括化合物半导体诸如SiGe、碳化硅(SiC)、砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)。根据另一实施方式，基板100可以具有绝缘体上硅(SOI)结构，并且基板100可以包括导电区域，例如杂质掺杂的阱或杂质掺杂的结构。
有源区域ACT可以在平行于基板100的顶表面的第一方向X上延伸。可以存在多个有源区域ACT，该多个有源区域ACT平行于基板100的顶表面并在与第一方向X交叉的第二方向Y上彼此间隔开。此外，有源区域ACT可以在垂直于基板100的顶表面的第三方向Z上从基板100突出。
限定有源区域ACT的器件隔离层102可以提供在有源区域ACT的两侧。器件隔离层102可以在基板100上在第一方向X上延伸，并可以在交叉有源区域ACT的第二方向Y上彼此间隔开。器件隔离层102可以包括硅氧化物、硅氮化物和硅氮氧化物中的至少一种。
根据某些实施方式，器件隔离层102可以暴露有源区域ACT的顶部区域。换言之，有源区域ACT可以包括有源鳍AF，其是由器件隔离层102暴露的顶部区域。根据另一些实施方式，除了有源鳍AF之外的有源区域ACT的顶表面的水平面可以与器件隔离层102的顶表面的水平面基本上相同。
有源区域ACT可以包括从基板100突出的多个有源鳍AF并分成第一有源区域ACT1和第二有源区域ACT2，第一有源区域ACT1包括从所述多个有源鳍AF中选择的至少一个有源鳍AF，第二有源区域ACT2与第一有源区域ACT1分隔开并包括另外的至少一个有源鳍AF。
越过有源区域ACT和器件隔离层102的栅电极GE可以提供在基板100上。栅电极GE可以覆盖有源鳍AF，并可以在第二方向Y上延伸以覆盖器件隔离层102的顶表面。可以存在一对栅电极GE，该对栅电极GE在第二方向Y上延伸并同时隔着栅极间切割层170彼此面对。
栅极电介质层GI可以提供在栅电极GE和有源鳍AF之间。栅极电介质层GI可以在栅电极GE和器件隔离层102之间延伸，并可以在栅电极GE和间隔物SP之间延伸。如图2B所示，栅极电介质层GI的最上表面的水平面可以与栅电极GE的顶表面的水平面基本上相同。间隔物SP可以隔着栅极电介质层GI与栅电极GE间隔开。
在平面图中，栅极间切割层170可以在第一方向X上延伸以接触栅电极GE的切割侧表面、栅极电介质层GI的切割侧表面和间隔物SP的切割侧表面的每个。
栅电极GE、栅极电介质层GI和间隔物SP可以被定义为栅极结构GS。一对栅极结构GS可以在第二方向Y上彼此面对并通过栅极间切割层170彼此间隔开。该对栅极结构GS的每个可以越过各自的有源区域ACT。该对栅极结构GS可以包括在第二方向Y上彼此间隔开的一对栅电极GE。该对栅极结构GS可以分别越过第一有源区域ACT1和第二有源区域ACT2。
栅极间切割层170可以提供在器件隔离层102和层间绝缘图案160P上。栅极间切割层170可以包括单一绝缘材料或多种绝缘材料。根据某些实施方式，栅极间切割层170可以包括硅氧化物、硅氮化物、硅氮氧化物或其组合。
此外，另一对栅极结构GS可以在第二方向Y上彼此面对并可以通过栅极间切割层170彼此间隔开。尽管栅极结构GS具有相同的结构，但是为了描述的方便，所述一对栅极结构GS可以被统称为第一栅极结构GS1并且所述另一对栅极结构GS可以被统称为第二栅极结构GS2。第二栅极结构GS2可以在第一方向X上与第一栅极结构GS1间隔开。第二栅极结构GS2的所述另一对栅极结构GS可以分别越过第一有源区域ACT1和第二有源区域ACT2。
栅极间切割层170提供在第一有源区域ACT1和第二有源区域ACT2之间，栅极间切割层170的底部形状可以是不平坦的，栅极间切割层170的顶部形状可以是相对平坦的。栅极间切割层170可以在第三方向Z上延伸以填充第一栅极结构GS1的所述一对栅极结构GS之间的切割区域。此外，栅极间切割层170可以在第三方向Z上延伸以填充第二栅极结构GS2的所述另一对栅极结构GS之间的切割区域。
具体地，第一栅极结构GS1和第二栅极结构GS2由栅极间切割层170切割，并且在切割第一栅极结构GS1和第二栅极结构GS2的区域处的栅极间切割层170的底表面(接触器件隔离层102的表面)的水平面可以低于在层间绝缘层160中的栅极间切割层170的底表面170B(接触层间绝缘图案160P的表面)的水平面。换言之，在层间绝缘层160中的栅极间切割层170的底表面170B的水平面可以与层间绝缘图案160P的顶表面的水平面基本上相同。
源极/漏极区域SD可以在栅极结构GS的两侧提供在每个有源区域ACT上。源极/漏极区域SD可以隔着栅极结构GS彼此间隔开。源极/漏极区域SD的底表面的水平面可以低于有源鳍AF的顶表面的水平面。源极/漏极区域SD可以是通过采用有源区域ACT作为籽晶形成的选择性外延生长层。
如图2C所示，源极/漏极区域SD(例如选择性外延生长层)可以在第二方向Y上在侧表面处具有突出点SDS。层间绝缘层160中的栅极间切割层170的底表面170B的水平面可以低于源极/漏极区域SD的最上端SDT的水平面并高于突出点SDS的水平面。换言之，栅极间切割层170可以减少或防止源极/漏极区域SD损坏。
覆盖栅极结构GS周围的源极/漏极区域SD的层间绝缘层160可以提供在基板100上。层间绝缘层160可以包括单一绝缘材料或多种绝缘材料。栅极间切割层170的顶表面的水平面可以与层间绝缘层160的顶表面的水平面基本上相同。此外，栅电极GE的顶表面的水平面可以与栅极间切割层170的顶表面的水平面基本上相同。
图3A、图4A、图5A、图6A、图7A和图8A是根据本发明构思的一实施方式的按制造半导体器件10的方法的工艺顺序的半导体器件10的平面图，图3B、图4B、图5B、图6B、图7B和图8B是分别沿着图3A、图4A、图5A、图6A、图7A和图8A的线A-A'、B-B'和C-C'剖取的截面图，图3C、图4C、图5C、图6C、图7C和图8C是分别沿着图3A、图4A、图5A、图6A、图7A和图8A的线D-D'和E-E'剖取的截面图。
参照图3A至图3C，有源区域ACT可以形成在基板100上，并且器件隔离层102可以形成在有源区域ACT的两侧。
形成有源区域ACT的工艺可以包括通过图案化基板100形成限定有源区域ACT的沟槽T的工艺。沟槽T可以为在第一方向X上延伸的线的形式，并可以在第二方向Y上彼此间隔开。形成沟槽T的工艺可以包括形成限定有源区域ACT将在该处形成在基板100上的区域的掩模图案(未示出)的工艺以及通过采用该掩模图案作为蚀刻掩模蚀刻基板100的工艺。
器件隔离层102可以形成为填充沟槽T。形成器件隔离层102的工艺可以包括在基板100上形成填充沟槽T的绝缘层的工艺以及使绝缘层平坦从而暴露掩模图案的工艺。在使绝缘层平坦的工艺之后，器件隔离层102的顶部可以凹陷，从而暴露有源区域ACT的顶部。由器件隔离层102暴露的有源区域ACT的顶部可以由有源鳍AF定义。
使器件隔离层102的顶部凹陷的工艺可以通过采用相对于有源区域ACT具有蚀刻选择性的蚀刻条件来进行。器件隔离层102的顶部可以凹陷，并且掩模图案可以被去除。
越过有源区域ACT和器件隔离层102的虚设栅极图案110可以形成在基板100上。虚设栅极图案110可以在第二方向Y上延伸。虚设栅极图案110可以覆盖有源鳍AF并在器件隔离层102的顶表面上延伸。
当存在多个有源区域ACT时，所述多个有源区域ACT可以在第一方向X上延伸并在第二方向Y上彼此间隔开。在此情况下，虚设栅极图案110可以在第二方向Y上延伸以越过所述多个有源区域ACT。
蚀刻停止图案112可以提供在虚设栅极图案110和有源区域ACT之间，并提供在虚设栅极图案110和器件隔离层102之间。形成虚设栅极图案110和蚀刻停止图案112的工艺可以包括在基板100上顺序地形成覆盖有源区域ACT和器件隔离层102的蚀刻停止层和虚设栅极层的工艺、在虚设栅极层上形成限定将形成虚设栅极图案110的区域的虚设掩模图案114的工艺、以及通过采用虚设掩模图案114作为蚀刻掩模顺序地图案化虚设栅极层和蚀刻停止层的工艺。虚设栅极层可以包括相对于蚀刻停止层具有蚀刻选择性的材料。蚀刻停止层可以包括例如硅氧化物，虚设栅极层可以包括例如多晶硅。
在形成虚设栅极图案110之后，去除虚设栅极图案110的两侧的蚀刻停止层以形成在虚设栅极图案110下面的蚀刻停止图案112。
初始间隔物130可以形成在虚设栅极图案110的侧表面、蚀刻停止图案112的侧表面和虚设掩模图案114的侧表面上。初始间隔物130可以包括例如硅氮化物。形成初始间隔物130的工艺可以包括形成覆盖虚设栅极图案110、蚀刻停止图案112和虚设掩模图案114的间隔物层的工艺以及蚀刻该间隔物层的工艺。
虚设栅极图案110、蚀刻停止图案112、虚设掩模图案114和初始间隔物130可以被定义为虚设栅极结构DGS。当虚设栅极结构DGS形成为越过有源区域ACT时，第一区域R1和第二区域R2可以限定在有源鳍AF中。第一区域R1提供在虚设栅极结构DGS下面，并可以在平面图中为有源鳍AF的与虚设栅极结构DGS重叠的局部区域。第二区域R2提供在虚设栅极结构DGS的两侧并可以是有源鳍AF的由第一区域R1水平地分隔的另外的局部区域。
参照图4A至图4C，凹陷区域104可以在去除有源鳍AF的第二区域R2时形成在有源区域ACT中。去除有源鳍AF的第二区域R2的工艺可以例如通过干蚀刻工艺进行。
源极/漏极区域SD可以在虚设栅极结构DGS的两侧形成在有源区域ACT上。源极/漏极区域SD可以形成为填充凹陷区域104。源极/漏极区域SD可以通过采用由凹陷区域104暴露的有源区域ACT的表面作为籽晶执行选择性外延生长工艺而形成。每个源极/漏极区域SD可以包括通过采用有源区域ACT的表面作为籽晶生长的硅锗(SiGe)、硅(Si)和碳化硅(SiC)中的至少一种。
形成源极/漏极区域SD的工艺可以包括选择性外延生长工艺以及在选择性外延生长的同时或之后用杂质掺杂源极/漏极区域SD的工艺。可以执行掺杂杂质的工艺以改善包括源极/漏极区域SD的晶体管的电特性。当晶体管为n型时，杂质可以是例如磷(P)，并且当晶体管为p型时，杂质可以是例如硼(B)。
层间绝缘层160可以形成在基板100上在形成源极/漏极区域SD的地方。形成层间绝缘层160的工艺可以包括在基板100上形成覆盖源极/漏极区域SD和虚设栅极结构DGS的绝缘层的工艺以及平坦化该绝缘层使得虚设栅极图案110的顶表面被暴露的工艺。虚设掩模图案114可以通过平坦化该绝缘层的工艺去除。层间绝缘层160可以包括硅氧化物、硅氮化物、硅氮氧化物和低电介质材料中的至少一种。
参照图5A至图5C，间隙区域120可以通过去除虚设栅极图案110和蚀刻停止图案112而形成在初始间隔物130中。间隙区域120可以是由初始间隔物130限定的空的空间。间隙区域120可以暴露有源鳍AF的顶表面。形成间隙区域120的工艺可以包括在相对于初始间隔物130、层间绝缘层160和蚀刻停止图案112具有蚀刻选择性的蚀刻条件下去除虚设栅极图案110的工艺。此外，形成间隙区域120的工艺可以包括通过去除蚀刻停止图案112暴露有源鳍AF的顶表面的工艺。
可以形成填充间隙区域120的初始栅极电介质层140和初始栅电极150。具体地，初始栅极电介质层140共形地填充间隙区域120的一部分。初始栅极电介质层140可以形成为覆盖有源鳍AF的顶表面。初始栅极电介质层140可以包括高电介质材料，例如铪氧化物、铪硅化物、锆氧化物和锆硅化物中的至少一种。
初始栅极电介质层140可以例如通过原子层沉积工艺形成。填充间隙区域120的其余部分的初始栅电极150可以形成在初始栅极电介质层140上。初始栅电极150可以包括与初始栅极电介质层140相邻的第一导电层以及与第一导电层相邻且与初始栅极电介质层140间隔开的第二导电层。
第一导电层可以包括至少一种导电的金属氮化物，第二导电层可以包括导电的金属氮化物和金属中的至少一种。第二导电层可以包括与第一导电层不同的材料。初始栅极电介质层140可以沿着初始栅电极150的底表面和侧表面延伸以提供在初始栅电极150和初始间隔物130之间。
参照图6A至图6C，可以顺序地形成第一切割掩模图案M1和第二切割掩模图案M2，第一切割掩模图案M1和第二切割掩模图案M2具有开口OP，该开口OP暴露初始间隔物130的顶表面的一部分、初始栅极电介质层140的顶表面的一部分、初始栅电极150的顶表面的一部分和层间绝缘层160的顶表面的一部分。
当存在多个初始栅电极150时，所述多个初始栅电极150可以每个在第二方向Y上延伸并可以在第一方向X上彼此间隔开。在此情况下，第一切割掩模图案M1和第二切割掩模图案M2的开口OP可以在第一方向X上延伸以越过所述多个初始栅电极150。
具体地，开口OP可以暴露所述多个初始栅电极150中的每个的顶表面的一部分以及提供在所述多个初始栅电极150中的每个的两侧的初始栅极电介质层140的顶表面的一部分。此外，开口OP可以暴露提供在所述多个初始栅极电介质层140中的每个的两侧的初始间隔物130的顶表面的一部分以及在所述多个初始间隔物130之间的层间绝缘层160的顶表面的一部分。
第一切割掩模图案M1和第二切割掩模图案M2可以包括具有不同蚀刻选择性的材料。第一切割掩模图案M1可以包括例如硅氮化物，第二切割掩模图案M2可以包括例如硬掩模上旋涂(SOH)。
根据某些实施方式，形成第一切割掩模图案M1和第二切割掩模图案M2的工艺可以包括在层间绝缘层160上形成第一切割掩模层的工艺、在第一切割掩模层上形成第二切割掩模层的工艺、以及在第二切割掩模层上形成掩模图案(未示出)的工艺。
在平面图中，掩模图案可以具有越过初始栅电极150的开口图案。开口图案可以限定开口OP将形成在第二切割掩模层上的区域。第一切割掩模图案M1和第二切割掩模图案M2可以通过采用该掩模图案作为蚀刻掩模分别图案化第一切割掩模层和第二切割掩模层而形成。该掩模图案可以在形成开口OP之后去除。
参照图7A至图7C，可以执行去除由开口OP暴露的初始间隔物130的工艺。
去除由开口OP暴露的初始间隔物130的工艺可以是采用第二切割掩模图案M2作为蚀刻掩模的干蚀刻工艺。该干蚀刻工艺可以具有相对于初始栅极电介质层140、初始栅电极150和层间绝缘层160具有蚀刻选择性的蚀刻条件。
通过去除初始间隔物130的工艺，可以暴露初始栅极电介质层140的侧表面、层间绝缘层160的面对初始栅极电介质层140的侧表面的侧表面、以及器件隔离层102的顶表面。初始栅极电介质层140、初始栅电极150和层间绝缘层160可以通过在去除初始间隔物130的工艺期间不被去除而保留，并可以由开口OP暴露。由开口OP暴露的初始间隔物130可以被去除，并且第二切割掩模图案M2可以被去除。
换言之，通过去除初始间隔物130的工艺，间隔物切割区域SPR可以通过仅去除初始间隔物130的由开口OP暴露的部分而形成。因此，初始间隔物130可以被切割成在第二方向Y上彼此间隔开的一对间隔物SP。
换言之，间隔物SP可以通过去除初始间隔物130的该部分的工艺形成，并且间隔物SP可以在第二方向Y上在直线上延伸而使间隔物切割区域SPR在其间。
参照图8A至图8C，在去除初始间隔物130的工艺之后，可以去除由开口OP暴露的初始栅电极150。因此，初始栅电极150可以被切割成在第二方向Y上彼此间隔开的成对栅电极GE。此外，由开口OP暴露的初始栅极电介质层140也可以被去除。因此，初始栅极电介质层140可以被切割成在第二方向Y上彼此间隔开的成对栅极电介质层GI。而且，由开口OP暴露的层间绝缘层160的一部分也可以被去除。然而，可以仅去除由开口OP暴露的层间绝缘层160的一部分，使得层间绝缘图案160P保留。这样的去除工艺可以具有相对于层间绝缘层160具有部分蚀刻选择性的蚀刻条件。
因此，器件隔离层102的顶表面可以在成对栅电极GE之间、在成对栅极电介质层GI之间以及在成对间隔物SP之间暴露。
去除工艺可以是采用第一切割掩模图案M1作为蚀刻掩模的干蚀刻工艺。通过去除工艺，初始栅电极150可以变为栅电极GE，初始栅极电介质层140可以变为栅极电介质层GI。第一切割掩模图案M1可以在该去除工艺之后去除。
成对栅电极GE中的每个、提供在成对栅电极GE中的每个的底表面和侧表面上的栅极电介质层GI、以及提供在栅极电介质层GI的侧表面上的间隔物SP可以被定义为栅极结构GS。
换言之，当去除初始栅电极150、初始栅极电介质层140、初始间隔物130和层间绝缘层160的由开口OP暴露的部分时，在第二方向Y上彼此间隔开的成对栅极结构GS可以形成在基板100上。切割区域CR可以限定在该成对栅极结构GS之间，并且切割区域CR可以暴露该成对栅极结构GS之间的器件隔离层102的顶表面。
作为选择性外延生长层的源极/漏极区域SD可以在第二方向Y上具有在侧表面处的突出点SDS。层间绝缘图案160P的顶表面160PT的水平面可以低于源极/漏极区域SD的最上端SDT的水平面且高于突出点SDS的水平面。换言之，切割区域CR可以减少或防止源极/漏极区域SD损坏。
返回参照图2A至图2C，可以形成填充切割区域CR的栅极间切割层170。形成栅极间切割层170的工艺可以包括在去除第一切割掩模图案M1之后在层间绝缘层160上形成填充切割区域CR的绝缘层的工艺以及使该绝缘层平坦从而暴露层间绝缘层160的工艺。因此，栅极间切割层170的顶表面的水平面可以与层间绝缘层160的顶表面的水平面基本上相同。
图9A是根据本发明构思的另一个实施方式的半导体器件20的平面图，图9B是沿着图9A的线A-A'、B-B'和C-C'剖取的截面图，图9C是沿着图9A的线D-D'和E-E'剖取的截面图。
由于包括在半导体器件20中的部件以及形成所述部件的材料与以上参照图2A至图2C描述的那些相同或类似，所以这里主要描述差异。
参照图9A至图9C，半导体器件20包括：多个有源区域ACT，在基板100上在第一方向X上延伸；多个栅极结构GS，在第一方向X上彼此间隔开并在交叉所述多个有源区域ACT的第二方向Y上延伸；源极/漏极区域SD，形成在没有被所述多个栅极结构GS覆盖的区域中；层间绝缘层160，覆盖在所述多个栅极结构GS周围；以及栅极间切割层170，在第一方向X上穿过所述多个栅极结构GS和层间绝缘层160。
栅极结构GS包括在两侧上的间隔物SP，间隔物SP包括多层材料层，并且提供在栅极间切割层170处的间隔物SP处的材料层的数目可以小于提供在栅极结构GS处的间隔物SP的材料层的数目。
间隔物SP可以包括包含不同绝缘材料的多层材料层结构。根据某些实施方式，间隔物SP可以包括直接接触栅极电介质层GI的侧表面的第一间隔物SP1以及与栅极电介质层GI间隔开而使第一间隔物SP1在其间的第二间隔物SP2。
第二间隔物SP2可以包括相对于第一间隔物SP1具有蚀刻选择性的材料。第一间隔物SP1可以包括例如硅氮化物，第二间隔物SP2可以包括例如硅氧化物或含碳材料层。
提供在栅极间切割层170处的第二间隔物SP2的剩余部分SP2C的高度可以低于提供在栅极结构GS处的间隔物SP的高度。换言之，栅电极GE和栅极电介质层GI由栅极间切割层170切割，而由于第二间隔物SP2的剩余部分SP2C(其是间隔物SP的一部分)提供在栅极间切割层170处，所以间隔物SP可以不被栅极间切割层170完全地切割而是可以在第二方向Y上延伸。
图10和图11是根据本发明构思的另一个实施方式的按制造半导体器件20的方法的一部分的工艺顺序的半导体器件20的截面图。
由于制造半导体器件20的方法的操作与以上参照图3A至图8C描述的那些相同或类似，所以这里将主要描述差异。
参照图10，可以执行去除第一初始间隔物131的工艺，该第一初始间隔物131是初始间隔物130的由开口OP暴露的部分。作为参考，图10的截面图在执行以上参照图6A至图6C描述的操作之后获得。
初始间隔物130可以具有包括不同的绝缘材料的多层材料层结构。根据某些实施方式，初始间隔物130可以包括直接接触初始栅极电介质层140的侧表面的第一初始间隔物131以及与初始栅极电介质层140间隔开而使第一初始间隔物131在其间的第二初始间隔物132。
通过去除由开口OP暴露的第一初始间隔物131的工艺，可以暴露初始栅极电介质层140的侧表面、第二初始间隔物132的面对初始栅极电介质层140的侧表面的侧表面、以及器件隔离层102的顶表面。在去除第一初始间隔物131的工艺期间，初始栅极电介质层140、初始栅电极150、层间绝缘层160和第二初始间隔物132可以不被去除，而是保留。
换言之，通过去除第一初始间隔物131的工艺，可以仅去除由开口OP暴露的第一初始间隔物131，从而形成第一初始间隔物切割区域131R。因此，第一初始间隔物131可以被切割成在第二方向Y上彼此间隔开的成对第一初始间隔物131。
参照图11，由开口OP暴露的初始栅电极150可以在去除第一初始间隔物131的工艺之后被去除。因此，初始栅电极150可以被切割成在第二方向Y上彼此间隔开的成对栅电极GE。此外，还可以去除由开口OP暴露的初始栅极电介质层140。因此，初始栅极电介质层140可以被切割成在第二方向Y上彼此间隔开的成对栅极电介质层GI。此外，还可以去除由开口OP暴露的层间绝缘层160的一部分以及由开口OP暴露的第二初始间隔物132的一部分。然而，可以仅去除层间绝缘层160的一部分从而保留层间绝缘图案160P，并且可以仅去除第二初始间隔物132的一部分从而保留剩余部分SP2C。这样的去除工艺可以具有相对于层间绝缘层160和第二初始间隔物132具有部分蚀刻选择性的蚀刻条件。
因此，切割区域CR可以暴露器件隔离层102的在成对栅电极GE之间、在成对栅极电介质层GI之间以及在成对第一间隔物SP1之间的顶表面。
图12A是根据本发明构思的另一个实施方式的半导体器件30的平面图，图12B是沿着图12A的线A-A'、B-B'和C-C'剖取的截面图，图12C是沿着图12A的线D-D'和E-E'剖取的截面图。
由于包括在半导体器件30中的部件和形成所述部件的材料与以上参照图2A至图2C描述的那些相同或类似，所以这里主要描述差异。
参照图12A至图12C，半导体器件30包括：多个有源区域ACT，在基板100上在第一方向X上延伸；多个栅极结构GS，在第一方向X上彼此间隔开并在交叉所述多个有源区域ACT的第二方向Y上延伸；源极/漏极区域SD，提供在没有被所述多个栅极结构GS覆盖的区域中；层间绝缘层160，覆盖在所述多个栅极结构GS周围；以及栅极间切割层170，在第一方向X上穿过所述多个栅极结构GS和层间绝缘层160。
在切割所述多个栅极结构GS的区域处的栅极间切割层170的在第三方向Z上的形状可以具有至少一个台阶部分170S。换言之，栅极间切割层170的接触层间绝缘层160和接触栅电极GE的侧表面不是线性地形成在第三方向Z上，而是可以是不平坦的并具有台阶部分170S。
图13至图15是根据本发明构思的另一个实施方式的按制造半导体器件的方法的一部分的工艺顺序的半导体器件30的截面图。
由于制造半导体器件30的方法的操作与以上参照图3A至图8C描述的那些相同或类似，所以这里主要描述差异。
参照图13，可以执行去除由开口OP暴露的初始间隔物130的一部分的工艺。作为参考，图13的截面图在执行以上参照图6A至图6C描述的操作之后获得。
去除由开口OP暴露的初始间隔物130的一部分的工艺可以是采用第二切割掩模图案M2作为蚀刻掩模的干蚀刻工艺。该干蚀刻工艺可以具有相对于初始栅极电介质层140、初始栅电极150和层间绝缘层160具有蚀刻选择性的蚀刻条件。
初始间隔物分隔区域130R可以通过去除初始间隔物130的一部分的工艺形成。初始栅极电介质层140、初始栅电极150和层间绝缘层160可以通过在去除初始间隔物130的一部分的工艺期间不被去除而保留并可以由开口OP暴露。
参照图14，可以执行去除由开口OP暴露的初始间隔物130的剩余部分130P的工艺。
换言之，间隔物切割区域SPC可以通过经由去除初始间隔物130的剩余部分130P的工艺去除由开口OP暴露的初始间隔物130而形成。因此，初始间隔物130可以被切割成在第二方向Y上彼此间隔开的成对间隔物SP。
去除初始间隔物130的工艺可以重复地执行至少两次以将初始间隔物130切割为成对间隔物SP。由于初始间隔物130的高宽比高，所以蚀刻空间可以通过去除初始间隔物130的顶部而增加，于是可以去除初始间隔物130的剩余部分130P。
在切割初始间隔物130至少两次之后，在被切割为成对间隔物SP的区域处的层间绝缘层160在第三方向Z上的形状可以具有至少一个台阶部分160S。
参照图15，在去除初始间隔物130的剩余部分130P的工艺之后，可以去除由开口OP暴露的初始栅电极150。因此，初始栅电极150可以被切割成在第二方向Y上彼此间隔开的成对栅电极GE。此外，还可以去除由开口OP暴露的初始栅极电介质层140。因此，初始栅极电介质层140可以被切割成在第二方向Y上彼此间隔开的成对栅极电介质层GI。此外，还可以去除由开口OP暴露的层间绝缘层160的一部分。然而，可以仅去除由开口OP暴露的层间绝缘层160的一部分使得层间绝缘图案160P保留。
因此，切割区域CR可以暴露器件隔离层102的在成对栅电极GE之间、在成对栅极电介质层GI之间以及在成对间隔物SP之间的顶表面。
图16是根据本发明构思的实施方式的包括半导体器件的系统1000的图。
参照图16，系统1000包括控制器1010、输入/输出(I/O)装置1020、存储装置1030、接口1040和/或总线1050。
系统1000可以是移动系统或者发送或接收信息的系统。根据某些实施方式，移动系统可以是便携式计算机、网络平板个人计算机(PC)、移动电话、数字音乐播放器或存储卡。
控制器1010控制系统1000中的执行程序并可以是微处理器、数字信号处理器、微控制器或与其类似的装置。
I/O装置1020可以用于输入或输出系统1000的数据。系统1000可以连接到外部装置例如PC或网络，并通过使用I/O装置1020而与外部装置交换数据。I/O装置1020可以是例如触摸垫、键盘或显示器。
存储装置1030可以存储用于控制器1010的操作的数据或者存储由控制器1010处理的数据。存储装置1030可以包括根据本发明构思的一个或更多个实施方式的半导体器件10、20或30。
接口1040可以是系统1000和外部装置之间的数据传输通道。控制器1010、I/O装置1020、存储装置1030和接口1040可以通过总线1050而彼此通信。
尽管已经参照本发明构思的实施方式具体示出和描述了本发明构思，但是将理解，可以在其中进行形式和细节上的各种变化，而没有脱离权利要求书的精神和范围。
本申请要求于2018年6月11日在韩国知识产权局提交的韩国专利申请第10-2018-0067062号的权益，其公开内容通过引用整体地结合于此。

Claims (25)

1.一种半导体器件，包括：
多个有源区域，在基板上在第一方向上延伸；
第一栅极结构和第二栅极结构，在所述第一方向上彼此间隔开并在所述基板上在交叉所述多个有源区域的第二方向上延伸；
层间绝缘层，在所述第一栅极结构和所述第二栅极结构周围；以及
栅极间切割层，在所述第一方向上穿过所述第一栅极结构和所述第二栅极结构以及所述层间绝缘层，所述栅极间切割层包括绝缘材料，
其中所述第一栅极结构和所述第二栅极结构由所述栅极间切割层切割，
其中在切割所述第一栅极结构和所述第二栅极结构的区域处的所述栅极间切割层的底表面的水平面低于所述层间绝缘层中的所述栅极间切割层的底表面的水平面。
2.如权利要求1所述的半导体器件，其中所述第一栅极结构和所述第二栅极结构的每个包括栅电极，所述栅电极包括金属材料。
3.如权利要求1所述的半导体器件，其中所述多个有源区域的每个包括从所述基板突出的多个有源鳍，
其中所述第一栅极结构和所述第二栅极结构的每个延伸以分别覆盖第一有源区域和第二有源区域，所述第一有源区域包括所述多个有源鳍当中的至少一个有源鳍，所述第二有源区域与所述第一有源区域分隔开并包括另外的至少一个有源鳍。
4.如权利要求3所述的半导体器件，其中所述栅极间切割层在所述第一有源区域和所述第二有源区域之间，
其中所述栅极间切割层的底表面是不平坦的表面，并且所述栅极间切割层的顶表面是相对平坦的表面。
5.如权利要求1所述的半导体器件，其中在所述第二方向上具有突出点的源极/漏极区域在所述多个有源区域的没有被所述第一栅极结构和所述第二栅极结构覆盖的区域处，
其中所述层间绝缘层中的所述栅极间切割层的底表面的水平面低于所述源极/漏极区域的最上端的水平面并高于所述突出点的水平面。
6.如权利要求1所述的半导体器件，其中在切割所述第一栅极结构和所述第二栅极结构的区域处的所述栅极间切割层在所述第一方向上的宽度在垂直于所述基板的顶表面的方向上具有至少一个台阶部分。
7.如权利要求1所述的半导体器件，其中所述第一栅极结构和所述第二栅极结构的每个包括间隔物，
其中所述间隔物包括多层材料层，所述多层材料层包括不同的材料，
其中仅所述多层材料层内的部分材料层被所述栅极间切割层切割。
8.如权利要求1所述的半导体器件，还包括在所述基板上限定所述多个有源区域的器件隔离层，
其中在切割所述第一栅极结构和所述第二栅极结构的区域处的所述栅极间切割层的底表面直接接触所述器件隔离层的顶表面，
其中所述层间绝缘层中的所述栅极间切割层的底表面直接接触所述层间绝缘层。
9.如权利要求1所述的半导体器件，其中所述第一栅极结构和所述第二栅极结构的每个包括栅电极和栅极电介质层，
其中所述栅电极和所述栅极电介质层由所述栅极间切割层切割。
10.如权利要求9所述的半导体器件，其中所述栅电极的顶表面的水平面与所述栅极间切割层的顶表面的水平面相同。
11.一种半导体器件，包括：
多个有源鳍，在基板上在第一方向上延伸；
第一栅极结构和第二栅极结构，在所述第一方向上彼此间隔开并在所述基板上在交叉所述多个有源鳍的第二方向上延伸；
源极/漏极区域，在所述多个有源鳍的没有被所述第一栅极结构和所述第二栅极结构覆盖的区域中；
层间绝缘层，在所述第一栅极结构和所述第二栅极结构周围、覆盖所述源极/漏极区域；以及
栅极间切割层，在所述第一方向上穿过所述第一栅极结构和所述第二栅极结构以及所述层间绝缘层，
其中所述第一栅极结构和所述第二栅极结构的每个包括在其两个侧表面处的间隔物，所述间隔物包括多层材料层，
其中提供在所述栅极间切割层处的所述间隔物的材料层的数目小于提供在所述第一栅极结构和所述第二栅极结构处的所述间隔物的材料层的数目，
其中在切割所述第一栅极结构和所述第二栅极结构的区域处的所述栅极间切割层的底表面的水平面低于所述层间绝缘层中的所述栅极间切割层的底表面的水平面。
12.如权利要求11所述的半导体器件，其中所述第一栅极结构和所述第二栅极结构的每个包括栅电极，所述栅电极包括金属材料，并且
所述栅极间切割层包括绝缘材料。
13.如权利要求11所述的半导体器件，其中在所述栅极间切割层处的所述间隔物的高度低于在所述第一栅极结构和所述第二栅极结构处的所述间隔物的高度。
14.如权利要求13所述的半导体器件，其中所述第一栅极结构和所述第二栅极结构的每个包括栅电极和栅极电介质层，
其中所述间隔物通过所述栅极间切割层具有在所述第一方向上减小的厚度，
其中所述栅电极和所述栅极电介质层由所述栅极间切割层切割。
15.如权利要求11所述的半导体器件，其中所述源极/漏极区域包括在所述第二方向上具有突出点的选择性外延生长层，
其中所述层间绝缘层中的所述栅极间切割层的底表面的水平面低于所述源极/漏极区域的最上端的水平面且高于所述突出点的水平面。
16.一种制造半导体器件的方法，所述方法包括：
形成在基板上在第一方向上延伸的多个有源区域以及限定所述多个有源区域的器件隔离层；
形成虚设栅极结构，所述虚设栅极结构包括虚设栅极图案和间隔物并在所述器件隔离层上在交叉所述多个有源区域的第二方向上延伸；
在所述多个有源区域的在所述虚设栅极结构的两侧暴露的区域形成源极/漏极区域；
在所述虚设栅极结构周围形成覆盖所述器件隔离层和所述源极/漏极区域的层间绝缘层；
通过去除所述虚设栅极图案在所述间隔物之间形成在所述第二方向上延伸的空的空间；
通过用金属材料填充所述空的空间以形成栅电极，形成包括所述栅电极和所述间隔物的栅极结构；
去除所述间隔物的一部分；以及
通过去除所述栅电极内的在去除所述间隔物时暴露所述栅电极的侧表面的区域而切割所述栅电极。
17.如权利要求16所述的方法，其中切割所述栅电极包括：
通过去除所述栅电极的一部分而在所述栅极结构中形成切割区域；以及
在所述切割区域中形成栅极间切割层。
18.如权利要求17所述的方法，在形成所述切割区域之后，暴露所述切割区域中的所述器件隔离层。
19.如权利要求17所述的方法，其中形成所述栅极间切割层包括：形成所述栅极间切割层使得所述栅极间切割层的底表面直接接触所述器件隔离层的顶表面。
20.如权利要求16所述的方法，其中所述栅极结构包括在所述第一方向上彼此间隔开的第一栅极结构和第二栅极结构，
其中切割所述栅电极包括：
通过去除所述第一栅极结构和所述第二栅极结构的一部分而形成穿过所述第一栅极结构和所述第二栅极结构的切割区域；以及
在所述切割区域中形成栅极间切割层，所述栅极间切割层包括绝缘材料。
21.如权利要求20所述的方法，其中所述栅极间切割层在所述第一方向上穿过所述第一栅极结构和所述第二栅极结构以及所述层间绝缘层，
其中在切割所述第一栅极结构和所述第二栅极结构的区域处的所述栅极间切割层的底表面的水平面低于提供在所述层间绝缘层中的区域处的所述栅极间切割层的底表面的水平面。
22.如权利要求20所述的方法，其中形成所述源极/漏极区域包括：形成所述源极/漏极区域以包括在所述第二方向上具有突出点的选择性外延生长层，
其中所述层间绝缘层中的所述栅极间切割层的底表面的水平面低于所述源极/漏极区域的最上端的水平面且高于所述突出点的水平面。
23.如权利要求20所述的方法，其中在切割所述第一栅极结构和所述第二栅极结构的区域处的所述栅极间切割层的底表面直接接触所述器件隔离层，并且
所述层间绝缘层中的所述栅极间切割层的底表面直接接触所述层间绝缘层。
24.如权利要求16所述的方法，其中去除所述间隔物的一部分包括通过执行去除所述间隔物的一部分至少两次来切割所述间隔物，
其中在切割所述栅电极之后，在所述间隔物被切割的区域处的所述层间绝缘层具有至少一个台阶部分。
25.如权利要求16所述的方法，其中去除所述间隔物的一部分包括：当所述间隔物包括多层材料层时，在所述间隔物被切割的区域处去除所述多层材料层内的最邻近所述栅电极的两个侧表面的材料层。
CN201910119597.4A 2018-06-11 2019-02-18 半导体器件及其制造方法 Active CN110581129B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0067062 2018-06-11
KR1020180067062A KR102570580B1 (ko) 2018-06-11 2018-06-11 반도체 소자 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
CN110581129A true CN110581129A (zh) 2019-12-17
CN110581129B CN110581129B (zh) 2024-01-16

Family

ID=68765281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910119597.4A Active CN110581129B (zh) 2018-06-11 2019-02-18 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US20190378838A1 (zh)
KR (1) KR102570580B1 (zh)
CN (1) CN110581129B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150147860A1 (en) * 2013-11-27 2015-05-28 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
US20160056181A1 (en) * 2014-08-19 2016-02-25 International Business Machines Corporation Methods of forming field effect transistors using a gate cut process following final gate formation
US20170018437A1 (en) * 2015-07-14 2017-01-19 International Business Machines Corporation Gate cut with high selectivity to preserve interlevel dielectric layer
US20170125411A1 (en) * 2015-11-04 2017-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US20170154966A1 (en) * 2015-11-30 2017-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
CN109216354A (zh) * 2017-06-29 2019-01-15 台湾积体电路制造股份有限公司 金属栅极结构切割工艺

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102217246B1 (ko) * 2014-11-12 2021-02-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10164051B2 (en) * 2015-11-16 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9847330B2 (en) * 2016-02-05 2017-12-19 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150147860A1 (en) * 2013-11-27 2015-05-28 Samsung Electronics Co., Ltd. Methods of fabricating semiconductor devices
US20160056181A1 (en) * 2014-08-19 2016-02-25 International Business Machines Corporation Methods of forming field effect transistors using a gate cut process following final gate formation
US20170018437A1 (en) * 2015-07-14 2017-01-19 International Business Machines Corporation Gate cut with high selectivity to preserve interlevel dielectric layer
US20170125411A1 (en) * 2015-11-04 2017-05-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US20170154966A1 (en) * 2015-11-30 2017-06-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
CN109216354A (zh) * 2017-06-29 2019-01-15 台湾积体电路制造股份有限公司 金属栅极结构切割工艺

Also Published As

Publication number Publication date
KR102570580B1 (ko) 2023-08-24
KR20190140354A (ko) 2019-12-19
CN110581129B (zh) 2024-01-16
US20190378838A1 (en) 2019-12-12

Similar Documents

Publication Publication Date Title
JP7037415B2 (ja) 集積回路素子及びその製造方法
KR102381197B1 (ko) 반도체 소자
US11600698B2 (en) Semiconductor devices
KR20170130010A (ko) 반도체 소자 및 그 제조 방법
KR102564786B1 (ko) 반도체 소자 및 그 제조방법
US11901359B2 (en) Method of manufacturing a semiconductor device
US10361310B2 (en) Method of fabricating semiconductor devices
KR20200000720A (ko) 반도체 소자
KR20200008306A (ko) 반도체 소자
KR20200010918A (ko) 반도체 장치
US10910367B2 (en) Semiconductor device and method of fabricating the same
KR20170001529A (ko) 반도체 장치의 제조 방법
KR20200037903A (ko) 반도체 소자
CN115172453A (zh) 半导体元件
US20190385915A1 (en) Semiconductor device and method for manufacturing the same
CN110581129B (zh) 半导体器件及其制造方法
US11552176B2 (en) Integrated circuit devices and methods of manufacturing the same
KR20200009848A (ko) 반도체 소자
KR102663811B1 (ko) 집적회로 소자 및 이의 제조 방법
KR20210024384A (ko) 반도체 소자 및 이의 제조 방법
KR20200022743A (ko) 집적회로 소자
US20220189870A1 (en) Semiconductor device and method of fabricating the same
KR102667811B1 (ko) 반도체 소자
US20190393099A1 (en) Semiconductor device
CN114512441A (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant