CN110571159A - 一种提高大规模芯片组定位精度的即时自补偿方法 - Google Patents
一种提高大规模芯片组定位精度的即时自补偿方法 Download PDFInfo
- Publication number
- CN110571159A CN110571159A CN201910708165.7A CN201910708165A CN110571159A CN 110571159 A CN110571159 A CN 110571159A CN 201910708165 A CN201910708165 A CN 201910708165A CN 110571159 A CN110571159 A CN 110571159A
- Authority
- CN
- China
- Prior art keywords
- slurry
- chip
- bearing plate
- self
- equipment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 239000002002 slurry Substances 0.000 claims abstract description 55
- 238000011161 development Methods 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 239000011248 coating agent Substances 0.000 claims abstract description 11
- 238000000576 coating method Methods 0.000 claims abstract description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052802 copper Inorganic materials 0.000 claims abstract description 10
- 239000010949 copper Substances 0.000 claims abstract description 10
- 238000005476 soldering Methods 0.000 claims abstract description 9
- 239000003292 glue Substances 0.000 claims abstract description 8
- 239000007788 liquid Substances 0.000 claims description 8
- 238000003384 imaging method Methods 0.000 claims description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 238000005219 brazing Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005553 drilling Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/8012—Aligning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
- H01L2224/802—Applying energy for connecting
- H01L2224/80213—Applying energy for connecting using a reflow oven
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本发明提供一种提高大规模芯片组定位精度的即时自补偿方法，包括以下步骤：提供一承载板，在承载板的表面贴上临时键合胶；在贴有临时键合胶的承载板表面覆铜，通过高精度曝光显影设备制作出定位平台；在定位平台上涂覆一层浆料；通过贴片设备将芯片贴装在浆料的表面；将上述贴有芯片的承载板经过回流焊工序。本发明的提高大规模芯片组定位精度的即时自补偿方法能够在较低设备的成本下有效提高大规模芯片的定位精度，提高产品良率，降低生产成本。
Description
技术领域
本发明涉及扇出型封装技术领域，尤其涉及一种提高大规模芯片组定位精度的即时自补偿方法。
背景技术
在大板级扇出型封装工艺过程中，一般需要将芯片转移到300*300mm、600*600mm或更大尺寸的载板上，由于需要转移的芯片数量巨大，往往一次性从晶圆上抓取大量芯片进行贴片(Die bond)的操作容易出现一定程度上的定位误差，该误差一旦出现且不及时修正，就会导致后续精细线路对位不准，无法将芯片I/O接口良好引出，导致芯片失效、良率降低。现有的生产方法通常是选择采购更高精度的设备进行弥补这一问题，而往往此类设备的价格都非常的昂贵，对于生产型企业来说，设备的采购成本和维护成本都很高。
此外，还有一些企业会选择采用芯片前补偿法或芯片后补偿法进行精度调整；芯片前补偿法是指在预知芯片定位偏移方向和偏移量的前提下，进行一定的预偏移进行修正，从而补偿芯片夹取贴片产生的位置精度误差；芯片后补偿法则采用AOI等检测设备在芯片完成定位后进行光学辅助检测，再将此时芯片贴装的位置信息传送给后续曝光显影、激光打孔等设备进行线路修正，从而达到精细线路的准确制作。
然而，芯片的位置偏移往往具有不确定性，芯片前补偿法的手段往往并不能实现全面大量芯片组的同时精度预判，该法具有一定的局限。而芯片后补偿法则通常要靠一定精度以上的多台辅助设备进行协同配合方可操作，而此类设备的价格都非常的昂贵。
发明内容
本发明提供一种能够有效提高大规模芯片的定位精度，提高产品良率，降低生产成本的提高大规模芯片组定位精度的即时自补偿方法。
本发明采用的技术方案为：一种提高大规模芯片组定位精度的即时自补偿方法，包括以下步骤：
提供一承载板，在承载板的表面贴上临时键合胶；
在贴有临时键合胶的承载板表面覆铜，通过高精度曝光显影设备制作出定位平台；
在定位平台上涂覆一层浆料；
通过贴片设备将芯片贴装在浆料的表面；
将上述贴有芯片的承载板经过回流焊工序，使浆料受热熔化，使之具有表面张力和液体浸润性，熔化的浆料开始流动浸润芯片并吸附侧移或偏转的芯片进行自对位，使得芯片精准地归位到定位平台上。
进一步地，所述高精度曝光显影设备为直接成像技术设备。
进一步地，所述高精度曝光显影设备为LDI设备。
进一步地，所述浆料为锡钎浆料或纳米金属浆料。
本发明还提供如下技术方案：一种提高大规模芯片组定位精度的即时自补偿方法，包括以下步骤：
提供一承载板，在承载板的表面覆铜；
通过高精度曝光显影设备在上述覆铜的承载板上制作出定位平台；
在定位平台上涂覆一层浆料；
通过贴片设备将芯片贴装在浆料的表面；
将上述贴有芯片的承载板经过回流焊工序，使浆料受热熔化，使之具有表面张力和液体浸润性，熔化的浆料开始流动浸润芯片并吸附侧移或偏转的芯片进行自对位，使得芯片精准地归位到定位平台上。
进一步地，所述高精度曝光显影设备为直接成像技术设备。
进一步地，所述高精度曝光显影设备为LDI设备。
进一步地，所述浆料为锡钎浆料或纳米金属浆料。
进一步地，在所述承载板的双表面覆铜。
相较于现有技术，本发明的提高大规模芯片组定位精度的即时自补偿方法过在承载板上通过高精度曝光显影设备制作定位平台，在定位平台涂覆浆料，然后将芯片贴在浆料上，经过回流焊工序，使浆料受热熔化，由于熔化的浆料具有表面张力和液体浸润性，熔化的浆料开始流动浸润芯片并吸附侧移或偏转的芯片进行自对位，使得芯片精准地归位到平台上，从而实现芯片位置误差的即时补偿；从而能够有效提高大规模芯片得定位精度，提高产品良率，降低生产成本低。
附图说明
附图是用来提供对本发明的进一步理解，并构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但不应构成对本发明的限制。在附图中，
图1：本发明提高大规模芯片组定位精度的即时自补偿方法的步骤流程图；
图2：本发明提高大规模芯片组定位精度的即时自补偿方法的流程示意图；
图3：本发明提高大规模芯片组定位精度的即时自补偿方法的另一步骤流程图；
图4：本发明提高大规模芯片组定位精度的即时自补偿方法的另一流程示意图；
图5：本发明提高大规模芯片组定位精度的即时自补偿方法的平面示意图。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
请参照图1和图2，本发明的提高大规模芯片组定位精度的即时自补偿方法，包括以下步骤：
S1：提供一承载板1，在承载板1的表面贴上临时键合胶2。
S2：在贴有临时键合胶2的承载板1表面覆铜3，通过高精度曝光显影设备制作出定位平台4；其中，该高精度曝光显影设备为直接成像技术设备，如：LDI(Laser directimaging)设备。
S3：在定位平台4上涂覆一层浆料5(Paste)；其中，该浆料5为锡钎浆料、纳米金属浆料或其他可在低温条件下液化且具有一定表面张力的浆料。
S4：通过贴片设备将芯片6贴装在浆料5的表面；芯片6贴片后会发生X轴向侧移、Y轴向侧移、或θ方向偏转，具体请参照图5。
S5：将S4中的承载板1经过回流焊(Reflow)工序，使浆料5受热熔化，由于熔化的浆料5具有表面张力和液体浸润性，熔化的浆料5开始流动浸润芯片6并吸附侧移或偏转的芯片6进行自对位，使得芯片6精准地归位到定位平台4上，从而实现芯片6位置误差的即时补偿。
请参照图3和图4，此外，本发明还提供一种提高大规模芯片组定位精度的即时自补偿方法，包括以下步骤：
S1:提供一承载板1，在承载板1的表面覆铜3；其中，可以选择在承载板1的其中一表面覆铜3，或在承载板1的双表面覆铜3。
S2：将S1中的承载板1通过高精度曝光显影设备制作出定位平台4；其中，该高精度曝光显影设备为直接成像技术设备，如：LDI(Laser direct imaging)设备。
S3：在定位平台4上涂覆一层浆料5(Paste)；其中，该浆料5为锡钎浆料5、纳米金属浆或其他可在低温条件下液化且具有一定表面张力的浆料5。
S4：通过贴片设备将芯片6贴装在浆料5的表面；芯片6贴片后会发生X轴向侧移、Y轴向侧移、或θ方向偏转，具体请参照图5。
S5：将S4中的承载板1经过回流焊(Reflow)工序，使浆料5受热熔化，由于熔化的浆料5具有表面张力和液体浸润性，熔化的浆料5开始流动浸润芯片6并吸附侧移或偏转的芯片6进行自对位，使得芯片6精准地归位到定位平台4上，从而实现芯片6位置误差的即时补偿。
综上，本发明的提高大规模芯片组定位精度的即时自补偿方法，通过在承载板1上通过高精度曝光显影设备制作定位平台4，在定位平台4涂覆浆料5，然后将芯片6贴在浆料5上，经过回流焊工序，使浆料5受热熔化，由于熔化的浆料5具有表面张力和液体浸润性，熔化的浆料5开始流动浸润芯片6并吸附侧移或偏转的芯片6进行自对位，使得芯片6精准地归位到平台上，从而实现芯片6位置误差的即时补偿；从而能够在设备成本较低有效提高大规模芯片6得定位精度，提高产品良率，降低生产成本。
只要不违背本发明创造的思想，对本发明的各种不同实施例进行任意组合，均应当视为本发明公开的内容；在本发明的技术构思范围内，对技术方案进行多种简单的变型及不同实施例进行的不违背本发明创造的思想的任意组合，均应在本发明的保护范围之内。
Claims (9)
1.一种提高大规模芯片组定位精度的即时自补偿方法，其特征在于，包括以下步骤：
提供一承载板，在承载板的表面贴上临时键合胶；
在贴有临时键合胶的承载板表面覆铜，通过高精度曝光显影设备制作出定位平台；
在定位平台上涂覆一层浆料；
通过贴片设备将芯片贴装在浆料的表面；
将上述贴有芯片的承载板经过回流焊工序，使浆料受热熔化，使之具有表面张力和液体浸润性，熔化的浆料开始流动浸润芯片并吸附侧移或偏转的芯片进行自对位，使得芯片精准地归位到定位平台上。
2.如权利要求1所述的提高大规模芯片组定位精度的即时自补偿方法，其特征在于：所述高精度曝光显影设备为直接成像技术设备。
3.如权利要求1所述的提高大规模芯片组定位精度的即时自补偿方法，其特征在于：所述高精度曝光显影设备为LDI设备。
4.如权利要求1所述的提高大规模芯片组定位精度的即时自补偿方法，其特征在于：所述浆料为锡钎浆料或纳米金属浆料。
5.一种提高大规模芯片组定位精度的即时自补偿方法，其特征在于，包括以下步骤：
提供一承载板，在承载板的表面覆铜；
通过高精度曝光显影设备在上述覆铜的承载板上制作出定位平台；
在定位平台上涂覆一层浆料；
通过贴片设备将芯片贴装在浆料的表面；
将上述贴有芯片的承载板经过回流焊工序，使浆料受热熔化，使之具有表面张力和液体浸润性，熔化的浆料开始流动浸润芯片并吸附侧移或偏转的芯片进行自对位，使得芯片精准地归位到定位平台上。
6.如权利要求5所述的提高大规模芯片组定位精度的即时自补偿方法，其特征在于：所述高精度曝光显影设备为直接成像技术设备。
7.如权利要求5所述的提高大规模芯片组定位精度的即时自补偿方法，其特征在于：所述高精度曝光显影设备为LDI设备。
8.如权利要求5所述的提高大规模芯片组定位精度的即时自补偿方法，其特征在于：所述浆料为锡钎浆料或纳米金属浆料。
9.如权利要求5所述的提高大规模芯片组定位精度的即时自补偿方法，其特征在于：在所述承载板的双表面覆铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910708165.7A CN110571159A (zh) | 2019-08-01 | 2019-08-01 | 一种提高大规模芯片组定位精度的即时自补偿方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910708165.7A CN110571159A (zh) | 2019-08-01 | 2019-08-01 | 一种提高大规模芯片组定位精度的即时自补偿方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110571159A true CN110571159A (zh) | 2019-12-13 |
Family
ID=68774270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910708165.7A Pending CN110571159A (zh) | 2019-08-01 | 2019-08-01 | 一种提高大规模芯片组定位精度的即时自补偿方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110571159A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112908870A (zh) * | 2021-02-01 | 2021-06-04 | 杭州晶通科技有限公司 | 一种能够消除芯片位移差的晶圆级扇出型封装方法 |
| CN114185248A (zh) * | 2020-09-14 | 2022-03-15 | 刘大有 | 无光罩曝光机的晶片偏移校正方法 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101069456A (zh) * | 2005-03-29 | 2007-11-07 | 株式会社村田制作所 | 电子元件安装结构 |
| CN104582312A (zh) * | 2013-10-10 | 2015-04-29 | 三星电机株式会社 | 经表面处理的铜箔和包括所述铜箔的覆铜层压板，使用所述铜箔的印刷电路板及其制备方法 |
| CN105931973A (zh) * | 2015-02-27 | 2016-09-07 | 国际商业机器公司 | 半导体装置及其组装方法 |
| CN106465548A (zh) * | 2014-05-13 | 2017-02-22 | 株式会社村田制作所 | 树脂密封型模块 |
| CN109195340A (zh) * | 2018-09-18 | 2019-01-11 | 桑尼维尔新材料科技(南京)有限公司 | 一种制作金属化陶瓷基板超窄线宽、线距图形的方法 |
| CN109378379A (zh) * | 2018-10-17 | 2019-02-22 | 厦门乾照光电股份有限公司 | 一种封装组件 |
| CN109648221A (zh) * | 2018-11-29 | 2019-04-19 | 中国科学院电工研究所 | 一种钎焊电子浆料及其制备方法和应用 |
| CN110012597A (zh) * | 2019-04-12 | 2019-07-12 | 中国科学院电工研究所 | 一种陶瓷覆铜电路板及其制备方法 |
-
2019
- 2019-08-01 CN CN201910708165.7A patent/CN110571159A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101069456A (zh) * | 2005-03-29 | 2007-11-07 | 株式会社村田制作所 | 电子元件安装结构 |
| CN104582312A (zh) * | 2013-10-10 | 2015-04-29 | 三星电机株式会社 | 经表面处理的铜箔和包括所述铜箔的覆铜层压板，使用所述铜箔的印刷电路板及其制备方法 |
| CN106465548A (zh) * | 2014-05-13 | 2017-02-22 | 株式会社村田制作所 | 树脂密封型模块 |
| CN105931973A (zh) * | 2015-02-27 | 2016-09-07 | 国际商业机器公司 | 半导体装置及其组装方法 |
| CN109195340A (zh) * | 2018-09-18 | 2019-01-11 | 桑尼维尔新材料科技(南京)有限公司 | 一种制作金属化陶瓷基板超窄线宽、线距图形的方法 |
| CN109378379A (zh) * | 2018-10-17 | 2019-02-22 | 厦门乾照光电股份有限公司 | 一种封装组件 |
| CN109648221A (zh) * | 2018-11-29 | 2019-04-19 | 中国科学院电工研究所 | 一种钎焊电子浆料及其制备方法和应用 |
| CN110012597A (zh) * | 2019-04-12 | 2019-07-12 | 中国科学院电工研究所 | 一种陶瓷覆铜电路板及其制备方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114185248A (zh) * | 2020-09-14 | 2022-03-15 | 刘大有 | 无光罩曝光机的晶片偏移校正方法 |
| CN112908870A (zh) * | 2021-02-01 | 2021-06-04 | 杭州晶通科技有限公司 | 一种能够消除芯片位移差的晶圆级扇出型封装方法 |
| CN112908870B (zh) * | 2021-02-01 | 2023-08-18 | 杭州晶通科技有限公司 | 一种能够消除芯片位移差的晶圆级扇出型封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20080224328A1 (en) | Temporary chip attach using injection molded solder | |
| CN101379897A (zh) | 电子部件安装系统、电子部件安置装置及电子部件安装方法 | |
| KR20070066946A (ko) | 플립칩을 기판에 장착하기 위한 방법 | |
| CN110571159A (zh) | 一种提高大规模芯片组定位精度的即时自补偿方法 | |
| JP2012094673A (ja) | 電子部品実装用装置および電子部品実装用の作業実行方法 | |
| US9125329B2 (en) | Electronic component mounting line and electronic component mounting method | |
| CN108470698A (zh) | 一种工件对准贴装装置及其方法 | |
| KR20090047479A (ko) | 전자 부품 실장 장치 및 전자 부품 실장 방법 | |
| KR102186384B1 (ko) | 다이 본딩 장치 및 반도체 장치의 제조 방법 | |
| WO2022247228A1 (zh) | 一种微型电子组件排料转移定位装置及其工作方法 | |
| US20090166069A1 (en) | Solder Mounting Structure, Method for Manufacturing Such Solder Mounting Structure and Use of Such Solder Mounting Structure | |
| CN117727839A (zh) | 一种基板坏点修复方法及修复装置 | |
| CN100377323C (zh) | 一种无引脚封装类器件的返修方法 | |
| US20120218402A1 (en) | Component placement process and apparatus | |
| CN111508861B (zh) | 半导体元件贴合设备 | |
| CN101459090B (zh) | 在电子基板表面上形成焊料突起的方法 | |
| CN104853540A (zh) | 一种smt贴片封装工艺 | |
| Feldmann et al. | Development of micro assembly processes for further miniaturization in electronics production | |
| CN112331582B (zh) | 芯片贴装装置以及半导体器件的制造方法 | |
| JP2014041892A (ja) | スクリーン印刷装置およびスクリーン印刷方法 | |
| JP5990775B2 (ja) | 電子部品実装システムおよび電子部品実装装置ならびに電子部品実装方法 | |
| CN112366181A (zh) | 一种若干个多芯片/硅转接板组件的倒装焊叠层组装方法 | |
| US20240186281A1 (en) | Method for panel-level thermo-compression bonding | |
| CN214815528U (zh) | 一种用于贴片工艺的激光焊接设备 | |
| CN110769611B (zh) | 一种具有结合机构的cof产品的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191213 |
|
| RJ01 | Rejection of invention patent application after publication |