CN110568411A - 一种宽带雷达波形发生器及实现方法 - Google Patents
一种宽带雷达波形发生器及实现方法 Download PDFInfo
- Publication number
- CN110568411A CN110568411A CN201910985468.3A CN201910985468A CN110568411A CN 110568411 A CN110568411 A CN 110568411A CN 201910985468 A CN201910985468 A CN 201910985468A CN 110568411 A CN110568411 A CN 110568411A
- Authority
- CN
- China
- Prior art keywords
- control word
- output
- frequency
- phase
- accumulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
- G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
- G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Radar Systems Or Details Thereof (AREA)
Abstract
本发明公开了一种宽带雷达波形发生器及实现方法,针对不同的波形使用控制字计算器计算频率控制字和相位控制字。频率累加器对频率控制字进行累加。相位累加器对相位控制字进行累加。将相位累加器的输出送入函数查找表得到波形数据。将波形数据送入先入先出存储器进行速率转换,然后将其输出送入接口转换器进行并串转换和单端到差分的转换。最后将转换结果送入数模转换器,输出宽带雷达波形。本发明具有工作带宽大,波形可灵活配置等优点,采用实时计算方式节省资源,具有较高的应用价值。
Description
技术领域
本发明涉及一种宽带雷达波形发生器及实现方法。
背景技术
传统的雷达波形发生器通常采用专用DDS芯片产生,工作频率和带宽受限,可产生波形种类有限,无法适应新的雷达波形的需求。
发明内容
本发明目的在于提供一种宽带雷达波形发生器,解决工作频率和带宽有限,以及波形种类有限的问题。
有鉴于此,本发明提供的技术方案是:一种宽带雷达波形发生器,其特征在于,包括:
控制字计算器,用于计算频率控制字和相位控制字;
频率累加器,用于对频率控制字进行累加,进行输出;
相位累加器,用于根据频率累加器的输出结果,对相位控制字进行累加,进行输出;
函数查找表,用于接收相位累加器的输出,得到波形数据;
先入先出存储器,用于接收波形数据,进行速率转换,获得速率转换结果;
接口转换器,用于接收速率转换结果,并进行并串转换和单端到差分的转换,进行输出;
数模转换器,用于对接口转换器的输出结果进行数模转换,输出宽带雷达波形。
本发明的另一目的在于提供一种宽带雷达波形发生器的实现方法,其特征在于,包括:
控制字计算器计算频率控制字和相位控制字;
频率累加器对频率控制字进行累加,进行输出;
相位累加器根据频率累加器的输出结果,对相位控制字进行累加,进行输出;
函数查找表接收相位累加器的输出,得到波形数据;
先入先出存储器接收波形数据,进行速率转换,获得速率转换结果;
接口转换器接收速率转换结果,并进行并串转换和单端到差分的转换,进行输出;
数模转换器对接口转换器的输出结果进行数模转换,输出宽带雷达波形。
本发明实现了以下显著的有益效果:
实现简单,针对不同的波形使用控制字计算器计算频率控制字和相位控制字。频率累加器对频率控制字进行累加。相位累加器对相位控制字进行累加。将相位累加器的输出送入函数查找表得到波形数据。将波形数据送入先入先出存储器进行速率转换,然后将其输出送入接口转换器进行并串转换和单端到差分的转换。最后将转换结果送入数模转换器,输出宽带雷达波形。本发明具有工作带宽大,波形可灵活配置等优点,采用实时计算方式节省资源,具有较高的应用价值。
附图说明
图1为本发明一种宽带雷达波形发生器示意图;
图2为本发明一种宽带雷达波形发生器的实现方法的流程图。
附图标记示意
1.控制字计算器 2.频率累加器 3.相位累加器 4.函数查找表 5.先入先出存储器 6.接口转换器 7.数模转换器
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明,根据下面说明和权利要求书,本发明的优点和特征将更清楚。需要说明的是,附图均采用非常简化的形式且均适用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
需要说明的是,为了清楚地说明本发明的内容,本发明特举多个实施例以进一步阐释本发明的不同实现方式,其中,该多个实施例是列举式而非穷举式。此外,为了说明的简洁,前实施例中已提及的内容往往在后实施例中予以省略,因此,后实施例中未提及的内容可相应参考前实施例。
虽然该发明可以以多种形式的修改和替换来扩展,说明书中也列出了一些具体的实施图例并进行详细阐述。应当理解的是,发明者的出发点不是将该发明限于所阐述的特定实施例,正相反,发明者的出发点在于保护所有给予由本权利声明定义的精神或范围内进行的改进、等效替换和修改。同样的元器件号码可能被用于所有附图以代表相同的或类似的部分。
请参照图1,本发明的一种宽带雷达波形发生器,包括:控制字计算器,用于计算频率控制字和相位控制字;频率累加器,用于对频率控制字进行累加,进行输出;相位累加器,用于根据频率累加器的输出结果,对相位控制字进行累加,进行输出;函数查找表,用于接收相位累加器的输出,得到波形数据;先入先出存储器,用于接收波形数据,进行速率转换,获得速率转换结果;接口转换器,用于接收速率转换结果,并进行并串转换和单端到差分的转换,进行输出;数模转换器,用于对接口转换器的输出结果进行数模转换,输出宽带雷达波形。
在一个实施例中,所述控制字计算器的输出端与频率累加器的输入端连接,控制字计算器的输出端与相位累加器的输入端连接,频率累加器的输出端与相位累加器的输入端连接,相位累加器的输出端与函数查找表的输入端连接,函数查找表的输出端与先入先出存储器的输入端连接,先入先出存储器的输出端与接口转换器的输入端连接,接口转换器的输出端与数模转换器的输入端连接。
在一个实施例中,所述控制字计算器、频率累加器、相位累加器、函数查找表、先入先出存储器、接口转换器均在FPGA芯片上实现。
本发明的一种宽带雷达波形发生器的实现方法,如图2所示,包括:步骤S101,控制字计算器计算频率控制字和相位控制字;步骤S102,频率累加器对频率控制字进行累加,进行输出;步骤S103,相位累加器根据频率累加器的输出结果,对相位控制字进行累加,进行输出;步骤S104,函数查找表接收相位累加器的输出,得到波形数据;步骤S105,先入先出存储器接收波形数据,进行速率转换,获得速率转换结果;步骤S106,接口转换器接收速率转换结果,并进行并串转换和单端到差分的转换,进行输出;步骤S107,数模转换器对接口转换器的输出结果进行数模转换,输出宽带雷达波形。
在一个实施例中,所述频率控制字包括起始频率和步进频率,相位控制字为当前相位。
在一个实施例中,所述相频率累加器对频率控制字进行累加采用并行处理方式。
在一个实施例中,所述相位累加器根据频率累加器的输出结果,对相位控制字进行累加采用并行处理方式。
在一个实施例中,所述先入先出存储器接收波形数据,进行速率转换包括:将波形数据进行分组,同时与数模转换器的速率进行匹配。
在一个实施例中,所述接口转换器接收速率转换结果,并进行并串转换和单端到差分的转换按照所述分组分别进行并串转换。
在一个实施例中,所述数模转换器对接口转换器的输出结果进行数模转换为将接口转换器的输出送入数模转换器的LVDS接口实现数模转换。
作为具体的实施例,本发明的一种宽带雷达波形发生器的实施方式为:
第一步 搭建宽带雷达波形发生器系统
宽带雷达波形发生器包括:控制字计算器1、频率累加器2、相位累加器3、函数查找表4、先入先出存储器5、接口转换器6和数模转换器7,除了数模转换器7外其他模块均在FPGA芯片上实现。
控制字计算器1的输出端与频率累加器2的输入端连接,控制字计算器1的输出端与相位累加器3的输入端连接,频率累加器2的输出端与相位累加器3的输入端连接,相位累加器3的输出端与函数查找表4的输入端连接,函数查找表4的输出端与先入先出存储器5的输入端连接,先入先出存储器5的输出端与接口转换器6的输入端连接,接口转换器6的输出端与数模转换器7的输入端连接。
第二步 控制字计算器1实时计算频率控制字和相位控制字
控制字计算器1根据接收到的波形参数和工作模式,实时计算出雷达波形的频率控制字和相位控制字,因此可产生任意雷达波形。其中频率控制字包括起始频率和步进频率,相位控制字为当前相位。以线性调频波形为例,起始频率为f0,步进频率为fs=B/N,其中B为带宽,N为点数。当前相位为上一个时钟周期频率累加器2的输出与相位累加器3的输出之和。
第三步 频率累加器2对频率控制字进行累加
频率累加器2对频率控制字进行累加,即fi=f0+i fs,,进行积分运算。为了提高实际波形的工作频率,采用M路并行处理,即每个输出周期同时输出顺序的M个结果。
第四步 相位累加器3对相位控制字进行累加
相位累加器3对相位控制字进行累加,即pi+1=fi+pi,即上一个时钟周期频率累加器2的输出与相位累加器3的输出之和,进行积分运算。为了提高实际波形的工作频率,同样采用M路并行处理,即每个输出周期同时输出顺序的M个结果。
第五步 将相位累加器3的输出送入函数查找表4进行查表
将相位累加器3的输出送入函数查找表4进行查表,得到波形数据。与完全存储方式的波形产生方式相比,这里的函数查找表4所占的存储容量很小,因此有利于实现大时宽和大带宽波形。
第六步 将函数查找表4输出的波形数据送入先入先出存储器5进行速率转换
将函数查找表4输出的波形数据送入先入先出存储器5进行速率转换,并分为K组,以便于与接口转换器6进行匹配,同时与数模转换器7的速率进行匹配。
第七步 将先入先出存储器5的输出送入接口转换器6
将先入先出存储5器的输出送入接口转换器6按照分成的K组分别进行并串转换,以便与数模转换器7的LVDS接口匹配,同时完成单端到差分的转换。
第八步 将接口转换器6的输出送入数模转换器7的LVDS接口实现数模转换
将接口转换器6的输出送入数模转换器7的LVDS接口实现数模转换,得到实际的模拟雷达波形。
作为具体实施例,本发明的一种宽带雷达波形发生器的具体步骤为:
第一步 搭建宽带雷达波形发生器系统
宽带雷达波形发生器包括:控制字计算器、频率累加器、相位累加器、函数查找表、先入先出存储器、接口转换器和数模转换器,除了数模转换器外其他模块均在FPGA芯片上实现。
控制字计算器的输出端与频率累加器的输入端连接,控制字计算器的输出端与相位累加器的输入端连接,频率累加器的输出端与相位累加器的输入端连接,相位累加器的输出端与函数查找表的输入端连接,函数查找表的输出端与先入先出存储器的输入端连接,先入先出存储器的输出端与接口转换器的输入端连接,接口转换器的输出端与数模转换器的输入端连接。
第二步 控制字计算器实时计算频率控制字和相位控制字
控制字计算器根据接收到的波形参数和工作模式,实时计算出雷达波形的频率控制字和相位控制字。其中频率控制字包括起始频率和步进频率,相位控制字为当前相位。以线性调频波形为例,起始频率为f0,步进频率为fs=B/N,其中B为带宽,N为点数。起始相位为p0,当前相位为上一个时钟周期频率累加器的输出与相位累加器的输出之和。
第三步 频率累加器对频率控制字进行累加
频率累加器对频率控制字进行累加,即fi=f0+i fs,进行积分运算。为了提高实际波形的工作频率,采用M路并行处理,即每个输出周期同时输出顺序的M个结果。
第四步 相位累加器对相位控制字进行累加
相位累加器对相位控制字进行累加,即pi+1=fi+pi,进行积分运算。为了提高实际波形的工作频率,同样采用M路并行处理,即每个输出周期同时输出顺序的M个结果。
第五步 将相位累加器的输出送入函数查找表进行查表
将相位累加器的输出送入函数查找表进行查表,得到波形数据。与完全存储方式的波形产生方式相比,这里的函数查找表所占的存储容量很小,因此有利于实现大时宽和大带宽波形。
第六步 将函数查找表输出的波形数据送入先入先出存储器进行速率转换
将函数查找表输出的波形数据送入先入先出存储器进行速率转换,并分为K组,以便于与接口转换器进行匹配,同时与数模转换器的速率进行匹配。
第七步 将先入先出存储器的输出送入接口转换器
将先入先出存储器的输出送入接口转换器按照分成的K组分别进行并串转换,以便与数模转换器的LVDS接口匹配,同时完成单端到差分的转换。
第八步 将接口转换器的输出送入数模转换器的LVDS接口实现数模转换
将接口转换器的输出送入数模转换器的LVDS接口实现数模转换,得到实际的模拟雷达波形。
本发明实现了以下显著的有益效果:
实现简单,针对不同的波形使用控制字计算器计算频率控制字和相位控制字。频率累加器对频率控制字进行累加。相位累加器对相位控制字进行累加。将相位累加器的输出送入函数查找表得到波形数据。将波形数据送入先入先出存储器进行速率转换,然后将其输出送入接口转换器进行并串转换和单端到差分的转换。最后将转换结果送入数模转换器,输出宽带雷达波形。本发明具有工作带宽大,波形可灵活配置等优点,采用实时计算方式节省资源,具有较高的应用价值。
显然,上述实施例仅仅是为清楚地说明所作的举例,而非对实施方式的限定。对于所属技术领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍属于本发明创造的保护范围。
Claims (10)
1.一种宽带雷达波形发生器,其特征在于,包括:
控制字计算器,用于计算频率控制字和相位控制字;
频率累加器,用于对频率控制字进行累加,进行输出;
相位累加器,用于根据频率累加器的输出结果,对相位控制字进行累加,进行输出;
函数查找表,用于接收相位累加器的输出,得到波形数据;
先入先出存储器,用于接收波形数据,进行速率转换,获得速率转换结果;
接口转换器,用于接收速率转换结果,并进行并串转换和单端到差分的转换,进行输出;
数模转换器,用于对接口转换器的输出结果进行数模转换,输出宽带雷达波形。
2.根据权利要求1所述的宽带雷达波形发生器,其特征在于,所述控制字计算器的输出端与频率累加器的输入端连接,控制字计算器的输出端与相位累加器的输入端连接,频率累加器的输出端与相位累加器的输入端连接,相位累加器的输出端与函数查找表的输入端连接,函数查找表的输出端与先入先出存储器的输入端连接,先入先出存储器的输出端与接口转换器的输入端连接,接口转换器的输出端与数模转换器的输入端连接。
3.根据权利要求2所述的宽带雷达波形发生器,其特征在于,所述控制字计算器、频率累加器、相位累加器、函数查找表、先入先出存储器、接口转换器均在FPGA芯片上实现。
4.一种宽带雷达波形发生器的实现方法,其特征在于,包括:
控制字计算器计算频率控制字和相位控制字;
频率累加器对频率控制字进行累加,进行输出;
相位累加器根据频率累加器的输出结果,对相位控制字进行累加,进行输出;
函数查找表接收相位累加器的输出,得到波形数据;
先入先出存储器接收波形数据,进行速率转换,获得速率转换结果;
接口转换器接收速率转换结果,并进行并串转换和单端到差分的转换,进行输出;
数模转换器对接口转换器的输出结果进行数模转换,输出宽带雷达波形。
5.根据权利要求4所述的宽带雷达波形发生器的实现方法,其特征在于,所述频率控制字包括起始频率和步进频率,相位控制字为当前相位。
6.根据权利要求5所述的宽带雷达波型发生器的实现方法,其特征在于,所述相频率累加器对频率控制字进行累加采用并行处理方式。
7.根据权利要求6所述的宽带雷达波型发生器的实现方法,其特征在于,所述相位累加器根据频率累加器的输出结果,对相位控制字进行累加采用并行处理方式。
8.根据权利要求6所述的宽带雷达波型发生器的实现方法,其特征在于,所述先入先出存储器接收波形数据,进行速率转换包括:将波形数据进行分组,同时与数模转换器的速率进行匹配。
9.根据权利要求8所述的宽带雷达波型发生器的实现方法,其特征在于,所述接口转换器接收速率转换结果,并进行并串转换和单端到差分的转换按照所述分组分别进行并串转换。
10.根据权利要求4所述的宽带雷达波形发生器的实现方法,其特征在于,所述数模转换器对接口转换器的输出结果进行数模转换为将接口转换器的输出送入数模转换器的LVDS接口实现数模转换。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811462945X | 2018-12-03 | ||
CN201811462945 | 2018-12-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110568411A true CN110568411A (zh) | 2019-12-13 |
Family
ID=68785271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910985468.3A Pending CN110568411A (zh) | 2018-12-03 | 2019-10-17 | 一种宽带雷达波形发生器及实现方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110568411A (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1355609A (zh) * | 2000-11-23 | 2002-06-26 | 华为技术有限公司 | 数字本振信号产生方法及其数字控制振荡器 |
US20080159370A1 (en) * | 2007-01-03 | 2008-07-03 | Lockheed Martin Corporation | Alternative Method For Equalizing DDS Generated Waveforms |
CN103513231A (zh) * | 2012-06-25 | 2014-01-15 | 中国科学院空间科学与应用研究中心 | 一种用于三维成像微波高度计的Chirp信号发生方法及发生器 |
US9671817B1 (en) * | 2015-11-30 | 2017-06-06 | Raytheon Company | Accumulator-based phase memory |
CN108594214A (zh) * | 2018-04-17 | 2018-09-28 | 西安电子科技大学 | 基于fpga的参数可调的线性调频信号产生装置及其产生方法 |
-
2019
- 2019-10-17 CN CN201910985468.3A patent/CN110568411A/zh active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1355609A (zh) * | 2000-11-23 | 2002-06-26 | 华为技术有限公司 | 数字本振信号产生方法及其数字控制振荡器 |
US20080159370A1 (en) * | 2007-01-03 | 2008-07-03 | Lockheed Martin Corporation | Alternative Method For Equalizing DDS Generated Waveforms |
CN103513231A (zh) * | 2012-06-25 | 2014-01-15 | 中国科学院空间科学与应用研究中心 | 一种用于三维成像微波高度计的Chirp信号发生方法及发生器 |
US9671817B1 (en) * | 2015-11-30 | 2017-06-06 | Raytheon Company | Accumulator-based phase memory |
CN108594214A (zh) * | 2018-04-17 | 2018-09-28 | 西安电子科技大学 | 基于fpga的参数可调的线性调频信号产生装置及其产生方法 |
Non-Patent Citations (5)
Title |
---|
丁斌: "基于FPGA的雷达信号源", 《电子科技》 * |
杨兴: "全相参固态化雷达信号接收与处理实现研究", 《中国优秀硕士学位论文全文数据库信息科技辑(月刊)》 * |
罗晴丹: "宽带相控阵雷达子阵数字调制技术及其FPGA实现", 《中国优秀硕士学位论文全文数据库信息科技辑(月刊)》 * |
薛备: "全数字宽带雷达信号产生技术研究", 《中国优秀硕士学位论文全文数据库信息科技辑(月刊)》 * |
郐士超: "某型号雷达中频信号模拟器研制", 《中国优秀硕士学位论文全文数据库信息科技辑(月刊)》 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101149630A (zh) | Dds信号源幅频特性补偿方法及相应的dds信号源 | |
EP2779442A1 (en) | Radio Frequency Domain Digital Pre-Distortion | |
US20160315634A1 (en) | Crc calculation method, and apparatus | |
CN110504972B (zh) | 一种基于fpga的采样率转换方法、装置及数模转换方法、装置 | |
CN109521992B (zh) | 一种无乘法器的基于cordic算法的线性调频信号生成方法 | |
CN102789442B (zh) | 校正移动产业处理器接口中信号偏移方法及相关传输系统 | |
CN104868854A (zh) | 一种数字预失真系统 | |
CN110568411A (zh) | 一种宽带雷达波形发生器及实现方法 | |
US8924449B2 (en) | Method and apparatus for implementing variable symbol rate | |
CN109815181B (zh) | 一种基于axi协议接口的任意位宽转换方法及装置 | |
CN104301269B (zh) | 等效采样预失真系统及其方法 | |
CN105005240A (zh) | 基于离线计算的任意波发生器 | |
CN105119845B (zh) | 一种非先入先出包的能效数据流传输方法 | |
EP3748859A1 (en) | Dac device having positive dac and negative dac and associated digital-to-analog converting method | |
US7773006B2 (en) | Systems and methods of parallel to serial conversion | |
CN111010178B (zh) | 基于PXIe的任意波形发生器及输出通道扩展方法 | |
CN108549329B (zh) | 一种基于fpga实现脉冲均匀输出的方法及装置 | |
CN104301653A (zh) | 一种实现复合视频信号多采样率的方法 | |
CN104735824A (zh) | 数据处理系统 | |
Alonso et al. | Parallel implementation of a sample rate conversion and pulse-shaping filter for high speed backhauling networks | |
CN115276704B (zh) | 适用于宽带数字tr芯片的上变频链路系统和装置 | |
CN111327314B (zh) | 一种基于ddr存储的dds任意分频系统及其分频方法 | |
CN111413676B (zh) | 一种数字信号处理系统和方法 | |
TW201332294A (zh) | 以計數器為基礎之可擴充解析度的數位脈寬調變裝置 | |
CN114499514B (zh) | 一种相位抖动采样方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191213 |
|
RJ01 | Rejection of invention patent application after publication |