CN110556238B - 电子元件 - Google Patents

Abstract

一种电子元件(100)，包括：电路基板模块(104)，由多个层构成，并利用第一层(L1)至第八层(L8)的布线图案形成有初级侧电路(120)和次级侧电路(122，124)；以及磁体芯(106)，将初级侧电路(120)和次级侧电路(122，124)磁耦合。电路基板模块(104)包括：初级侧绕组(120b)、次级侧绕组(122b，124b)，在磁体芯(106)的周围形成为渦状；以及第三层(L3)、第六层(L6)，插入至初级侧绕组(120b)的第四层(L4)与次级侧绕组(122b)的第二层(L2)、初级侧绕组(120b)的第五层(L5)与次级侧绕组(124b)的第七层(L7)之间。由于第三层(L3)和第六层(L6)在电路基板模块(104)内作为绝缘层发挥功能，因此电子元件(100)的耐压性能提高。

Description

电子元件

技术领域

本发明涉及电子元件，具体而言，涉及具有平面型变压器的电子元件。

背景技术

日本专利局发行的刊物(JP5310857B1)所记载的在先技术为一种线圈一体型开关电源模块。该模块具有作为平面型变压器的一方式的印刷线圈变压器。印刷线圈变压器具有组合有基板的层叠体和磁体芯的结构，层叠体通过层叠多个双面基板而构成。在各个双面基板上形成有初级线圈的图案和次级线圈的图案。在层叠体的内部相邻的双面基板之间通过填充半固化片而绝缘。

但是，在先技术的结构存在变压器整体上难以提高耐压(耐电压)性能的问题。这是因为，由于在相邻的双面基板的各层形成有变压器的初级线圈的图案和次级线圈的图案，因此初级线圈与次级线圈的绝缘距离必然限于最小限度(仅双面基板、半固化片的厚度)。此外，在多个层间连接线圈的图案时，通孔的位置与线圈的图案的位置重叠也会使在结构上更加难以确保绝缘距离。由此，进一步妨碍耐压性能的提高。

发明内容

本发明的一个目的在于提供能够提高耐压性能的技术。为了实现该目的，本发明采用以下的解决方案。

本发明的电子元件在利用多个成层的布线图案形成有初级侧和次级侧的各电路的电路基板上安装有磁体芯。磁体芯进行初级侧的电路与次级侧的电路的磁耦合，由此构成平面型变压器。布线图案中有构成初级侧和次级侧的各绕组的布线图案，各绕组在贯通电路基板的磁体芯的周围形成为涡状。

〔第一解决方案〕

第一解决方案使用绝缘层。即，在电路基板内，初级侧的绕组的层和次级侧的绕组的层通过插入于它们之间的绝缘层而使彼此的绝缘距离确保得较大。绝缘层在与各绕组在层方向上重叠的区域内不具有任何布线图案。因此，在电路基板内，在初级侧的绕组的层与次级侧的绕组的层之间，除了由承载各个布线图案的层叠坯料(片)介于其间所产生的基本绝缘距离之外，还确保有由“绝缘层”这一另一层叠坯料(各绕组的区域内为空白状的片)进一步介于其间所产生的追加的、附加性的绝缘距离。由此，比起仅具有基本绝缘距离的结构，能够确保更大的绝缘距离，能够在电路整体上提高耐压性能。

〔第二解决方案〕

第二解决方案改良电路基板中的绕组与通路孔的位置关系。即，涡状的绕组通过通路孔而使内周端和外周端分别与其它层的布线图案连接，但此时，通路孔的位置越靠近对方侧(若是初级侧则为次级侧，若是次级侧则为初级侧)的绕组则绝缘距离越小，相应地，在电路整体上耐压性能降低。特别是，由于通常内周端位于磁体芯附近，因此导致初级侧、次级侧均是彼此的通路孔靠近另一方的绕组。

在本发明中，形成有将初级侧的绕组的两端均在与次级侧的绕组在层方向上重叠的区域外与其它层的布线图案连接的通路孔，并形成有将次级侧的绕组的两端均在与初级侧的绕组在层方向上重叠的区域外与其它层的布线图案连接的通路孔。由此，能够防止绝缘距离变小，实现在电路整体上耐压性能的提高。

如上所述，根据本发明，能够提高耐压性能。

附图说明

图1是概略地示出一实施方式的电子元件的构成的分解立体图。

图2是以单体示出电路基板模块的分解立体图。

图3是概略地示出电路基板模块的层叠结构的分解立体图。

图4是与图1中的IV-IV线一致的纵截面图。

图5是与图1中的V-V线一致的纵截面图。

图6A至图6D是从第一层至第四层的各层的平面图。

图7A至图7D是从第五层至第八层的各层的平面图。

具体实施方式

以下，参照附图对实施方式进行说明。

〔整体构成〕

图1概略地示出了一实施方式的电子元件100的构成。在该实施方式中，作为电子元件100的例子，列举了模块型的DC-DC转换器，但电子元件100的例子并不限定于此。以下，对电子元件100的构成进行说明。

电子元件100例如粗略划分的话由树脂壳体102和电路基板模块104构成。电子元件100是在将电路基板模块104收纳于树脂壳体102内的状态下用填充材料(例如聚氨酯树脂)密封其内部而完成的。树脂壳体102是中空的罩子形状，其下表面配合电路基板模块104的外形而开放。

在电路基板模块104上组合有磁体芯106。在电路基板模块104上主要形成有DC-DC转换器的初级侧电路120和两系统的次级侧电路122、124，在DC-DC转换器工作时，初级侧电路120和各次级侧电路122、124通过磁体芯106而被磁耦合。需要注意的是，初级侧电路120、各次级侧电路122、124具有在图1中观察电路基板模块104时安装于上表面的各种电子元件，但省略了它们的图示。

〔电路基板模块以及磁体芯〕

图2以单体示出了将电路基板模块104分解后的状态。在电路基板模块104上，除了如上所述组合有磁体芯106之外，还安装有多个输入端子阵列108、110以及输出端子阵列112、114。

磁体芯106例如是E-E型结构，两个芯部件106a、106b从电路基板模块104的两面侧以相对的方式组合。在本实施方式中，磁体芯106在两个芯部件106a、106b之间未设置有间隙，但也可以在之间设置有间隙。为了组装磁体芯106，除了在电路基板模块104上靠中央的位置形成有插通孔104a之外，还夹着插通孔104a在两侧缘部形成有一对缺口部104b。

插通孔104a在电路基板模块104的两面呈大致正方形状开口并在厚度方向上贯通，磁体芯106的中芯柱107a从两侧插通至其内部。

一对缺口部104b从电路基板模块104的两侧缘部朝向内侧形成为U字形状，磁体芯106的两外芯柱107b与这一对缺口部104b嵌合。需要注意的是，在本实施方式中，一对缺口部104b均形成有保持空间104c。具体而言，一对缺口部104b在各自的侧方在宽度方向上扩展一级，这样的话，可以使保持空间104c如下所述。即，保持空间104c作为用于进行磁体芯106的组装作业的空间发挥功能。组装作业例如包括：在如图1所示使磁体芯106组装于电路基板模块104的状态下进一步地对两个芯部件106a、106b两侧处的对接面进行粘合剂的涂布、粘贴胶带、或者夹固两芯部件106a、106b、等等。由此，能够提高电子元件100的装配作业性，提高生产效率并有助于生产成本的降低。

输入端子阵列108、110通过未图示的通孔而安装于电路基板模块104，由此与初级侧电路120连接。此外，输出端子阵列112、114也通过未图示的通孔而安装于电路基板模块104，由此与次级侧电路122、124连接。在电子元件100的完成状态下，这些输入端子阵列108、110以及输出端子阵列112、114处于从树脂壳体102向下方突出的状态。

〔层叠坯料〕

图3通过将电路基板模块104分解为多个层叠坯料的状态而概略地示出了其层叠结构。需要注意的是，在电路基板模块104的完成状态下，由于所有的层叠坯料通过烧成而被一体化，因此是不能如图3所示进行事后分解的结构，但在此为了理解层叠结构，方便起见，以分解的状态加以示出。

电路基板模块104呈例如层叠七张层叠坯料(也称为片基板、生片等)并将它们烧成为一体而得的层叠结构。以下，为了方便起见，将在层叠方向上最上面的层的上表面设为第一层L1、将其下表面与第二张层叠坯料的上表面之间设为第二层L2、将其下表面与第三张层叠坯料的上表面之间设为第三层L3、将其下表面与第四张层叠坯料的上表面之间设为第四层L4、将其下表面与第五张层叠坯料的上表面之间设为第五层L5、将其下表面与第六张层叠坯料的上表面之间设为第六层L6、将其下表面与最下面的层叠坯料的上表面之间设为第七层L7，而且，将最下面的层叠坯料的下表面设为第八层L8。

〔层截面〕

首先，列举电路基板模块104的截面来说明层结构。

图4示出了与磁体芯106的纵长方向一致的电路基板模块104以及磁体芯106的纵截面(图1中的IV-IV截面)。此外，图5示出了与磁体芯106的宽度方向一致的电路基板模块104以及磁体芯106的纵截面(图1中的V-V截面)。需要注意的是，在图4以及图5中，夸张地示出了层叠坯料的各层以及布线图案的厚度。以下，对各层中的布线图案的配置进行说明。

〔第一层(第一个层)〕

第一层L1位于电路基板模块104的上表面。在第一层L1上主要形成有构成初级侧电路120的布线图案的初级图案120a，并且还形成有构成次级侧电路122的布线图案的次级图案122a。这些初级图案120a以及次级图案122a均在避开磁体芯106的正下方及其附近的区域的位置隔开规定的绝缘距离而配置。

〔第二层(第二个层)〕

第二层L2位于电路基板模块104的内层。在第二层L2上，除了初级图案120a之外，还形成有构成次级侧电路122的布线图案的次级侧绕组122b。初级图案120a远离磁体芯106而配置，次级侧绕组122b在磁体芯106(中芯柱107a)的周围以呈涡状的方式被布线。

〔第三层(第三个层)〕

第三层L3位于电路基板模块104的内层。在第三层L3上仅配置有初级图案120a。

〔第四层(第四个层)〕

第四层L4位于电路基板模块104的内层。在第四层L4上只形成有初级侧绕组120b。初级侧绕组120b在磁体芯106(中芯柱107a)的周围以呈涡状的方式被布线。

〔第五层(第五个层)〕

第五层L5位于电路基板模块104的内层。在第五层L5上只形成有初级侧绕组120b。与上述第四层L4同样地，初级侧绕组120b在磁体芯106的周围以呈涡状的方式被布线。

〔第六层(第六个层)〕

第六层L6位于电路基板模块104的内层。在第六层L6上仅配置有初级图案120a。

〔第七层(第七个层)〕

第七层L7位于电路基板模块104的内层。在第七层L7上，除了初级图案120a之外，还形成有构成与第一层～第二层不同的系统的次级侧电路124的布线图案的次级侧绕组124b。与上述第二层L2同样地，初级图案120a远离磁体芯106而配置，次级侧绕组124b在磁体芯106(中芯柱107a)的周围以呈涡状的方式被布线。

〔第八层(第八个层)〕

第八层L8位于电路基板模块104的下表面。在第八层L8上主要形成有构成初级侧电路120的布线图案的初级图案120a，并且还形成有构成与第一层～第二层不同的系统的次级侧电路124的布线图案的次级图案124a。这些初级图案120a以及次级图案124a均在从磁体芯106的下方观察避开正上方及其附近的区域的位置隔开规定的绝缘距离而配置。

〔通路孔〕

如图5所示，在电路基板模块104中还形成有初级通路孔126以及次级通路孔128。初级通路孔126将初级侧电路120的跨多个层的布线图案、例如初级图案120a和初级侧绕组120b连接。此外，次级通路孔128将次级侧电路122、124各自的跨多个层的布线图案、例如次级图案122a和次级侧绕组122b、次级图案124a和次级侧绕组122b连接。需要注意的是，图5所示的初级通路孔126以及次级通路孔128的宽度方向的位置是为方便起见而示出的位置。

〔层平面〕

接下来，对各层的平面结构进行说明。

图6A至图6D是从第一层L1至第四层L4的各层的平面图。此外，图7A至图7D是从第五层L5至第八层L8的各层的平面图。需要注意的是，对于第八层L8，将电路基板模块104的底视图(仰视图)作为平面图。在图6A至图6D以及图7A至图7D中，对于详细的布线图案的形状、其它通路孔、通孔的配置等，省略了图示。

〔第一层(第一个层)〕

图6A：如上所述，在第一层L1上形成有初级侧电路120以及两系统的次级侧电路122、124(包括布线图案以及安装元件)，但初级侧绕组120b以及次级侧绕组122b、124b均未被配置。此外，为了提高耐压(耐电压)性能，在初级侧电路120及次级侧电路122、124与磁体芯106之间确保有充分的绝缘距离。在本实施方式中，在第一层L1上未形成有初级侧绕组120b以及次级侧绕组122b、124b，因此在未在磁体芯106的周围露出这一点上也大大有助于耐压性能的提高。

〔第二层(第二个层)〕

图6B：如上所述，在第二层L2上形成有次级侧绕组122b的布线图案。在此，当着眼于次级侧绕组122b的图案形状时，可知其外周端以及内周端(无附图标记)的位置均向外与磁体芯106的中芯柱107a隔开。需要注意的是，在第二层L2上除此之外还形成有初级图案120a。

〔第三层(第三个层)〕

图6C：如上所述，在第三层L3上只是主要形成有初级图案120a。这样，在本实施方式中，并不是以与第二层L2的次级侧绕组122b相邻的方式形成有初级侧绕组120b的结构。

〔第四层(第四个层)〕

图6D：在第四层L4上，与第二层L2之间隔着第三层L3而形成有初级侧绕组120b的布线图案。在此，也是当着眼于初级侧绕组120b的图案形状时，可知其外周端以及内周端(无附图标记)的位置均向外且向与次级侧绕组122b相反的方向与磁体芯106的中芯柱107a隔开。

〔绝缘距离的确保〕

由到此为止的各层的平面构成所明确的，在本实施方式中，如下所述实现了绝缘距离的确保。

(1)图6C：在第二层L2与第四层L4之间插入有作为绝缘层的第三层L3，在第三层L3上，在层方向上与次级侧绕组122b以及初级侧绕组120b重叠的区域内未形成有任何布线图案。由此，在初级侧绕组120b与次级侧绕组122b之间实现了两层(大于一层)的绝缘距离的确保。

(2)图6B以及图6D：初级侧绕组120b以及次级侧绕组122b均不仅外周端就连内周端也向外与磁体芯106的中芯柱107a隔开地进行配置。即，对于第二层L2的次级侧绕组122b，使内周端以及外周端均成为在层方向上与第四层L4的初级侧绕组120b不重叠的配置，此外，对于第四层L4的初级侧绕组120b，使内周端以及外周端均成为在层方向上与第二层L2的次级侧绕组122b不重叠的配置。因此，在第二层L2中，初级通路孔126的位置位于次级侧绕组122b的绕组区域外，在它们之间确保了规定的绝缘距离DI。此外，在第四层L4中，次级通路孔128的位置位于初级侧绕组120b的绕组区域外，在它们之间也确保了规定的绝缘距离DI。需要注意的是，第二层L2与第四层L4的绝缘距离DI也可以不同。

通常，初级侧绕组120b、次级侧绕组122b的布线图案基本上在中芯柱107a的周围呈涡状，由此使磁通收敛于磁体芯106。为此，认为内周端必然靠近中芯柱107a而配置。但是，在本实施方式中，内周端的位置反而也向外隔开地进行配置。由此，如上所述，有助于将其它层中的初级侧绕组120b与另一方的次级通路孔128的绝缘距离DI、而且次级侧绕组122b与另一方的初级通路孔126的绝缘距离DI确保得较大。

(3)图6A：加之，次级侧绕组122b未露出于电路基板模块104的外表面，从而在与磁体芯106之间实现了绝缘距离的确保。

接下来，参照图7A至图7D，对与另一系统的次级侧电路124的绝缘进行说明。

〔第五层(第五个层)〕

图7A：在第五层L5上形成有初级侧绕组120b的布线图案。在此，也是当着眼于初级侧绕组120b的图案形状时，可知其外周端以及内周端(无附图标记)的位置均向外且向与次级侧绕组122b、124b相反的方向与磁体芯106的中芯柱107a隔开。

〔第六层(第六个层)〕

图7B：在第六层L6上只是主要形成有初级图案120a。因此，在本实施方式中，并不是以与第五层L5的初级侧绕组120b相邻的方式形成有次级侧绕组124b的结构。

〔第七层(第七个层)〕

图7C：在第七层L7上，与第五层L5之间隔着第六层L6如上所述地形成有次级侧绕组124b的布线图案。在此也同样地，当着眼于次级侧绕组124b的图案形状时，可知其外周端以及内周端(无附图标记)的位置均向外与磁体芯106的中芯柱107a隔开。需要注意的是，在第七层L7上，除此之外还形成有初级图案120a。

〔第八层(第八个层)〕

图7D：在第八层L8上，如上所述，形成有初级侧电路120以及两系统的次级侧电路122、124(包括布线图案以及安装元件)，但初级侧绕组120b以及次级侧绕组122b、124b均未被配置。此外，为了提高耐压性能，在初级侧电路120及次级侧电路122、124与磁体芯106之间确保有充分的绝缘距离。在本实施方式中，在第八层L8上也未形成有初级侧绕组120b以及次级侧绕组122b、124b，因此在未在磁体芯106的周围露出这一点上也大大有助于耐压性能的提高。

〔绝缘距离的确保〕

由从剩余的各层的平面构成所明确的，在本实施方式中进一步地如下所述实现了绝缘距离的确保。

(4)图7B：在第五层L5与第七层L7之间插入有作为绝缘层的第六层L6，在第六层L6上，在层方向上与初级侧绕组120b以及次级侧绕组124b重叠的区域内未形成有任何布线图案。由此，在初级侧绕组120b与次级侧绕组124b之间实现了两层(大于一层)的绝缘距离的确保。

(5)图7A以及图7C：初级侧绕组120b以及次级侧绕组124b均不仅外周端就连内周端也向外与磁体芯106的中芯柱107a隔开地进行配置。即，对于第七层L7的次级侧绕组124b，使内周端以及外周端均成为在层方向上与第五层L5的初级侧绕组120b不重叠的配置，此外，对于第五层L5的初级侧绕组120b，使内周端以及外周端均成为在层方向上与第七层L7的次级侧绕组124b不重叠的配置。因此，在第五层L5中，次级通路孔128的位置位于初级侧绕组120b的绕组区域外，在它们之间确保了规定的绝缘距离DI。此外，在第七层L7中，初级通路孔126的位置位于次级侧绕组124b的绕组区域外，在它们之间也确保了规定的绝缘距离DI。需要注意的是，第五层L5与第七层L7的绝缘距离DI也可以不同。

(6)图7D：加之，次级侧绕组124b未露出于电路基板模块104的外表面(下表面)，从而在与磁体芯106之间实现了绝缘距离的确保。

如上所述，根据本实施方式的电子元件100，由于实现初级侧电路120、次级侧电路122以及磁体芯106处的绝缘距离的确保，从而能够提高电路整体上的耐压性能。因此，在电子元件100为DC-DC转换器的情况下，可在更高电压的区域进行使用，能够提高其通用性、有用性。

在一实施方式中，为包括两系统的次级侧电路122、124的电路构成，但也可以为针对初级侧电路120仅包括一系统的次级侧电路122(或次级侧电路124)的电路构成。这种情况下的层构成可以是从最上面起的图6A、图6B、图6C、图6D、图7B、图7C的六层构成。

初级侧绕组120b、次级侧绕组122b、124b的图案并不限于图6A至图6D以及图7A至图7D所示的例子，也可以为其它图案形状。例如，作为初级侧绕组120b的图案，也可以是使内周端以及外周端以外的部分更靠近磁体芯106的中芯柱107a的图案形状。此外，初级侧绕组120b、次级侧绕组122b、124b的内周端以及外周端的位置也可以相比于图6B、图6D、图7A、图7C所示的例子进一步与中芯柱107a隔开。

除了E-E型之外，磁体芯106也可以是E-I型，还可以是U-U型、U-I型等其它型。此外，两个芯部件106a、106b彼此既可以通过粘合剂相互粘合，也可以使用胶带相互粘合，还可以利用夹子等部件夹持固定。

电路基板模块104的外形并不限于图示的例子，也可以为圆形或其它多角形状。

在一实施方式中，使电子元件100为DC-DC转换器，但也可以作为平面型变压器、电抗器进行实施。

除此之外，在实施方式中，与图示一起列举的结构只不过是优选的一例。既可以对实施方式的基本结构附加各种构成部分，或者也可以替换一部分构成部分。

Claims (7)

1.一种电子元件，包括电路基板和磁体芯，所述电路基板为利用多个成层的布线图案形成有初级侧和次级侧的各电路的多层结构，所述磁体芯安装于所述电路基板并进行所述初级侧的电路与所述次级侧的电路之间的磁耦合，所述电子元件其特征在于，

所述电路基板包括：

初级侧和次级侧的各绕组，通过在内部的层中呈涡状地形成于所述磁体芯的周围的所述布线图案构成所述各电路的一部分；以及

绝缘层，插入配置于所述初级侧的绕组的层与所述次级侧的绕组的层之间，并在与所述各绕组在层方向上重叠的区域内不具有所述布线图案，

所述初级侧和所述次级侧的各绕组在所述电路基板内的层方向上彼此的绕组区域相互重叠，并且一方的两端位置形成于与另一方的绕组区域在层方向上相互不重叠的位置。

2.根据权利要求1所述的电子元件，其特征在于，

所述初级侧和所述次级侧的各绕组只在所述电路基板的外表面以外的内层作为所述布线图案而形成。

3.一种电子元件，包括电路基板和磁体芯，所述电路基板为利用多个成层的布线图案形成有初级侧和次级侧的各电路的多层结构，所述磁体芯安装于所述电路基板并进行所述初级侧的电路与所述次级侧的电路之间的磁耦合，所述电子元件其特征在于，

所述电路基板包括通过在内部的层中呈涡状地形成于所述磁体芯的周围的所述布线图案构成所述各电路的一部分的初级侧和次级侧的各绕组，而且，

所述电路基板形成有将所述初级侧的绕组的两端均在与所述次级侧的绕组在层方向上重叠的区域外与其它层的所述布线图案连接的通路孔，并形成有将所述次级侧的绕组的两端均在与所述初级侧的绕组在层方向上重叠的区域外与其它层的所述布线图案连接的通路孔。

4.根据权利要求3所述的电子元件，其特征在于，

所述初级侧和所述次级侧的各绕组只在所述电路基板的外表面以外的内层作为所述布线图案而形成。

5.一种电子元件，包括电路基板和磁体芯，所述电路基板为利用多个成层的布线图案形成有初级侧和次级侧的各电路的多层结构，所述磁体芯安装于所述电路基板并进行所述初级侧的电路与所述次级侧的电路之间的磁耦合，所述电子元件其特征在于，

所述电路基板由多个层构成，并包括：

初级侧和次级侧的各绕组，通过在内部的层中呈涡状地形成于所述磁体芯的周围的所述布线图案构成所述各电路的一部分；以及

绝缘层，在所述电路基板内插入配置于所述初级侧的绕组的层与所述次级侧的绕组的层之间，并在与所述各绕组在层方向上重叠的区域内不具有所述布线图案，

而且，所述电路基板形成有将所述初级侧的绕组的两端均在与所述次级侧的绕组在层方向上重叠的区域外与其它层的所述布线图案连接的通路孔，并形成有将所述次级侧的绕组的两端均在与所述初级侧的绕组在层方向上重叠的区域外与其它层的所述布线图案连接的通路孔。

6.根据权利要求5所述的电子元件，其特征在于，

所述初级侧和所述次级侧的各绕组只在所述电路基板的外表面以外的内层作为所述布线图案而形成。

7.根据权利要求3至6中任一项所述的电子元件，其特征在于，

所述初级侧和所述次级侧的各绕组在所述电路基板内的层方向上彼此的绕组区域相互重叠，并且一方的两端位置形成于与另一方的绕组区域在层方向上相互不重叠的位置。