CN110556148B - 一种3d nand存储器的读取方法及装置 - Google Patents

一种3d nand存储器的读取方法及装置 Download PDF

Info

Publication number
CN110556148B
CN110556148B CN201910848936.2A CN201910848936A CN110556148B CN 110556148 B CN110556148 B CN 110556148B CN 201910848936 A CN201910848936 A CN 201910848936A CN 110556148 B CN110556148 B CN 110556148B
Authority
CN
China
Prior art keywords
bit line
target
target bit
memory
reference bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910848936.2A
Other languages
English (en)
Other versions
CN110556148A (zh
Inventor
王礼维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110728980.7A priority Critical patent/CN113257323B/zh
Priority to CN201910848936.2A priority patent/CN110556148B/zh
Publication of CN110556148A publication Critical patent/CN110556148A/zh
Application granted granted Critical
Publication of CN110556148B publication Critical patent/CN110556148B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明提供一种3D NAND存储器的读取方法及装置，在时钟触发信号之前，将每个组中参考位线预充至预设电压，在地址译码之后，在目标位线与参考位线不同时，通过将目标位线与参考位线连接，使得目标位线处于可读取电压的状态，进而，在选中目标字线后，获取目标位线上的感应电流。这样，参考位线的预充无需占用时钟时间，而目标位线通过与参考位线的连接而处于可读取电压的状态，这种耦合方式较预充方式几乎无需占用时钟时间，可以大大减少读取操作的时钟时间，同时，可以大大降低功耗。

Description

一种3D NAND存储器的读取方法及装置
技术领域
本发明涉及存储器的集成电路设计领域，特别涉及一种3D NAND存储器的读取方法及装置。
背景技术
NAND闪存具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用，而为了进一步提高存储容量，降低每比特的存储成本，提出了3D NAND存储器。
在3D NAND存储器中，存储器单元在三维方向上形成阵列，而在进行存储单元的读取操作时，一种方式是，在时钟到来之前，将所有的位线(BL，Bit Line)都预充到电压Vdd，而当字线(WL，Word Line)触发之后，这些位线将放电，这种方式的功耗过大。另一种方式是，在时钟到来并进行地址的译码之后，将目标地址的位线预充到电压Vdd之后停止预充，并触发字线，进行读取操作，而这种方式中在时钟到来之后需要进行位线的预充，会大大增加读取操作的时间消耗，降低读取效率。
发明内容
有鉴于此，本发明的目的在于提供一种3D NAND存储器的读取方法及装置，提高读取效率并降低功耗。
为实现上述目的，本发明有如下技术方案：
一种3D NAND存储器的读取方法，所述存储器包括存储单元串组成的存储阵列，每个存储单元串连接至一条位线，存储阵列中的位线分成多个组，所述读取方法包括：
在时钟信号触发之前将各组中参考位线预充至预设电压，参考位线为组中的一条位线；
进行地址译码，以获得目标位线和目标字线；
当目标位线与参考位线不同时，将目标位线与参考位线连接，使得目标位线处于可读取电压的状态；
在使能目标字线后，获取目标位线上的感应电流。
可选地，将目标位线与参考位线连接，包括：
将目标位线与参考位线短接。
可选地，，每个组中的位线由本地多路选择器控制；所述将目标位线与参考位线短接，包括：
当目标位线与参考位线不同时，通过控制本地多路选择器同时选中目标位线和参考位线，以使得目标位线与参考位线短接。
可选地，在每次时钟周期的时钟信号触发之前，预充参考位线为组中的同一条位线。
可选地，，所述存储器包括多个存储体。
一种3D NAND存储器的读取装置，所述存储器包括存储单元串组成的存储阵列，每个存储单元串连接至一条位线，存储阵列中的位线分成多个组，所述读取装置包括：
预充电路，用于在时钟信号触发之前将各组中参考位线预充至预设电压，参考位线为组中的一条位线；
译码电路，用于进行地址译码，以获得目标位线和目标字线；
位线使能电路，用于当目标位线与参考位线不同时，通过将目标位线与参考位线连接，使得目标位线处于可读取电压的状态；
电流感测电路，用于在字线使能之后，获取目标位线上的感应电流。
可选地，，所述位线使能电路中，通过将目标位线与目标位线连接，包括：
将目标位线与参考位线短接。
可选地，，每个组中的位线由本地多路选择器控制；位线使能电路为本地多路选择器，还包括：控制电路，用于当目标位线与参考位线不同时，通过本地多路选择器同时选中目标位线和参考位线，以使得目标位线与参考位线短接。
可选地，所述预充电路连接至本地多路选择器，所述控制电路还用于通过选中参考位线，使得预充电路在时钟信号触发之前将各组中参考位线预充至预设电压。
可选地，所述存储器包括多个存储体。
本发明实施例提供的3D NAND存储器的读取方法及装置，在时钟触发信号之前，将每个组中参考位线预充至预设电压，在地址译码之后，在目标位线与参考位线不同时，通过将目标位线与参考位线连接，使得目标位线处于可读取电压的状态，进而，在选中目标字线后，获取目标位线上的感应电流。这样，参考位线的预充无需占用时钟时间，而目标位线通过与参考位线的连接而处于可读取电压的状态，这种耦合方式较预充方式几乎无需占用时钟时间，可以大大减少读取操作的时钟时间，同时，可以大大降低功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1示出了根据本发明实施例3D NAND Flash存储器的存储阵列的结构示意图；
图2示出了根据本发明实施例3D NAND存储器的读取方法的流程示意图；
图3示出了根据本发明实施例3D NAND存储器的读取装置的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
正如背景技术中的描述，在3D NAND存储器中，在进行存储单元的读取操作时，一种方式是，在时钟到来之前，将所有的位线(BL，Bit Line)都预充到电压Vdd，而当字线(WL，Word Line)触发之后，这些位线将放电，这种方式的功耗过大。另一种方式是，在时钟到来并进行地址的译码之后，将目标地址的位线预充到电压Vdd之后停止预充，并触发字线，进行读取操作，而这种方式中在时钟到来之后需要进行位线的预充，会大大增加读取操作的时间消耗，降低读取效率，而读取效率以及功耗都是3D NAND存储器设计中非常重要的方面。
基于此，本申请实施例提供了一种3D NAND存储器的读取方法及装置，在时钟触发信号之前，将每个组中参考位线预充至预设电压，在地址译码之后，在目标位线与参考位线不同时，通过将目标位线与参考位线连接，使得目标位线处于可读取电压的状态，进而，在选中目标字线后，获取目标位线上的感应电流。这样，参考位线的预充无需占用时钟时间，而目标位线通过与参考位线的连接而处于可读取电压的状态，这种耦合方式较预充方式几乎无需占用时钟时间，可以大大减少读取操作的时钟时间，同时，可以大大降低功耗。
为了便于理解本申请的技术方案和技术效果，先对3D NAND Flash存储器的存储阵列进行描述。
在3D NAND Flash存储器中，存储器件结构为在三维方向形成存储阵列，也就是由存储单元串str组成的存储阵列，为了便于描述，本申请中，阵列中的行的所在方向X即字线方向，阵列中的列的所在方向Y即位线方向，存储单元串str由沿与X、Y所在平面垂直的方向Z排列的多个NAND Flash的存储单元cell依次串接组成，该存储单元串str的最底部的存储单元cell可以连接底部选择管BSG，该底部选择管BSG通常连接到共源端，存储单元串str的最顶部的存储单元cell可以连接顶部选择管TSG，该顶部选择管TSG连接到漏极端。
在具体的应用中，存储阵列由阵列排布的存储单元串组成，其中，每一层中各行的存储单元连接于同一条字线(WL，Word Line)，每一列中的存储单元串连接到同一条位线(BL，Bit Line)上。通过选择存储阵列中相应的字线和位线，可以选择相应的存储单元cell。
参考图2所示，本申请提出了3D NAND存储器的读取方法，在步骤S01，在时钟信号触发之前将各组中参考位线预充至预设电压，参考位线为组中的一条位线。
时钟信号为存储器进行各种操作的基准信号，在时钟信号触发之后并在时钟信号周期内，会进行地址译码并触发相应地址上的存储单元的数据操作。
在本申请实施例中，存储阵列中的位线分成多个组，以便于对各组中的位线可以单独控制，在具体的应用中，每个组可以由一个本地多路选择器控制，多个本地多路选择器可以由全局多路选择器控制，组中位线的数量由本地多路选择控制器的输出来确定，本地多路选择控制器例如可以为4路或8路等，这样，相应地，每个组中的位线数量可以为4或8条。
在本申请实施例中，在时钟信号触发之前，可以是在两个时钟信号之间，先将各组中的一条位线预充至预设电压，为了便于描述该预充的位线记做参考位线，在不同时钟周期的时钟信号触发前，各组中预充的位线可以是同一条位线，即在每个组中每次时钟信号之后都对同一条位线进行预充，对同一条位线进行预充，在控制逻辑上会比较简单，同时，当读取操作时并未对该位线放电时，在后一次预充时，可以减少充电量，从而降低功耗。此外，各组中预充的位线也可以是不同的位线，可以是动态地改变预充的位线。
该预设电压可以是目标位线与参考位线连接之后，能够使得目标位线处于可读取电压的状态的任意电压，为了便于操作和简化电路设计，本申请实施例中，该预设电压可以为电源电压Vcc。
在步骤S02，进行地址译码，以获得目标位线和目标字线。
本申请实施例中，地址译码在时钟信号触发之后即可进行，地址译码后将获得此次读取操作的目标位线和目标字线，通过选中目标位线和目标字线，即可选择相应的存储单元进行读取操作。
在步骤S03，当目标位线与参考位线不同时，将目标位线与参考位线连接，使得目标位线处于可读取电压的状态。
目标位线正好为参考位线时，可以直接进入步骤S04，进行目标字线的选中，进而，获取目标位线上的感应电流。
而当目标位线与参考位线不同时，可以将目标位线与参考位线相连接，通过耦接将参考点位的电压分压给目标位线，使得目标位线处于可读取电压的状态，该可读取电压是在该位线上在施加该电压后，可以从该位线上获得读取的感应电流的电压值，也就是选中了该目标位线，使其处于可以操作的电压下，可以理解的是，该可读取电压小于参考位线的预设电压。
在本实施例中，可以将目标位线与参考位线短接，而3D NAND存储器中，每条位线上连接的负载是完全一致的，这样，在短接之后，目标位线上的电压为参考位线上预设电压的一半，即可读取电压为参考位线上预设电压的一半。在具体的应用中，可以通过多路选择器的电路结构来实现目标位线与参考位线的短接，当目标位线与参考位线不同时，通过本地多路选择器同时选中目标位线和参考位线，以使得目标位线与参考位线短接，从而，使得目标位线处于可读取电压的状态。
在步骤S04，在使能目标字线后，获取目标位线上的感应电流。
在使能目标字线也就是选中目标字线后，就选中了需要读取操作的存储单元，此时，可以获取目标位线上的感应电流，该感应电流可以用于表征该存储单元中的数据，之后，可以利用该感应电流进行数据的输出。
在下一个时钟周期到来之前，将各组中的参考位线再次预充至预设电压，在再次预充时，若参考位线未被读取或读取操作为读“0”时，该参考位线并未被放电，因此，充电时无需从0充至预设电压，可以大大降低功耗。此外，该方法还可以应用于具有多个存储体(bank)的存储器中，且不会增加位线上功耗，在对多个存储体中各组的参考位线预充后，对其中一个存储体进行读取操作，其他存储体各组的参考位线的电压将基本保持在预设电压，因此，在后一时钟周期前再次预充时，并不需要消耗更多的功耗，可见，采用上述的读取方法可以大大降低功耗。
同时，参考位线的预充无需占用时钟时间，而目标位线通过与参考位线的连接而处于可读取电压的状态，这种耦合方式较预充方式几乎无需占用时钟时间，可以大大减少读取操作的时钟时间。此外，采用该方法，在电路实现时，无需位线电压探测电路，还可以节省芯片面积。
以上对本申请实施例的3D NAND存储器的读取方法进行了详细的描述，此外，本申请还提供了实现上述方法的3D NAND存储器的读取装置，实现3D NAND存储器的读取，3DNAND存储器包括存储单元串组成的存储阵列，参考图3所示，每个存储单元串连接至一条位线BL0-BL1023，存储阵列中的位线分成多个组，该读取装置包括：
预充电路130，用于在时钟信号触发之前将各组中参考位线预充至预设电压，参考位线为组中的一条位线；
译码电路110，用于进行地址译码，以获得目标位线和目标字线；
位线使能电路130，用于当目标位线与参考位线不同时，通过将目标位线与参考位线连接，使得目标位线处于可读取电压的状态；
电流感测电路140，用于在字线使能之后，获取目标位线上的感应电流。
在本申请实施例中，存储器中可以包括一个或多个存储体(bank)，每个存储体具有相同的结构，在该示例中，存储包括两个存储体，上存储体bank1和下存储体bank2，可以分别位于芯片的上部区域和下部区域。
其中，当目标位线与参考位线不同时，可以将目标位线与参考位线相连接，通过耦接将参考点位的电压分压给目标位线，使得目标位线处于可读取电压的状态，该可读取电压是在该位线上在施加该电压后，可以从该位线上获得读取的感应电流的电压值，也就是选中了该目标位线，使其处于可以操作的电压下，可以理解的是，该可读取电压小于参考位线的预设电压。
在本实施例中，可以将目标位线与参考位线短接，而3D NAND存储器中，每条位线上连接的负载是完全一致的，这样，在短接之后，目标位线上的电压为参考位线上预设电压的一半，即可读取电压为参考位线上预设电压的一半。
在本申请实施例中，可以单独进行预充电路和位线使能电路的设计，也可以一体进行设计，在本实施例中，位线使能电路可以一体设计于本地多路选择器中，此外，还包括：控制电路120，用于当目标位线与参考位线不同时，通过本地多路选择器同时选中目标位线和参考位线，以使得目标位线与参考位线短接，使得目标位线处于可读取电压的状态。这样的设计中，可以简化电路设计，同时可以通过多路选择器的设计，无需额外的电路，快速将目标位线与参考位线短接，使得目标位线处于可读取电压的状态，减少芯片面积且提高读取效率。
通常地，在多路选择器的设计中，每一路选通线路上包括并联的NMOS器件和PMOS器件，可以使得该选通线路在高电平或低电平的选通信号下选通，当通过控制电路的控制信号将目标位线和参考位线都选通时，这两条选通线路即可将目标位线和参考位线短接。
此外，该预充电路可以连接至本地多路选择器，这样，通过控制电路的控制信号选中参考位线，使得参考位线的选通线路与预充电路连通，从而，使得预充电路在时钟信号触发之前将各组中参考位线预充至预设电压。
在使能目标字线也就是选中目标字线后，就选中了需要读取操作的存储单元，此时，可以获取目标位线上的感应电流，该感应电流可以用于表征该存储单元中的数据，之后，可以利用该感应电流进行数据的输出。
在下一个时钟周期到来之前，将各组中的参考位线再次预充至预设电压，该参考位线可以是固定的或非固定的，在再次预充时，若参考位线未被读取或读取操作为读“0”时，该参考位线并未被放电，因此，充电时无需从0充至预设电压，可以大大降低功耗。此外，该方法还可以应用于具有多个存储体(bank)的存储器中，且不会增加位线上功耗，在对多个存储体中各组的参考位线预充后，对其中一个存储体进行读取操作，其他存储体各组的参考位线的电压将基本保持在预设电压，因此，在后一时钟周期前再次预充时，并不需要消耗更多的功耗，可见，采用上述的读取方法可以大大降低功耗。同时，参考位线的预充无需占用时钟时间，而目标位线通过与参考位线的连接而处于可读取电压的状态，这种耦合方式较预充方式几乎无需占用时钟时间，可以大大减少读取操作的时钟时间。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其它实施例的不同之处。尤其，对于装置实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅是本发明的优选实施方式，虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种3D NAND存储器的读取方法，其特征在于，所述存储器包括存储单元串组成的存储阵列，每个存储单元串连接至一条位线，存储阵列中的位线分成多个组，所述读取方法包括：
在时钟信号触发之前将各组中参考位线预充至预设电压，参考位线为组中的一条位线；
进行地址译码，以获得目标位线和目标字线；
当目标位线与参考位线不同时，将目标位线与参考位线连接，使得目标位线处于可读取电压的状态，其中，所述预设电压为所述目标位线与所述参考位线连接之后，使得所述目标位线处于可读取电压的状态的任意电压；
在使能目标字线后，获取目标位线上的感应电流。
2.根据权利要求1所述的读取方法，其特征在于，将目标位线与参考位线连接，包括：
将目标位线与参考位线短接。
3.根据权利要求2所述的读取方法，其特征在于，每个组中的位线由本地多路选择器控制；所述将目标位线与参考位线短接，包括：
当目标位线与参考位线不同时，通过控制本地多路选择器同时选中目标位线和参考位线，以使得目标位线与参考位线短接。
4.根据权利要求1所述的读取方法，其特征在于，在每次时钟周期的时钟信号触发之前，预充参考位线为组中的同一条位线。
5.根据权利要求1中所述的读取方法，其特征在于，所述存储器包括多个存储体。
6.一种3D NAND存储器的读取装置，其特征在于，所述存储器包括存储单元串组成的存储阵列，每个存储单元串连接至一条位线，存储阵列中的位线分成多个组，所述读取装置包括：
预充电路，用于在时钟信号触发之前将各组中参考位线预充至预设电压，参考位线为组中的一条位线；
译码电路，用于进行地址译码，以获得目标位线和目标字线；
位线使能电路，用于当目标位线与参考位线不同时，通过将目标位线与参考位线连接，使得目标位线处于可读取电压的状态，其中，所述预设电压为所述目标位线与所述参考位线连接之后，使得所述目标位线处于可读取电压的状态的任意电压；
电流感测电路，用于在字线使能之后，获取目标位线上的感应电流。
7.根据权利要求6所述的装置，其特征在于，所述位线使能电路中，通过将目标位线与目标位线连接，包括：
将目标位线与参考位线短接。
8.根据权利要求7所述的装置，其特征在于，每个组中的位线由本地多路选择器控制；位线使能电路为本地多路选择器，还包括：控制电路，用于当目标位线与参考位线不同时，通过本地多路选择器同时选中目标位线和参考位线，以使得目标位线与参考位线短接。
9.根据权利要求8所述的装置，其特征在于，所述预充电路连接至本地多路选择器，所述控制电路还用于通过选中参考位线，使得预充电路在时钟信号触发之前将各组中参考位线预充至预设电压。
10.根据权利要求6所述的装置，其特征在于，所述存储器包括多个存储体。
CN201910848936.2A 2019-09-09 2019-09-09 一种3d nand存储器的读取方法及装置 Active CN110556148B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110728980.7A CN113257323B (zh) 2019-09-09 2019-09-09 一种3d nand存储器的读取方法及装置
CN201910848936.2A CN110556148B (zh) 2019-09-09 2019-09-09 一种3d nand存储器的读取方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910848936.2A CN110556148B (zh) 2019-09-09 2019-09-09 一种3d nand存储器的读取方法及装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202110728980.7A Division CN113257323B (zh) 2019-09-09 2019-09-09 一种3d nand存储器的读取方法及装置

Publications (2)

Publication Number Publication Date
CN110556148A CN110556148A (zh) 2019-12-10
CN110556148B true CN110556148B (zh) 2021-06-04

Family

ID=68739671

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202110728980.7A Active CN113257323B (zh) 2019-09-09 2019-09-09 一种3d nand存储器的读取方法及装置
CN201910848936.2A Active CN110556148B (zh) 2019-09-09 2019-09-09 一种3d nand存储器的读取方法及装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110728980.7A Active CN113257323B (zh) 2019-09-09 2019-09-09 一种3d nand存储器的读取方法及装置

Country Status (1)

Country Link
CN (2) CN113257323B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2542110B2 (ja) * 1990-07-27 1996-10-09 三菱電機株式会社 不揮発性半導体記憶装置
CN1501404A (zh) * 2002-11-14 2004-06-02 ��ʽ���������Ƽ� 半导体存储电路
CN101047030A (zh) * 2006-03-27 2007-10-03 海力士半导体有限公司 闪存器件及其读操作方法
CN104541329A (zh) * 2012-09-17 2015-04-22 英特尔公司 在存储器中使用参考位线

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63282993A (ja) * 1987-05-15 1988-11-18 Mitsubishi Electric Corp 半導体ダイナミック・ランダム・アクセス・メモリ
FR2801719B1 (fr) * 1999-11-30 2002-03-01 St Microelectronics Sa Dispositif de lecture pour memoire en circuit integre
DE60041056D1 (de) * 2000-08-16 2009-01-22 St Microelectronics Srl Sofortvergleichleseschaltung für einen nichtflüchtigen Speicher
JP2002100196A (ja) * 2000-09-26 2002-04-05 Matsushita Electric Ind Co Ltd 半導体記憶装置
US6856535B2 (en) * 2003-01-21 2005-02-15 Texas Instruments Incorporated Reference voltage generator for ferroelectric memory
US7082069B2 (en) * 2004-12-03 2006-07-25 Macronix International Co., Ltd. Memory array with fast bit line precharge
US20080056041A1 (en) * 2006-09-01 2008-03-06 Corvin Liaw Memory circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2542110B2 (ja) * 1990-07-27 1996-10-09 三菱電機株式会社 不揮発性半導体記憶装置
CN1501404A (zh) * 2002-11-14 2004-06-02 ��ʽ���������Ƽ� 半导体存储电路
CN101047030A (zh) * 2006-03-27 2007-10-03 海力士半导体有限公司 闪存器件及其读操作方法
CN104541329A (zh) * 2012-09-17 2015-04-22 英特尔公司 在存储器中使用参考位线

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Offset-Canceling Single-Ended Sensing;Taehui Na等;《IEEE TRANSACTIONS ON VERY LARGE SCALE INTEGRATION (VLSI) SYSTEMS》;20190718;全文 *

Also Published As

Publication number Publication date
CN113257323B (zh) 2023-04-07
CN113257323A (zh) 2021-08-13
CN110556148A (zh) 2019-12-10

Similar Documents

Publication Publication Date Title
CN101361136B (zh) Nand架构存储器装置及操作
TWI581370B (zh) 具有高能源效率讀取架構之記憶體陣列
US7203093B2 (en) Method and apparatus for reading NAND flash memory array
CN102087878A (zh) 闪速存储器件及其编程方法
CN102132351A (zh) 非易失性存储器和斜下降编程的方法
US9305635B2 (en) High density memory structure
KR102295975B1 (ko) 감소된 누설을 위한 sram 아키텍처들
US11238937B2 (en) Apparatus for programming memory cells using multi-step programming pulses
US10127988B2 (en) Temperature compensation in memory sensing
CN102568595A (zh) 半导体存储器件及其操作方法
CN108172250A (zh) 高速和低功率读出放大器
CN112447246A (zh) 用于减轻编程干扰的设备和方法
JP2010231828A (ja) 半導体記憶装置
US7170783B2 (en) Layout for NAND flash memory array having reduced word line impedance
CN110556148B (zh) 一种3d nand存储器的读取方法及装置
KR101293225B1 (ko) 메모리 및 메모리 읽기 방법
KR100725980B1 (ko) 비휘발성 메모리에 저장된 데이터를 독출하는 속도를개선할 수 있는 반도체 장치와 그 개선방법
CN111354403B (zh) 读取存储器的存储器单元
CN100533586C (zh) 半导体存储器件以及其数据读出方法
CN106469566B (zh) 半导体器件
US11049549B2 (en) Decoder structure including array of decoder cells organized into different rows
KR101293226B1 (ko) 비휘발성 메모리 소자, 전자제어 시스템, 및 비휘발성 메모리 소자의 동작방법
JP4541385B2 (ja) 半導体装置
US6885601B2 (en) Memory circuit and method of reading data
US8913439B2 (en) Memory device and corresponding reading method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant