CN110544672A - 一种显示面板及其制造方法 - Google Patents
一种显示面板及其制造方法 Download PDFInfo
- Publication number
- CN110544672A CN110544672A CN201910911205.8A CN201910911205A CN110544672A CN 110544672 A CN110544672 A CN 110544672A CN 201910911205 A CN201910911205 A CN 201910911205A CN 110544672 A CN110544672 A CN 110544672A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- semiconductor layer
- electrode
- display panel
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Abstract
本发明提供一种显示面板及其制造方法，显示面板的其制造方法，包括如下步骤：形成图像化第一半导体层和第二半导体层；首先整面覆盖栅极绝缘层，然后开设位于第一半导体层上的第三接触孔和第四接触孔以及开设位于第二半导体层上的第五接触孔和第六接触孔；对第三接触孔和第四接触孔内的第一半导体层和第五接触孔和第六接触孔内的第二半导体层进行氢等离子体处理处理；形成图形化的第一栅极、连接电极和第二栅极。本发明显示面板，在栅极绝缘层上形成四个接触孔不会造成半导体层的边缘UnderCut(底切)的异常，减少了保护多个TFT开关的驱动电路的面积，提高开口率，同时能简化工艺。
Description
技术领域
本发明涉及显示面板的技术领域，尤其涉及一种显示面板及其制造方法。
背景技术
在显示面板的GDM电路或者OLED等电流驱动电路中需要多个TFT开关。如图1中，设定第一TFT开关10包括第一栅极11、第一源极12和第一漏极13；第二TFT开关20包括第二栅极21、第二源极22和第三漏极23，其中需要第一TFT开关10的第一漏极13和第二TFT开关200的第二栅极21连接，第一TFT开关10的漏极13和第二TFT开关200的栅极21通过接触孔100进行连接，但是这种连接方式占用面积大，造成显示的开口率小。
发明内容
本发明的目的在于提供一种减少了保护多个TFT开关的驱动电路的面积、提高开口率的显示面板及其制造方法。
本发明提供一种显示面板的制造方法，包括如下步骤：
形成图像化第一半导体层和第二半导体层；
首先整面覆盖栅极绝缘层，然后开设位于第一半导体层上的第三接触孔和第四接触孔以及开设位于第二半导体层上的第五接触孔和第六接触孔；
对第三接触孔和第四接触孔内的第一半导体层和第五接触孔和第六接触孔内的第二半导体层进行氢等离子体处理，使得位于第三接触孔和第四接触孔内的第一半导体层以及位于第五接触孔和第六接触孔内的第二半导体层进行导体化；
形成图形化的第一栅极、连接电极和第二栅极，其中，第一栅极位于栅极绝缘层上且位于第三接触孔和第四接触孔之间；连接电极连接在第一半导体和第二半导体层之间，连接电极的一端位于部分第四接触孔内，连接电极的另一端位于第五接触孔和第六接触孔之间；第二栅极通过第五接触孔与第二半导体层接触。
优选地，在步骤“形成图像化第一半导体层和第二半导体层”之前包括如下步骤：
在基板上采用第一金属层形成图形化的第一数据线和第二数据线；
首先形成覆盖第一金属层的缓冲层，然后在缓冲层开设位于第一数据线上的第一接触孔和位于第二数据线上的第二接触孔。
优选地，所述第三接触孔位于第一接触孔的上，第五接触孔位于第二接触孔的上。
优选地，所述第三接触孔的内径比第一接触孔的内径大，第五接触孔的内径比第二接触孔的内径大。
优选地，经过所述步骤“对第三接触孔和第四接触孔内的第一半导体层和第五接触孔和第六接触孔内的第二半导体层进行氢等离子体处理处理使得位于第三接触孔和第四接触孔内的第一半导体层以及位于第五接触孔和第六接触孔内的第二半导体层进行导体化”，使得位于第三接触孔和第四接触孔内的第一半导体层分别形成第一源极和第一漏极，位于第五接触孔和第六接触孔内的第二半导体层分别形成第二源极和第二漏极。
本发明还提供一种显示面板，其包括驱动电路，所述驱动电路包括至少相互连接的第一TFT开关和第二TFT开关、连接第一TFT开关和第二TFT开关的连接电极；
所述第一TFT开关包括第一半导体层、采用离子注入形成且与第一半导体层材料相同的第一源极和第一漏极、栅极绝缘层以及第一栅极；
第二TFT开关包括第二半导体层、采用离子注入形成且与第二半导体层材料相同的第二源极和第二漏极、栅极绝缘层以及第二栅极；
其中，栅极绝缘层分别在第一源极和第一漏极开设有第三接触孔和第四接触孔、分别为第二源极和第二漏极开设有第五接触孔和第六接触孔；连接电极连接在第一半导体和第二半导体层之间，连接电极的一端位于部分第四接触孔内，连接电极的另一端位于第五接触孔和第六接触孔之间；第二栅极通过第五接触孔与第二半导体层接触。
优选地，还包括位于第一TFT开关下方的第一数据线、位于第二TFT开关下方的第二数据线以及缓冲层；所述缓冲层覆盖在第一数据线和第二数据线上且位于第一半导体层和第二半导体层的下方。
本发明显示面板，在栅极绝缘层上形成四个接触孔不会造成半导体层的边缘UnderCut(底切)的异常，减少了保护多个TFT开关的驱动电路的面积，提高开口率，同时能简化工艺。
附图说明
图1现有显示面板的电路中的两个TFT开关连接的示意图；
图2为本发明显示面板的制造步骤之一的结构示意图；
图3(a)为本发明显示面板的制造步骤之二的结构示意图；
图3(b)为图3(a)的局部示意图；
图4为本发明显示面板的制造步骤之三的结构示意图；
图5(a)为本发明显示面板的制造步骤之四的结构示意图；
图5(b)为图5(a)的局部示意图；
图6为本发明显示面板的制造步骤之四的结构示意图；
图7(a)为本发明显示面板的制造步骤之四的结构示意图；
图7(b)为图7(a)的局部示意图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
为了便于说明，具体实施例中只列出连接电极将第一TFT开关的漏极与第二TFT开关的栅极相连的一种情况，但不限于该种连接方式。
本发明揭示一种显示面板的制造方法，包括如下步骤：
S1：如图2所示，在基板10上采用第一金属层形成图形化的第一数据线21和第二数据线22；
其中，第一数据线21和第二数据22也可以作为遮光层。
S2：在步骤S1的基础上，如图3(a)所示，首先形成覆盖第一金属层的缓冲层30，如图3(b)所示，然后在缓冲层30开设位于第一数据线21上的第一接触孔31和位于第二数据线22上的第二接触孔32；
S3：如图4所示，在步骤S2的基础上，采用半导体材料形成图像化且位于第一数据线21上的第一半导体层41和位于第二数据线22上的第二半导体层42；
S4：在步骤S3的基础上，如图5(a)所示，首先整面覆盖栅极绝缘层50，如图5(b)所示，然后开设位于第一半导体层41上的第三接触孔51和第四接触孔52以及开设位于第二半导体层42上的第五接触孔53和第六接触孔54，其中，第三接触孔51位于第一接触孔31的上且内径比第一接触孔31的内径大，第五接触孔53位于第二接触孔32的上且内径比第二接触孔32的内径大；
S5：如图6所示，在步骤S4的基础上，对第三接触孔51和第四接触孔52内的第一半导体层41和第五接触孔53和第六接触孔54内的第二半导体层42进行氢等离子体处理，使得位于第三接触孔51和第四接触孔52内的第一半导体层41以及位于第五接触孔53和第六接触孔54内的第二半导体层42进行导体化，使得位于第三接触孔51和第四接触孔52内的第一半导体层41分别形成第一源极和第一漏极，位于第五接触孔53和第六接触孔54内的第二半导体层42分别形成第二源极和第二漏极；
S6：如图7(a)和7(b)所示，在步骤S5的基础上，采用第二金属层形成图形化的第一栅极61、连接电极62和第二栅极63，其中，第一栅极61位于栅极绝缘层50上且位于第三接触孔51和第四接触孔52之间；连接电极62连接在第一半导体41和第二半导体层42之间，连接电极62的一端位于部分第四接触孔52内，连接电极62的另一端位于第五接触孔53和第六接触孔54之间；第二栅极63通过第五接触孔53与第二半导体层42接触。
其中，在其他实施例中，连接电极62一端与第一TFT开关的第一栅极61或第一源极或第一漏极相连，连接电极62的另一端与第二TFT开关的第二栅极63或第二源极或第二漏极相连，即连接电极62不止限于将第一TFT开关的漏极和第二TFT开关的栅极相连。
通过上述方法形成具有至少两个第一TFT开关和第二TFT开关的显示面板，第一TFT开关和第二TFT开关都是顶栅结构。
本发明还揭示一种显示面板，其包括驱动电路，所述驱动电路为GDM电路或电流驱动电路，驱动电路包括至少相互连接的第一TFT开关和第二TFT开关、连接第一TFT开关和第二TFT开关的连接电极62、位于第一TFT开关下方的第一数据线21、位于第二TFT开关下方的第二数据线22以及缓冲层30。
第一TFT开关包括第一半导体层41、采用离子注入形成且与第一半导体层41材料相同的第一源极和第一漏极、栅极绝缘层50以及第一栅极61。
第二TFT开关包括第二半导体层42、采用离子注入形成且与第二半导体层42材料相同的第二源极和第二漏极、栅极绝缘层50以及第二栅极63。
其中，栅极绝缘层50分别在第一源极和第一漏极开设有第三接触孔51和第四接触孔52、分别为第二源极和第二漏极开设有第五接触孔53和第六接触孔54；连接电极62连接在第一半导体41和第二半导体层42之间，连接电极62的一端位于部分第四接触孔52内，连接电极62的另一端位于第五接触孔53和第六接触孔54之间；第二栅极63通过第五接触孔53与第二半导体层42接触。
连接电极62连接在第一半导体41和第二半导体层42之间，在其他实施例中，连接电极62一端与第一TFT开关的第一栅极61或第一源极或第一漏极相连，连接电极62的另一端与第二TFT开关的第二栅极63或第二源极或第二漏极相连。
其中，缓冲层30覆盖在第一数据线21和第二数据线22上且位于第一半导体层41和第二半导体层42的下方。
本发明显示面板，在栅极绝缘层上形成四个接触孔不会造成半导体层的边缘UnderCut(底切)的异常，减少了保护多个TFT开关的驱动电路的面积，提高开口率，同时能简化工艺。
以上详细描述了本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，在本发明的技术构思范围内，可以对本发明的技术方案进行多种等同变换(如数量、形状、位置等)，这些等同变换均属于本发明的保护范围。
Claims (9)
1.一种显示面板的制造方法，其特征在于，包括如下步骤：
形成图像化第一半导体层和第二半导体层；
首先整面覆盖栅极绝缘层，然后开设位于第一半导体层上的第三接触孔和第四接触孔以及开设位于第二半导体层上的第五接触孔和第六接触孔；
对第三接触孔和第四接触孔内的第一半导体层和第五接触孔和第六接触孔内的第二半导体层进行氢等离子体处理处理使得位于第三接触孔和第四接触孔内的第一半导体层以及位于第五接触孔和第六接触孔内的第二半导体层进行导体化；
形成图形化的第一栅极、连接电极和第二栅极，其中，第一栅极位于栅极绝缘层上且位于第三接触孔和第四接触孔之间；连接电极连接在第一半导体和第二半导体层之间；第二栅极通过第五接触孔与第二半导体层接触。
2.根据权利要求1所述的显示面板的制造方法，其特征在于，连接电极的一端位于部分第四接触孔内，连接电极的另一端位于第五接触孔和第六接触孔之间。
3.根据权利要求1所述的显示面板的制造方法，其特征在于，在步骤“形成图像化第一半导体层和第二半导体层”之前包括如下步骤：
在基板上采用第一金属层形成图形化的第一数据线和第二数据线；
首先形成覆盖第一金属层的缓冲层，然后在缓冲层开设位于第一数据线上的第一接触孔和位于第二数据线上的第二接触孔。
4.根据权利要求3所述的显示面板的制造方法，其特征在于，所述第三接触孔位于第一接触孔的上，第五接触孔位于第二接触孔的上。
5.根据权利要求3所述的显示面板的制造方法，其特征在于，所述第三接触孔的内径比第一接触孔的内径大，第五接触孔的内径比第二接触孔的内径大。
6.根据权利要求1所述的显示面板的制造方法，其特征在于，经过所述步骤“对第三接触孔和第四接触孔内的第一半导体层和第五接触孔和第六接触孔内的第二半导体层进行氢等离子体处理，使得位于第三接触孔和第四接触孔内的第一半导体层以及位于第五接触孔和第六接触孔内的第二半导体层进行导体化”，使得位于第三接触孔和第四接触孔内的第一半导体层分别形成第一源极和第一漏极，位于第五接触孔和第六接触孔内的第二半导体层分别形成第二源极和第二漏极。
7.一种显示面板，其包括驱动电路，其特征在于，所述驱动电路包括至少相互连接的第一TFT开关和第二TFT开关、连接第一TFT开关和第二TFT开关的连接电极；
所述第一TFT开关包括第一半导体层、采用离子注入形成且与第一半导体层材料相同的第一源极和第一漏极、栅极绝缘层以及第一栅极；
第二TFT开关包括第二半导体层、采用离子注入形成且与第二半导体层材料相同的第二源极和第二漏极、栅极绝缘层以及第二栅极；
其中，栅极绝缘层分别在第一源极和第一漏极开设有第三接触孔和第四接触孔、分别为第二源极和第二漏极开设有第五接触孔和第六接触孔；连接电极连接在第一半导体和第二半导体层之间；第二栅极通过第五接触孔与第二半导体层接触。
8.根据权利要求7所述的显示面板，其特征在于：连接电极的一端位于部分第四接触孔内，连接电极的另一端位于第五接触孔和第六接触孔之间。
9.根据权利要求7所述的显示面板，其特征在于：还包括位于第一TFT开关下方的第一数据线、位于第二TFT开关下方的第二数据线以及缓冲层；所述缓冲层覆盖在第一数据线和第二数据线上且位于第一半导体层和第二半导体层的下方。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910911205.8A CN110544672B (zh) | 2019-09-25 | 2019-09-25 | 一种显示面板及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910911205.8A CN110544672B (zh) | 2019-09-25 | 2019-09-25 | 一种显示面板及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110544672A true CN110544672A (zh) | 2019-12-06 |
| CN110544672B CN110544672B (zh) | 2021-10-08 |
Family
ID=68714590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910911205.8A Active CN110544672B (zh) | 2019-09-25 | 2019-09-25 | 一种显示面板及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110544672B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881711A (zh) * | 2012-09-25 | 2013-01-16 | 南京中电熊猫液晶显示科技有限公司 | 一种主动式oled |
| CN203521417U (zh) * | 2013-10-09 | 2014-04-02 | 合肥京东方光电科技有限公司 | 有源矩阵有机电致发光显示器件及显示装置 |
| CN107275412A (zh) * | 2017-06-22 | 2017-10-20 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管及其制作方法、显示面板 |
| CN108550553A (zh) * | 2018-06-06 | 2018-09-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制作方法、显示装置 |
-
2019
- 2019-09-25 CN CN201910911205.8A patent/CN110544672B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102881711A (zh) * | 2012-09-25 | 2013-01-16 | 南京中电熊猫液晶显示科技有限公司 | 一种主动式oled |
| CN203521417U (zh) * | 2013-10-09 | 2014-04-02 | 合肥京东方光电科技有限公司 | 有源矩阵有机电致发光显示器件及显示装置 |
| CN107275412A (zh) * | 2017-06-22 | 2017-10-20 | 深圳市华星光电技术有限公司 | 金属氧化物薄膜晶体管及其制作方法、显示面板 |
| CN108550553A (zh) * | 2018-06-06 | 2018-09-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制作方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110544672B (zh) | 2021-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10573595B2 (en) | Array substrate, fabricating method thereof, and display device | |
| US9836174B2 (en) | Array substrate, display and electronic device | |
| US20180294199A1 (en) | Array substrate motherboard, array substrate and method of manufacturing the same, and display device | |
| CN109742092B (zh) | 有机发光二极管显示基板及制作方法、显示装置 | |
| CN110649043A (zh) | 阵列基板、显示面板、显示装置及阵列基板的制备方法 | |
| CN116610231A (zh) | 触控显示面板及触控显示装置 | |
| US20160372490A1 (en) | Array substrate and manufacturing method thereof, and display panel | |
| CN104134671A (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN105867692B (zh) | 阵列基板、制造方法以及显示面板和电子装置 | |
| CN104716147B (zh) | 一种tft阵列基板及其制备方法、显示装置 | |
| TWI474092B (zh) | 畫素結構及其製造方法 | |
| US7768015B2 (en) | Pixel structure of display panel and method of making the same | |
| KR101069632B1 (ko) | 박막 트랜지스터의 마더보드 테스트 라인 및 그 제조방법 | |
| JP2013140366A (ja) | Ｔｆｔアレイ基板 | |
| US8963160B2 (en) | Thin film transistor array substrate, manufacturing method thereof and display device | |
| CN109270754B (zh) | 阵列基板和显示装置 | |
| US9647140B2 (en) | Thin film transistor | |
| CN110544672B (zh) | 一种显示面板及其制造方法 | |
| CN106298523A (zh) | 薄膜晶体管、薄膜晶体管的制造方法及阵列基板的制造方法 | |
| CN101562152B (zh) | 主动元件阵列基板的制造方法 | |
| CN103700627A (zh) | 一种阵列基板的制作方法 | |
| US9153603B2 (en) | Thin film transistor array panel and method of manufacturing the same | |
| US20170040351A1 (en) | Array substrate and manufacturing method thereof, display device | |
| US10545594B2 (en) | Array substrate, fabrication method and display device | |
| CN106856199B (zh) | 显示面板及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200909 Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province Applicant after: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd. Address before: Nanjing Crystal Valley Road in Qixia District of Nanjing City Tianyou 210033 Jiangsu province No. 7 Applicant before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd. Applicant before: NANJING CEC PANDA LCD TECHNOLOGY Co.,Ltd. Applicant before: Nanjing East China Electronic Information Technology Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| CB02 | Change of applicant information |
Address after: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province Applicant after: Nanjing BOE Display Technology Co.,Ltd. Address before: No.7 Tianyou Road, Qixia District, Nanjing City, Jiangsu Province Applicant before: NANJING CEC PANDA FPD TECHNOLOGY Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |