CN110544639A - 集成电路晶粒贴装方法及半导体器件 - Google Patents

集成电路晶粒贴装方法及半导体器件 Download PDF

Info

Publication number
CN110544639A
CN110544639A CN201910785619.0A CN201910785619A CN110544639A CN 110544639 A CN110544639 A CN 110544639A CN 201910785619 A CN201910785619 A CN 201910785619A CN 110544639 A CN110544639 A CN 110544639A
Authority
CN
China
Prior art keywords
integrated circuit
conductive
active surface
circuit die
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910785619.0A
Other languages
English (en)
Other versions
CN110544639B (zh
Inventor
赖振楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hosin Global Electronics Co Ltd
Original Assignee
Hosin Global Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hosin Global Electronics Co Ltd filed Critical Hosin Global Electronics Co Ltd
Priority to CN201910785619.0A priority Critical patent/CN110544639B/zh
Publication of CN110544639A publication Critical patent/CN110544639A/zh
Application granted granted Critical
Publication of CN110544639B publication Critical patent/CN110544639B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8185—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/81855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/81862—Heat curing

Abstract

本发明提供了一种集成电路晶粒贴装方法及半导体器件，所述集成电路晶粒贴装方法包括：在集成电路晶粒的芯片焊盘或封装基板的引脚上形成多个由处于非完全固化状态的导电固化胶构成的导电柱；将所述集成电路晶粒以主动表面朝向所述封装基板的上表面的方式置于所述封装基板的上表面，并使所述导电柱连接在所述集成电路晶粒的芯片焊盘以及所述封装基板的引脚之间；通过加热方式使所述导电柱完全固化并将所述集成电路晶粒与封装基板粘结在一起，同时实现集成电路晶粒的各个芯片焊盘与所述封装基板的对应引脚的键接。本发明可同时实现集成电路晶粒与封装基板之间的粘结固定以及梆线键合，大大提高了集成电路晶粒封装的效率，节省了成本。

Description

集成电路晶粒贴装方法及半导体器件
技术领域
本发明涉及集成电路封装领域，更具体地说，涉及一种晶粒贴装方法及半导体器件。
背景技术
现代产品讲究轻薄短小，故许多分离式电路都被整合成集成电路。目前，集成电路已被广泛应用于个人计算机、手机、数字照相机、及其他电子设备中。为了给集成电路提供一个稳定可靠的工作环境，并对集成电路进行机械或环境保护的作用，使集成电路能够发挥正常的功能，并保证其具有高稳定性和可靠性，需对集成电路进行封装。
集成电路封装是指利用膜技术及微细连接技术，将集成电路及其它要素在引线框架(Lead Frame)或封装基板(Substrate)上布置、粘贴固定及连接，引出接线端子并通过可塑性绝缘介质灌封固定，构成整体立体结构的工艺。由于性能价格比十分优越，塑料封装目前已成为集成电路封装的最主要的方式。在集成电路塑料封装过程中，需将切割好的晶粒(Die)用粘接剂贴装到相应的底板(引线框架或封装基板)，即贴片(Die Bonding)，再利用超细的金属导线或者导电树脂将晶粒的芯片焊盘(Bond Pad)连接到底板的相应引脚，即梆线键合(Die Bonding)，以构成所要求的电路；然后再对独立的晶粒用塑料外壳加以封装保护。
在上述工艺中，贴片与梆线键合通过两个操作步骤、两套设备完成，并且贴片后需等粘接剂烘烤固化后才能进行梆线键合操作。上述过程不仅耗时较长，而且梆线键合操作对精度要求较高。
发明内容
本发明要解决的技术问题在于，针对上述集成电路封装中贴片与梆线键合耗时长、且对精度要求较高的问题，提供一种集成电路晶粒贴装方法及半导体器件。
本发明解决上述技术问题的技术方案是，提供一种集成电路晶粒贴装方法，包括：
形成多个由处于非完全固化状态的导电固化胶构成的导电柱，多个所述导电柱分别附着在集成电路晶粒的主动表面的多个芯片焊盘上并分别突出于所述主动表面，或者多个所述导电柱分别附着在封装基板的上表面的多个引脚上并分别突出于所述封装基板的上表面，所述集成电路晶粒的主动表面的芯片焊盘与所述封装基板的上表面的引脚分别对应；
将所述集成电路晶粒以主动表面朝向所述封装基板的上表面的方式置于所述封装基板的上表面，并使所述导电柱连接在所述集成电路晶粒的芯片焊盘以及所述封装基板的引脚之间；
通过加热方式使所述导电柱完全固化并将所述集成电路晶粒与封装基板粘结在一起，同时实现集成电路晶粒的各个芯片焊盘与所述封装基板的对应引脚的键接。
优选地，每一所述导电柱由多个通过喷墨打印方式形成并依次相叠的热固化胶层或光固化胶层构成，且所述集成电路晶粒的主动表面的芯片焊盘之间的间隔超过预设尺寸。
优选地，每一所述导电柱的附着面的尺寸与所附着的芯片焊盘或引脚的尺寸匹配；且每一所述导电柱呈以附着面为底的锥形。
优选地，所述集成电路晶粒的主动表面的每一芯片焊盘的尺寸小于或等于预设尺寸；多个所述导电柱分别附着在封装基板的上表面的多个引脚上并分别突出于所述封装基板的上表面。
优选地，所述方法还包括：
在所述集成电路晶粒的主动表面形成多个绝缘光固化胶层，且所述绝缘光固化胶层避开所述集成电路晶粒的主动表面的芯片焊盘。
优选地，所述集成电路晶粒的主动表面的每一引脚的尺寸大于预设尺寸，多个所述导电柱分别附着在所述集成电路晶粒的主动表面的多个芯片焊盘上并分别突出于所述主动表面。
优选地，所述集成电路晶粒的主动表面包括重布线层，且所述方法包括：
通过3D打印方式在集成电路晶粒的主动表面形成第一子层，所述第一子层包括由绝缘材料构成的第一支撑体以及由导电材料构成的至少一条信号线，且每一所述信号线与集成电路晶粒的一个或多个金属垫导电连接；
通过3D打印方式在所述第一子层上形成第二子层，所述第二子层包括由绝缘材料构成的第二支撑体以及由导电材料构成的一个或多个外接焊盘，每一所述外接焊盘与一条信号线导电连接，每一所述外接焊盘通过所述信号线与一个或多个所述金属垫导电连接；
所述集成电路晶粒的芯片焊盘由所述外接焊盘构成。
优选地，至少部分所述第二子层的外接焊盘与所述集成电路晶粒的金属垫相错。
本发明还提供一种半导体器件，包括封装基板和集成电路晶粒，所述集成电路晶粒通过如上任一项所述方法贴装到所述封装基板。
本发明的集成电路晶粒贴装方法及半导体器件，通过导电柱，同时实现了集成电路晶粒与封装基板之间的粘结固定，以及集成电路晶粒的焊盘与封装基板的引脚之间的梆线键合，大大提高了集成电路晶粒封装的效率，节省了成本。
附图说明
图1是本发明实施例提供的集成电路晶粒贴装方法的流程示意图；
图2是使用本发明实施例提供的集成电路晶粒贴装方法进行集成电路晶粒贴装的示意图；
图3是使用本发明实施例提供的集成电路晶粒贴装方法形成导电柱的示意图；
图4是使用本发明实施例提供的集成电路晶粒贴装方法形成绝缘光固化胶层的示意图；
图5是使用本发明实施例提供的集成电路晶粒贴装方法形成绝缘光固化胶层的另一示意图；
图6是使用本发明另一实施例提供的集成电路晶粒贴装方法进行集成电路晶粒贴装的示意图。
具体实施方式
以下公开提供用于实施所提供的主题的不同特征的许多不同的实施例或实例。以下阐述组件、值、操作、材料、排列等的具体实例以简化本发明实施例。当然，这些仅为实例而不旨在进行限制。预期存在其他组件、值、操作、材料、排列等。例如，以下说明中将第一特征形成在第二特征“的上方”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本发明实施例可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。
此外，为易于说明，本文中可能使用例如“在...下方(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。
另外，为易于说明，本文中可使用例如“第一”、“第二”等用语来阐述图中所示出的相似或不同的元件或特征，且这些用语可依据存在的次序或说明的上下文而互换使用。
如图1所示，是本发明实施例提供的集成电路晶粒贴装方法的流程示意图，该集成电路晶粒贴装方法用于将集成电路晶粒(Die)贴装到封装基板，并实现集成电路晶粒的梆线键合。上述集成电路晶粒可包括钝化层，上述钝化层覆盖集成电路晶粒的主动表面，且钝化层包括一个或多个分别与集成电路晶粒的主体的一个或多个金属垫(pad)导电连接的导电部，集成电路晶粒的芯片焊盘由上述导电部露出于钝化层的部分构成。当然，在实际应用中，集成电路晶粒的主动表面也可不具有钝化层，即芯片焊盘可直接由集成电路晶粒上的金属垫构成。
本实施例的集成电路晶粒贴装方法可基于3D打印设备以及用于芯片贴装的机械设备等，并结合运行在上述设备的控制芯片上的软件实现，上述3D打印设备的精度最高可达2880DPI(Dots Per Inch，每英寸点数)，当然，也可根据需要选择不同精度的3D打印设备。结合图2，该集成电路晶粒贴装方法包括：
步骤S11：在封装基板12的表面形成多个由处于非完全固化状态的导电固化胶构成的导电柱13，该多个导电柱13分别附着在封装基板12的上表面的多个引脚121上，并分别突出于封装基板12的上表面。
上述固化胶可采用掺有金属粉末的热固化胶(其在完全固化状态时具有较好的导电性能)构成，其可在加热时快速固化。并且，上述热固化胶具有较大的粘性以及粘稠度，从而便于导电柱13的成型。上述封装基板12可位于一由多个封装基板12构成的底板上，从而可同时实现多个集成电路晶粒的贴装。当然，封装基板12也可独立设置。
上述每一导电柱13可由多个通过喷墨打印方式形成的热固化胶层构成。具体地，结合图3所示，上述构成导电柱13的多个热固化胶层131可通过第一打印组件(3D打印设备)打印而成，该第一打印组件包括S个第一喷头21，S为大于或等于1的整数，且上述第一喷头21用于喷涂导电的热固化胶132(导电)。
在形成多个热固化胶层131之前，需先通过传感器(例如摄像头、激光扫描设备或超声波扫描设备等)对封装基板12进行识别，以获取封装基板12上各个引脚121的大小、位置等，并根据获取的各个引脚121的大小、位置等生成打印模型，具体地，该模型包括引脚121上方各个高度的打印图案。第一打印组件可基于上述打印模型控制喷头21在每一引脚121上方移动，同时控制第一喷头21进行热固化胶132的喷涂，从而形成多个相叠的热固化胶层131。
具体地，上述第一打印组件可包括排列成一行的多个第一喷头21(即S大于1)，且该多个第一喷头21的喷射范围与封装基板12的一边的长度相等，从而在形成热固化胶层131时，可控制多个第一喷头21以垂直于排列方向移动，同时使位于引脚121上方的第一喷头21喷涂热固化胶132。
特别地，为便于导电柱13的成型，该导电柱13的附着面的尺寸与所附着的引脚121的尺寸匹配，且导电柱13呈以附着面为底的锥形，即在喷墨打印导电柱13时，越靠近引脚121的热固化胶层131的尺寸越大。
在该步骤中，固化胶也可采用掺有金属粉末的光固化胶构成，其也可在加热时完全固化，且光固化胶更利于导电柱13的成型。此时，第一打印组件通过第一喷头21喷射光固化胶(掺有金属粉末)到封装基板12的各个引脚上，同时通过光源照射使光固化胶处于非完全固化状态，并形成多个依次相叠的光固化胶层。
步骤S12：将集成电路晶粒11(该集成电路晶粒11的主动表面的芯片焊盘111与封装基板12的上表面的引脚121分别对应)以主动表面朝向封装基板12的上表面的方式置于封装基板12的上表面，且附着在封装基板12上的导电柱13的自由端分别贴于集成电路晶粒11的芯片焊盘111上，即导电柱13可实现集成电路晶粒11的芯片焊盘111与封装基板12的上表面的引脚121导电连接。
为避免相邻的导电柱13在放置集成电路晶粒11时导通，可在集成电路晶粒11的主动表面形成多个绝缘光固化胶层，且上述绝缘光固化胶层避开集成电路晶粒11的主动表面的芯片焊盘111。在形成绝缘光固化胶层时，需先通过传感器(例如摄像头、激光扫描设备或超声波扫描设备等)对集成电路晶粒11的主动表面进行识别，从而获取集成电路晶粒主动表面的边界、芯片焊盘111的大小和位置等，并根据集成电路晶粒主动表面的边界、芯片焊盘111的大小和位置等生成打印模型，然后根据上述打印模型打印生成多个依次相叠的绝缘光固化胶层。具体地，该打印模型包括在集成电路晶粒的主动表面的各个高度的图案。
具体地，结合图4所示，上述绝缘光固化胶层141可通过第二打印组件(3D打印设备)以浸式烧结方式形成，此时，第二打印组件包括装有绝缘光固化胶溶液(例如紫外线固化胶溶液)的容器41、光源42(例如紫外线光源)以及提升机构，其中提升机构用于将集成电路晶粒11倒置浸入容器41的绝缘光固化胶溶液中，即集成电路晶粒11的主动表面一侧浸入光固化胶溶液，并将该集成电路晶粒11慢慢向上提起，同时光源42根据打印模型中各个高度的图案，对集成电路晶粒11的主动表面露出于光固化胶溶液的液面的部分进行逐层光照烧结，以形成多个依次相叠的光固化胶层。
具体地，在对光固化胶溶液进行光照烧结时，可使用面光源(例如紫外光)对集成电路晶粒11的主动表面脱离光固化胶溶液的液面的部分进行烧结，该面光源包括多个独立控制的发光点，且该多个发光点发出的光覆盖集成电路晶粒11的主动表面(在烧结时，对应芯片焊盘111的位置不发光)，即每一光固化胶层整层同时形成。特别地，上述面光源可位于光固化胶溶液的下方，即面光源发出的光(或经面镜或三棱镜反射的光)穿过光固化胶溶液进行烧结。
当然，在实际应用中，第二打印组件也可将集成电路晶粒11以主动表面朝上的方式缓慢向下浸入容器41的光固化胶溶液，此时光源42可位于装有光固化胶溶液的容器41的上方，并对集成电路晶粒11浸入光固化胶溶液的液面的部分进行光照烧结。
此外，除了采用上述浸式烧结形成绝缘光固化胶层外，还可通过第三打印组件(3D打印设备)以喷墨方式形成绝缘光固化胶层141。结合图5所示，此时第三打印组件包括M个第二喷头51以及分别集成到每一第二喷头51的光源52，M为大于或等于1的整数，且第二喷头51用于喷涂绝缘光固化胶。第三打印组件可根据打印模型使第二喷头51和光源52在集成电路晶粒11的主动表面上方移动，同时控制第二喷头51将绝缘光固化胶溶液142喷涂在集成电路晶粒11的主动表面上(即避开芯片焊盘111)，并通过光源52对附着在集成电路晶粒11的主动表面的绝缘光固化胶溶液142进行烧结固化，以形成多个相叠的绝缘光固化胶层141。
类似地，上述第三打印组件可包括排列成一行的多个第二喷头51，且该多个第二喷头51的喷射范围与集成电路晶粒的主动表面的一边的长度相等，从而在形成绝缘光固化胶层时，可控制多个第二喷头51垂直于排列方向移动即可，即每一绝缘光固化胶层由多个光固化胶直线拼接形成。
特别地，上述光源52具体可包括发光体521以及导光体522，且光源52的照射区域与对应第二喷头51的喷涂区域一致(例如稍滞后于喷涂区域)。从而在喷涂光固化胶溶液142的同时，对附着在集成电路晶粒11的主动表面的绝缘光固化胶溶液142进行烧结固化，简化控制。
上述形成绝缘光固化胶层的方式不仅可用于单颗集成电路晶粒11，也可应用于整片晶圆，即在整片晶晶圆生产完成后，直接在各个晶粒上形成绝缘光固化胶层，之后才切割制成单颗集成电路晶粒。
步骤S13：通过加热方式使导电柱13固化并将集成电路晶粒11与封装基板12粘结在一起。同时，由于导电柱13的两端分别连接集成电路晶粒的芯片焊盘与封装基板的引脚，因此在该过程中还实现了集成电路晶粒的各个芯片焊盘与所述封装基板的对应引脚的键接。该步骤具体可通过高频加热使导电柱13固化。
上述集成电路晶粒贴装方法，通过导电柱，同时实现了集成电路晶粒与封装基板之间的粘结固定，以及集成电路晶粒的芯片焊盘与封装基板的引脚之间的梆线键合，大大提高了集成电路晶粒封装的效率，节省了成本。
上述图1的实施例的集成电路贴装方法，对于集成电路晶粒11的主动表面的芯片焊盘111的尺寸较小(即小于或等于预设尺寸)的情况比较适用。而对于集成电路晶粒11的主动表面的芯片焊盘111的尺寸较大时，结合图6所示，可将多个导电柱63直接以喷墨打印方式形成于集成电路晶粒61的主动表面的多个芯片焊盘611上，且该多个导电柱63分别突出于集成电路晶粒61的主动表面。然后，将集成电路晶粒61以主动表面朝向封装基板62的方式置于封装基板62上，且多个导电柱63的自由端分别抵接于封装基板62的引脚621上。
在本发明的一个实施例中，当集成电路晶粒的主动表面的芯片焊盘与封装基板上的引脚不对应时，还可在集成电路晶粒的主动表面可包括重布线层，此时本实施例的方法除了包括图1中的步骤S11-S13外，还可包括：
通过3D打印方式在集成电路晶粒的主动表面形成第一子层，该第一子层包括由绝缘材料构成的第一支撑体以及由导电材料构成的至少一条信号线，且每一信号线与集成电路晶粒的一个或多个金属垫导电连接；
通过3D打印方式在第一子层上形成第二子层，该第二子层包括由绝缘材料构成的第二支撑体以及由导电材料构成的一个或多个外接焊盘，每一外接焊盘与一条信号线导电连接，每一外接焊盘通过信号线与一个或多个金属垫导电连接；集成电路晶粒的芯片焊盘由上述外接焊盘构成。
此外，至少部分第二子层的外接焊盘与集成电路晶粒的金属垫相错。
本发明还提供一种半导体器件，包括封装基板和集成电路晶粒，所述集成电路晶粒通过如上任一项所述方法贴装到所述封装基板。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (9)

1.一种集成电路晶粒贴装方法，其特征在于，包括：
形成多个由处于非完全固化状态的导电固化胶构成的导电柱，多个所述导电柱分别附着在集成电路晶粒的主动表面的多个芯片焊盘上并分别突出于所述主动表面，或者多个所述导电柱分别附着在封装基板的上表面的多个引脚上并分别突出于所述封装基板的上表面，所述集成电路晶粒的主动表面的芯片焊盘与所述封装基板的上表面的引脚分别对应；
将所述集成电路晶粒以主动表面朝向所述封装基板的上表面的方式置于所述封装基板的上表面，并使所述导电柱连接在所述集成电路晶粒的芯片焊盘以及所述封装基板的引脚之间；
通过加热方式使所述导电柱完全固化并将所述集成电路晶粒与封装基板粘结在一起，同时实现集成电路晶粒的各个芯片焊盘与所述封装基板的对应引脚的键接。
2.根据权利要求1所述的集成电路晶粒贴装方法，其特征在于，每一所述导电柱由多个通过喷墨打印方式形成并依次相叠的热固化胶层或光固化胶层构成，且所述集成电路晶粒的主动表面的芯片焊盘之间的间隔超过预设尺寸。
3.根据权利要求1所述的集成电路晶粒贴装方法，其特征在于，每一所述导电柱的附着面的尺寸与所附着的芯片焊盘或引脚的尺寸匹配；且每一所述导电柱呈以附着面为底的锥形。
4.根据权利要求1所述的集成电路晶粒贴装方法，其特征在于，所述集成电路晶粒的主动表面的每一芯片焊盘的尺寸小于或等于预设尺寸；多个所述导电柱分别附着在封装基板的上表面的多个引脚上并分别突出于所述封装基板的上表面。
5.根据权利要求4所述的集成电路晶粒贴装方法，其特征在于，所述方法还包括：
在所述集成电路晶粒的主动表面形成多个绝缘光固化胶层，且所述绝缘光固化胶层避开所述集成电路晶粒的主动表面的芯片焊盘。
6.根据权利要求1所述的集成电路晶粒贴装方法，其特征在于，所述集成电路晶粒的主动表面的每一引脚的尺寸大于预设尺寸，多个所述导电柱分别附着在所述集成电路晶粒的主动表面的多个芯片焊盘上并分别突出于所述主动表面。
7.根据权利要求1所述的集成电路晶粒贴装方法，其特征在于，所述集成电路晶粒的主动表面包括重布线层，且所述方法包括：
通过3D打印方式在集成电路晶粒的主动表面形成第一子层，所述第一子层包括由绝缘材料构成的第一支撑体以及由导电材料构成的至少一条信号线，且每一所述信号线与集成电路晶粒的一个或多个金属垫导电连接；
通过3D打印方式在所述第一子层上形成第二子层，所述第二子层包括由绝缘材料构成的第二支撑体以及由导电材料构成的一个或多个外接焊盘，每一所述外接焊盘与一条信号线导电连接，每一所述外接焊盘通过所述信号线与一个或多个所述金属垫导电连接；
所述集成电路晶粒的芯片焊盘由所述外接焊盘构成。
8.根据权利要求7所述的集成电路晶粒贴装方法，其特征在于，至少部分所述第二子层的外接焊盘与所述集成电路晶粒的金属垫相错。
9.一种半导体器件，包括封装基板和集成电路晶粒，其特征在于，所述集成电路晶粒通过如权利要求1-8中任一项所述方法贴装到所述封装基板。
CN201910785619.0A 2019-08-23 2019-08-23 集成电路晶粒贴装方法及半导体器件 Active CN110544639B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910785619.0A CN110544639B (zh) 2019-08-23 2019-08-23 集成电路晶粒贴装方法及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910785619.0A CN110544639B (zh) 2019-08-23 2019-08-23 集成电路晶粒贴装方法及半导体器件

Publications (2)

Publication Number Publication Date
CN110544639A true CN110544639A (zh) 2019-12-06
CN110544639B CN110544639B (zh) 2021-04-30

Family

ID=68712160

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910785619.0A Active CN110544639B (zh) 2019-08-23 2019-08-23 集成电路晶粒贴装方法及半导体器件

Country Status (1)

Country Link
CN (1) CN110544639B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113263724A (zh) * 2021-06-02 2021-08-17 沛顿科技（深圳）有限公司 3d打印系统及应用其打印三维集成电路连接层的方法
CN113580557A (zh) * 2021-07-28 2021-11-02 沛顿科技（深圳）有限公司 一种tsv工艺中替代ncf的3d打印方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924171B2 (en) * 2001-02-13 2005-08-02 International Business Machines Corporation Bilayer wafer-level underfill
US20120252168A1 (en) * 2011-04-01 2012-10-04 International Business Machines Corporation Copper Post Solder Bumps on Substrate
US20160336292A1 (en) * 2015-05-11 2016-11-17 Asm Technology Singapore Pte Ltd. Die bonding with liquid phase solder

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6924171B2 (en) * 2001-02-13 2005-08-02 International Business Machines Corporation Bilayer wafer-level underfill
US20120252168A1 (en) * 2011-04-01 2012-10-04 International Business Machines Corporation Copper Post Solder Bumps on Substrate
US20160336292A1 (en) * 2015-05-11 2016-11-17 Asm Technology Singapore Pte Ltd. Die bonding with liquid phase solder

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113263724A (zh) * 2021-06-02 2021-08-17 沛顿科技（深圳）有限公司 3d打印系统及应用其打印三维集成电路连接层的方法
CN113580557A (zh) * 2021-07-28 2021-11-02 沛顿科技（深圳）有限公司 一种tsv工艺中替代ncf的3d打印方法

Also Published As

Publication number Publication date
CN110544639B (zh) 2021-04-30

Similar Documents

Publication Publication Date Title
US8178978B2 (en) Support mounted electrically interconnected die assembly
KR100793468B1 (ko) 반도체 장치 및 그 제조 방법과, 상기 반도체 장치를 구비한 액정 모듈 및 반도체 모듈
US7566584B2 (en) Electronic substrate manufacturing method, semiconductor device manufacturing method, and electronic equipment manufacturing method
US20070235217A1 (en) Devices with microjetted polymer standoffs
US9524926B2 (en) Packaged device with additive substrate surface modification
JP2015534285A (ja) ベア・チップ・ダイをボンディングする方法
TW200952144A (en) Flat leadless packages and stacked leadless package assemblies
KR100959957B1 (ko) 랜드 그리드 어레이 반도체 디바이스 패키지, 이를포함하는 어셈블리 및 제조 방법
TW201436118A (zh) 包括一用於嵌入及／或間隔半導體晶粒之獨立薄膜層之半導體裝置
CN110544639B (zh) 集成电路晶粒贴装方法及半导体器件
JP2003218289A (ja) 半導体装置およびその製造方法ならびに印刷マスク
JP2000012575A (ja) 半導体チップのモールド方法およびこれに用いるモールド装置
CN110610876B (zh) 集成电路封装设备
US20080169574A1 (en) Direct Die Attachment
US20140124939A1 (en) Discrete device mounted on substrate
US7095122B2 (en) Reduced-dimension microelectronic component assemblies with wire bonds and methods of making same
CN110473790B (zh) 集成电路封装方法及半导体器件
KR102237783B1 (ko) 반도체 패키지 및 그것의 제조 방법
US20080171450A1 (en) Wafer Bump Manufacturing Using Conductive Ink
JPH10150069A (ja) 半導体パッケージ及びその製造方法
US20140091465A1 (en) Leadframe having sloped metal terminals for wirebonding
US20150214075A1 (en) Manufacturing method of selective electronic packaging device
JP3235520B2 (ja) 半導体装置の製造方法
JP3367512B2 (ja) メモリ素子
JP3367513B2 (ja) 電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Integrated circuit grain mounting method and semiconductor device

Effective date of registration: 20210707

Granted publication date: 20210430

Pledgee: Shenzhen hi tech investment small loan Co.,Ltd.

Pledgor: Shenzhen hongxinyu Electronic Co.,Ltd.

Registration number: Y2021980005840

PE01 Entry into force of the registration of the contract for pledge of patent right
PC01 Cancellation of the registration of the contract for pledge of patent right

Date of cancellation: 20231102

Granted publication date: 20210430

Pledgee: Shenzhen hi tech investment small loan Co.,Ltd.

Pledgor: Shenzhen hongxinyu Electronic Co.,Ltd.

Registration number: Y2021980005840

PC01 Cancellation of the registration of the contract for pledge of patent right