CN110543313A - 芯片烧写装置及芯片烧写测试方法 - Google Patents

芯片烧写装置及芯片烧写测试方法 Download PDF

Info

Publication number
CN110543313A
CN110543313A CN201910769290.9A CN201910769290A CN110543313A CN 110543313 A CN110543313 A CN 110543313A CN 201910769290 A CN201910769290 A CN 201910769290A CN 110543313 A CN110543313 A CN 110543313A
Authority
CN
China
Prior art keywords
programming
chip
unit
whole machine
main control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910769290.9A
Other languages
English (en)
Other versions
CN110543313B (zh
Inventor
林耀聪
陈琛
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Jieli Technology Co Ltd
Original Assignee
Zhuhai Jieli Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Jieli Technology Co Ltd filed Critical Zhuhai Jieli Technology Co Ltd
Priority to CN201910769290.9A priority Critical patent/CN110543313B/zh
Publication of CN110543313A publication Critical patent/CN110543313A/zh
Application granted granted Critical
Publication of CN110543313B publication Critical patent/CN110543313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F8/00—Arrangements for software engineering
    • G06F8/60—Software deployment
    • G06F8/61—Installation
    • G06F8/63—Image based installation; Cloning; Build to order
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2284—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by power-on test, e.g. power-on self test [POST]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请涉及一种芯片烧写装置及芯片烧写测试方法。所述芯片烧写装置包括：连接单元，用于接入配置有目标芯片的整机；主控单元，通过连接单元电连接至整机，还用于电连接上位机，获取上位机发送的烧写程序，并将烧写程序烧写至目标芯片；电流测试单元，电连接主控单元及整机，用于根据主控单元的控制，对配置目标芯片的整机进行电流测试。采用本方法能够通过连接单元为主控单元及电流测试单元接入配置有目标芯片的整机，主控单元将上位机发送的烧写程序烧写至目标芯片，烧写完成后直接对配置了该目标芯片的整机进行电流测试，能够直接筛选出异常的整机，无需在烧写完成后再安装芯片，避免了在拆装过程中对芯片造成损坏。

Description

芯片烧写装置及芯片烧写测试方法
技术领域
本申请涉及芯片程序烧写技术领域，特别是涉及一种芯片烧写装置及芯片烧写测试方法。
背景技术
随着集成电路技术的高速发展，对于芯片设计的复杂度越来越高，为了实现高集成度以及提高整机空间利用率，要在更小面积的电路板上设置更多功能的电路模块，因此对于芯片烧写的效率，以及芯片安装的合格率都有较高要求。
目前对于芯片的合格率把控，是先通过烧写机对芯片进行烧写，然后将烧写完成的芯片上PCB板进行测试，但上PCB板的过程中，焊接或贴片流程中的不稳定因素(如静电、高温、高压)可能会对芯片造成损坏，导致对于芯片产出的效率和质量都受到影响。
发明内容
基于此，有必要针对上述技术问题，提供一种能够在烧写完成后直接对芯片整机进行筛选避免重复拆装产品的芯片烧写装置及芯片烧写测试方法。
一种芯片烧写装置，包括：
连接单元，用于接入配置有目标芯片的整机；
主控单元，通过连接单元电连接至整机，还用于电连接上位机，获取上位机发送的烧写程序，并将烧写程序烧写至目标芯片；
电流测试单元，电连接主控单元及整机，用于根据主控单元的控制，对配置目标芯片的整机进行电流测试。
在其中一个实施例中，连接单元包括：模拟开关单元，电连接主控单元及整机，用于根据主控单元的控制，使主控单元连接至整机的通道在引导通道与烧写通道间切换。
在其中一个实施例中，连接单元还包括USB组件；
USB组件，电连接模拟开关单元及电流测试单元，用于通过USB接线将整机分别与模拟开关单元及电流测试单元电连接。
在其中一个实施例中，连接单元还包括USB-HUB芯片，USB-HUB芯片用于将多路配置有目标芯片的整机与模拟开关单元电连接。
在其中一个实施例中，连接单元包括芯片烧写测试架，
芯片烧写测试架设有顶针，通过顶针与整机电连接。
在其中一个实施例中，芯片烧写装置还包括：
数据存储单元，与主控单元通信连接，用于存储主控单元获取的烧写程序及工作日志。
在其中一个实施例中，芯片烧写装置还包括：
多通道显示单元，电连接主控单元，根据主控单元的指示显示各目标芯片的烧写进程。
在其中一个实施例中，主控单元为杰理AC5601处理器。
一种芯片烧写测试方法，应用于芯片烧写装置，方法包括：
获取上位机发送的烧写程序；
引导配置有目标芯片的整机进入升级模式；
将烧写程序烧写至目标芯片；
读取目标芯片的烧写进程；
若根据烧写进程判断烧写完成，则引导整机进入测试模式，并发送测试指令至电流测试单元；测试指令用于指示电流测试单元对整机进行电流测试；
获取电流测试单元反馈的整机电流；
根据预设的电流范围判断整机电流是否异常；
若异常则生成异常提示。
在其中一个实施例中，获取上位机发送的烧写程序的步骤包括：
识别目标芯片的型号；
上传目标芯片的型号至上位机；
获取上位机根据目标芯片的型号发送的烧写程序。
上述的芯片烧写装置及芯片烧写测试方法，通过连接单元为主控单元及电流测试单元接入配置有目标芯片的整机，主控单元将上位机发送的烧写程序烧写至目标芯片，烧写完成后直接对配置了该目标芯片的整机进行电流测试，能够直接筛选出异常的整机，无需在烧写完成后再安装芯片，避免了在拆装过程中对芯片造成损坏。
附图说明
图1为一个实施例中，芯片烧写装置的结构示意图；
图2为另一个实施例中，芯片烧写装置的结构示意图；
图3为一个实施例中，连接单元的结构示意图；
图4为又一个实施例中，芯片烧写装置的结构示意图；
图5为一个实施例中，多通道显示单元显示内容示意图；
图6为一个实施例中，芯片烧写测试方法的流程示意图；
图7为另一个实施例中，芯片烧写测试方法的流程示意图；
图8为一个实施例中，芯片烧写测试装置的结构框图；
图9为一个实施例中，烧写程序获取模块的结构框图；
图10为一个实施例中，计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
在其中一个实施例中，如图1所示，提供了一种芯片烧写装置，包括：
连接单元120，用于接入配置有目标芯片的整机；
主控单元110，通过连接单元120电连接至整机，还用于电连接上位机，获取上位机发送的烧写程序，并将烧写程序烧写至目标芯片；
电流测试单元130，电连接主控单元110及整机，用于根据主控单元110的控制，对配置目标芯片的整机进行电流测试。
其中，配置有目标芯片的整机可以是配置了目标芯片的PCBA板,PCBA是英文Printed Circuit Board+Assembly的简称，也就是PCB空板经过SMT上件，再经过DIP插件的整个制程，简称PCBA。SMT(Surface Mounted Technology，表面贴装技术)和DIP(dualinline-pin package，双列直插式封装技术)都是在PCB板上集成零件的方式。在一个实施例中，配置有目标芯片的整机也可以是组装后的完整整机，其中配置有目标芯片。
上位机用于录入、编辑或更换烧写程序，将目标芯片所要烧写的程序发送给主控单元110，主控单元110通过连接单元120将烧写程序烧写至目标芯片，在烧写完成后，由于目标芯片已经配置在整机上，根据主控单元110的指令可以直接通过电流测试单元130对整机进行电流测试，筛选出异常的整机。若整机为PCBA板，即能够在装配产品前筛选出异常的PCBA板，将筛选出的正常的PCBA板直接进行产品装配，避免反复拆装对PCB板或芯片造成损坏；若装配完成后再进行电流测试，一旦发现异常需要进行拆机，降低产品生产效率。
上述的芯片烧写装置，通过连接单元120为主控单元110及电流测试单元130接入配置有目标芯片的整机，主控单元110将上位机发送的烧写程序烧写至目标芯片，烧写完成后直接对配置了该目标芯片的整机进行电流测试，能够直接筛选出异常的整机，无需在烧写完成后再安装芯片至整机进行整机电流测试，避免了在拆装过程中对芯片造成损坏。
在其中一个实施例中，如图2所示，连接单元120包括：模拟开关单元121，电连接主控单元110及整机，用于根据主控单元110的控制，使主控单元110连接至整机的通道在引导通道与烧写通道间切换。
目标芯片可能是空片，也可能是已经烧写过程序的芯片，因此在烧写前需要切换至引导通道，主控单元110能够推送升级程序，引导目标芯片进入升级模式，若已烧写过程序，则会进行擦除，目标芯片进入升级模式后，主控单元110控制模拟开关单元切换通道，使烧写通道连接至整机，主控单元110能够将烧写程序烧写至目标芯片。在一个实施例中，模拟开关单元可以采用TI公司TS5A23167型号双通道模拟开关；在一个实施例中，模拟开关单元可以采用Analog Devices公司ADG419型号的单模拟开关。
在其中一个实施例中，如图3所示，连接单元120还包括USB组件122；
USB组件122，电连接模拟开关单元及电流测试单元，用于通过USB接线将整机分别与模拟开关单元121及电流测试单元130电连接。
USB组件包括USB接口及USB外围电路，将USB接线的一端插接于USB组件的USB接口，另一端插接于整机的USB接口，将模拟开关单元与整机电连接。
在其中一个实施例中，连接单元120还包括USB-HUB芯片，USB-HUB芯片用于将多路配置有目标芯片的整机与模拟开关单元电连接。
为了提高芯片烧写测试的效率，设置USB-HUB芯片进行USB接口扩展，能够同时将多路整机通过模拟开关单元连接至主控单元110，能够同时或依次对多个芯片进行烧写，并在完成烧写后能够进行整机电流测试。
在其中一个实施例中，连接单元120包括芯片烧写测试架，
芯片烧写测试架设有顶针，通过顶针与整机电连接。
在一个实施例中，为了便于放置PCBA板进行芯片烧写和整机电流测试，设置芯片烧写测试架，芯片烧写测试架通过模拟开关单元与主控单元110电连接，芯片烧写测试架上设有用于与PCBA板电连接的顶针，通过顶针接触PCBA板的焊点进行电连接。在一个实施例中，采用四线烧写的方式(四线即为电源线、接地线、两条信号线)，因此设置2个或2的倍数个顶针，用于电连接一个整机或多个整机，在电连接多个整机时，能够根据主控单元110的指示对多个整机上的芯片同时烧写或依次烧写。
在其中一个实施例中，如图4所示，芯片烧写装置还包括：
数据存储单元140，与主控单元110通信连接，用于存储主控单元110获取的烧写程序及工作日志。
在一个实施例中，数据存储单元140包括Flash和E2prom存储介质，Flash通过SPI通信的方式与主控单元110通信，用于存储烧写程序；E2prom通过IIC通信的方式与主控单元110通信，用于存储工作日志。在一个实施例中，数据存储单元140可以通过USB连接的方式连接至上位机，使得能够在上位机上查看所存储的工作日志，能够查看每一次的烧写或测试是否出现异常。
在其中一个实施例中，如图4所示，芯片烧写装置还包括：
多通道显示单元150，电连接主控单元110，根据主控单元110的指示显示各目标芯片的烧写进程。
多通道显示单元150可以是多通道显示仪表或OLED显示器等，如图5所示，在同时烧写多个目标芯片以及测试多个整机时，能够根据主控单元110的指示显示每个目标芯片的烧写进程以及每个整机的测试进程或测试结果。
在其中一个实施例中，主控单元110为杰理AC5601处理器。在一个实施例中，主控单元110还可以采用杰理AC5211B处理器或是杰理AC5701。
在一个实施例中，芯片烧写装置还包括电源管理单元，用于连接电源，并为芯片烧写装置中的各单元供电；在一个实施例中，电源管理单元包括第一电源管理芯片及第二电源管理芯片，第一电源管理芯片用于为主控单元110、电流测试单元130、多通道显示单元、模拟开关单元等部分供电，第二电源管理芯片用于为配置有目标芯片的整机供电。在一个实施例中，第一电源管理芯片及第二电源管理芯片均采用LM2596开关电压调节器，能够分别根据所需供电的单元的电压需要进行调节。通过第二电源管理芯片还能实现对整机的供电通断控制，若需要重新烧写，可通过第二电源管理芯片重新上电，无需重新插拔整机。
在一个实施例中，如图6所示，提供了一种芯片烧写测试方法，以该方法应用于图1中的主控单元为例进行说明，包括以下步骤：
步骤210，获取上位机发送的烧写程序。
其中，上位机能够录入或编辑烧写程序，并发送目标芯片所要烧写的烧写程序。
步骤220，引导配置有目标芯片的整机进入升级模式。
目标芯片可能是空片，也可能是已经烧写过程序的芯片，因此在烧写前需要向目标芯片推送升级程序，引导目标芯片进入升级模式，若已烧写过程序，则会进行擦除。
步骤230，将烧写程序烧写至目标芯片。
引导目标芯片进入升级模式后，将烧写程序烧写至目标芯片。
步骤240，读取目标芯片的烧写进程。
烧写进程即为目标芯片烧写的进度。
步骤250，若根据烧写进程判断烧写完成，则引导整机进入测试模式，并发送测试指令至电流测试单元；测试指令用于指示电流测试单元对整机进行电流测试。
识别烧写进程，若烧写完成，则推送电流测试程序，引导整机进入测试模式，以进行整机电流测试，同时发送测试指令至电流测试单元，指示电流测试单元对整机进行电流测试。
步骤260，获取电流测试单元反馈的整机电流。
测试完成后，获取电流测试单元对整机进行电流测试的测试结果，即为整机电流。
步骤270，根据预设的电流范围判断整机电流是否异常。
预设的电流范围即为正常的电流范围区间，本领域技术人员可以根据实际情况进行设备，判断整机电流是否大于预设的电流范围的上限值，或小于预设的电流范围的下限值，若满足任意一种情况，则整机电流异常。在一个实施例中，电流测试单元无法直接对电流信号进行分析，需要将电流信号转换为电压信号，通过U＝I*R进行换算，在一个实施例中，R可以取1欧姆。
步骤280，若异常则生成异常提示。
经判断若整机电力异常，则生成异常提示，用以提示操作人员该整机异常，需要将其筛除。
在其中一个实施例中，如图7所示，获取上位机发送的烧写程序的步骤包括：
步骤211，识别目标芯片的型号。
在烧写过程中，根据需要会对不同型号的芯片烧写各自对应的程序，因此需要识别所要烧写的目标芯片的型号。
步骤212，上传目标芯片的型号至上位机。
将识别到的目标芯片的型号上传至上位机，上位机根据该目标芯片的型号匹配对应的烧写程序。
步骤213，获取上位机根据目标芯片的型号发送的烧写程序。
获取上位机发送的其匹配到的对应于该目标芯片的烧写程序。
应该理解的是，虽然图6-7的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图6-7中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，如图8所示，提供了一种芯片烧写测试装置，包括：烧写程序获取模块310、升级引导模块320、烧写模块330、烧写进程读取模块340、整机电流测试模块350、整机电流获取模块360、异常判断模块370和异常提示生成模块380，其中：
烧写程序获取模块310，用于获取上位机发送的烧写程序；
升级引导模块320，用于引导配置有目标芯片的整机进入升级模式；
烧写模块330，用于将烧写程序烧写至目标芯片；
烧写进程读取模块340，用于读取目标芯片的烧写进程；
整机电流测试模块350，用于在根据烧写进程判断烧写完成时，引导整机进入测试模式，并发送测试指令至电流测试单元；测试指令用于指示电流测试单元对整机进行电流测试；
整机电流获取模块360，用于获取电流测试单元反馈的整机电流；
异常判断模块370，用于根据预设的电流范围判断整机电流是否异常；
异常提示生成模块380，用于在整机电流异常时生成异常提示。
在其中一个实施例中，如图9所示，烧写程序获取模块310包括目标芯片型号识别模块311、目标芯片型号上传模块312及程序获取模块313：其中：
目标芯片型号识别模块311，用于识别目标芯片的型号；
目标芯片型号上传模块312，用于上传目标芯片的型号至上位机；
程序获取模块313，用于获取上位机根据目标芯片的型号发送的烧写程序。
关于芯片烧写测试装置的具体限定可以参见上文中对于芯片烧写测试方法的限定，在此不再赘述。上述芯片烧写测试装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中，也可以以软件形式存储于计算机设备中的存储器中，以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图10所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种芯片烧写测试方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解，图10中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备，包括存储器和处理器，存储器中存储有计算机程序，该处理器执行计算机程序时实现以下步骤：
获取上位机发送的烧写程序；
引导配置有目标芯片的整机进入升级模式；
将烧写程序烧写至目标芯片；
读取目标芯片的烧写进程；
若根据烧写进程判断烧写完成，则引导整机进入测试模式，并发送测试指令至电流测试单元；测试指令用于指示电流测试单元对整机进行电流测试；
获取电流测试单元反馈的整机电流；
根据预设的电流范围判断整机电流是否异常；
若异常则生成异常提示。
在一个实施例中，处理器执行计算机程序时还实现以下步骤：
识别目标芯片的型号；
上传目标芯片的型号至上位机；
获取上位机根据目标芯片的型号发送的烧写程序。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以下步骤：
获取上位机发送的烧写程序；
引导配置有目标芯片的整机进入升级模式；
将烧写程序烧写至目标芯片；
读取目标芯片的烧写进程；
若根据烧写进程判断烧写完成，则引导整机进入测试模式，并发送测试指令至电流测试单元；测试指令用于指示电流测试单元对整机进行电流测试；
获取电流测试单元反馈的整机电流；
根据预设的电流范围判断整机电流是否异常；
若异常则生成异常提示。
在一个实施例中，计算机程序被处理器执行时还实现以下步骤：
识别目标芯片的型号；
上传目标芯片的型号至上位机；
获取上位机根据目标芯片的型号发送的烧写程序。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种芯片烧写装置，其特征在于，包括：
连接单元，用于接入配置有目标芯片的整机；
主控单元，通过所述连接单元电连接至所述整机，还用于电连接上位机，获取所述上位机发送的烧写程序，并将所述烧写程序烧写至所述目标芯片；
电流测试单元，电连接所述主控单元及所述整机，用于根据所述主控单元的控制，对配置所述目标芯片的所述整机进行电流测试。
2.根据权利要求1所述的芯片烧写装置，其特征在于，所述连接单元包括：
模拟开关单元，电连接主控单元及所述整机，用于根据所述主控单元的控制，使所述主控单元连接至所述整机的通道在引导通道与烧写通道间切换。
3.根据权利要求2所述的芯片烧写装置，其特征在于，所述连接单元还包括USB组件；
所述USB组件，电连接所述模拟开关单元及所述电流测试单元，用于通过USB接线将所述整机分别与所述模拟开关单元及所述电流测试单元电连接。
4.根据权利要求3所述的芯片烧写装置，其特征在于，所述连接单元还包括USB-HUB芯片，所述USB-HUB芯片用于将多路配置有目标芯片的整机与所述模拟开关单元电连接。
5.根据权利要求3所述的芯片烧写装置，其特征在于，所述连接单元包括芯片烧写测试架，
所述芯片烧写测试架设有顶针，通过所述顶针与所述整机电连接。
6.根据权利要求4或5所述的芯片烧写装置，其特征在于，还包括：
数据存储单元，与所述主控单元通信连接，用于存储所述主控单元获取的所述烧写程序及工作日志。
7.根据权利要求6所述的芯片烧写装置，其特征在于，还包括：
多通道显示单元，电连接所述主控单元，根据所述主控单元的指示显示各所述目标芯片的烧写进程。
8.根据权利要求7所述的芯片烧写装置，其特征在于，所述主控单元为杰理AC5601处理器。
9.一种芯片烧写测试方法，其特征在于，应用于如权利要求1至8任一项所述的芯片烧写装置，所述方法包括：
获取所述上位机发送的烧写程序；
引导配置有目标芯片的整机进入升级模式；
将所述烧写程序烧写至所述目标芯片；
读取所述目标芯片的烧写进程；
若根据所述烧写进程判断烧写完成，则引导所述整机进入测试模式，并发送测试指令至所述电流测试单元；所述测试指令用于指示所述电流测试单元对所述整机进行电流测试；
获取所述电流测试单元反馈的整机电流；
根据预设的电流范围判断所述整机电流是否异常；
若异常则生成异常提示。
10.根据权利要求9所述的芯片烧写测试方法，其特征在于，所述获取上位机发送的烧写程序的步骤包括：
识别所述目标芯片的型号；
上传所述目标芯片的型号至所述上位机；
获取所述上位机根据所述目标芯片的型号发送的所述烧写程序。
CN201910769290.9A 2019-08-20 2019-08-20 芯片烧写装置及芯片烧写测试方法 Active CN110543313B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910769290.9A CN110543313B (zh) 2019-08-20 2019-08-20 芯片烧写装置及芯片烧写测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910769290.9A CN110543313B (zh) 2019-08-20 2019-08-20 芯片烧写装置及芯片烧写测试方法

Publications (2)

Publication Number Publication Date
CN110543313A true CN110543313A (zh) 2019-12-06
CN110543313B CN110543313B (zh) 2023-04-07

Family

ID=68711760

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910769290.9A Active CN110543313B (zh) 2019-08-20 2019-08-20 芯片烧写装置及芯片烧写测试方法

Country Status (1)

Country Link
CN (1) CN110543313B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111610427A (zh) * 2020-04-15 2020-09-01 广东乐心医疗电子股份有限公司 一种成品测试方法、电路板测试方法及装置
CN114281370A (zh) * 2022-02-28 2022-04-05 长芯盛（武汉）科技有限公司 用于对封装的芯片进行烧写的装置、方法及烧写系统
CN115268406A (zh) * 2022-07-29 2022-11-01 江苏芯安集成电路设计有限公司 一种单片机芯片测试方法、系统、计算机设备及存储介质

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101493771A (zh) * 2008-01-25 2009-07-29 华夏龙晖（北京）汽车电子科技有限公司 一种电控单元程序烧写设备及方法
US20120253731A1 (en) * 2011-04-01 2012-10-04 International Business Machines Corporation Functional asic verification using initialization microcode sequence
US20130265033A1 (en) * 2012-04-04 2013-10-10 SK Hynix Inc. Test circuit and semiconductor apparatus including the same
CN107526606A (zh) * 2016-06-21 2017-12-29 无锡华润矽科微电子有限公司 实现烧写器中芯片上电时间自适应控制的系统及方法
CN207336707U (zh) * 2017-09-04 2018-05-08 上达电子（深圳）股份有限公司 一种芯片烧录测试机
CN109900990A (zh) * 2019-03-19 2019-06-18 广东乐芯智能科技有限公司 一种可穿戴设备整机电流测试方法
CN110032518A (zh) * 2019-04-17 2019-07-19 青岛建邦供应链股份有限公司 一种可编程芯片的编程测试装置
CN209215539U (zh) * 2018-10-26 2019-08-06 昆山琉明光电有限公司 Pcb板自动化程序烧写及电路测试装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101493771A (zh) * 2008-01-25 2009-07-29 华夏龙晖（北京）汽车电子科技有限公司 一种电控单元程序烧写设备及方法
US20120253731A1 (en) * 2011-04-01 2012-10-04 International Business Machines Corporation Functional asic verification using initialization microcode sequence
US20130265033A1 (en) * 2012-04-04 2013-10-10 SK Hynix Inc. Test circuit and semiconductor apparatus including the same
CN107526606A (zh) * 2016-06-21 2017-12-29 无锡华润矽科微电子有限公司 实现烧写器中芯片上电时间自适应控制的系统及方法
CN207336707U (zh) * 2017-09-04 2018-05-08 上达电子（深圳）股份有限公司 一种芯片烧录测试机
CN209215539U (zh) * 2018-10-26 2019-08-06 昆山琉明光电有限公司 Pcb板自动化程序烧写及电路测试装置
CN109900990A (zh) * 2019-03-19 2019-06-18 广东乐芯智能科技有限公司 一种可穿戴设备整机电流测试方法
CN110032518A (zh) * 2019-04-17 2019-07-19 青岛建邦供应链股份有限公司 一种可编程芯片的编程测试装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111610427A (zh) * 2020-04-15 2020-09-01 广东乐心医疗电子股份有限公司 一种成品测试方法、电路板测试方法及装置
CN114281370A (zh) * 2022-02-28 2022-04-05 长芯盛（武汉）科技有限公司 用于对封装的芯片进行烧写的装置、方法及烧写系统
CN114281370B (zh) * 2022-02-28 2022-05-31 长芯盛（武汉）科技有限公司 用于对封装的芯片进行烧写的装置、方法及烧写系统
CN115268406A (zh) * 2022-07-29 2022-11-01 江苏芯安集成电路设计有限公司 一种单片机芯片测试方法、系统、计算机设备及存储介质
CN115268406B (zh) * 2022-07-29 2023-09-29 江苏芯安集成电路设计有限公司 一种单片机芯片测试方法、系统、计算机设备及存储介质

Also Published As

Publication number Publication date
CN110543313B (zh) 2023-04-07

Similar Documents

Publication Publication Date Title
CN110543313B (zh) 芯片烧写装置及芯片烧写测试方法
US8122445B2 (en) Processing system capable of downloading firmware code and being tested at same site during MP phase
CN100589587C (zh) 一种手机单板自动测试系统及其方法
US5568408A (en) Automatic repair data editing system associated with repairing system for semiconductor integrated circuit device
KR101477287B1 (ko) 시험 모듈 생성 장치, 시험 순서 생성 장치, 생성 방법, 프로그램, 및 시험 장치
CN102353865A (zh) 一种多总线处理器模块通用自动测试装置及其测试方法
CN106841886A (zh) 一种bms老化测试监控系统及其应用设备
JP3441055B2 (ja) 不揮発性メモリ内蔵マイクロコンピュータの検査システム
CN108196861A (zh) 一种数据升级方法及其诊断设备
CN112416676A (zh) 一种应用于测试芯片的测试工具
CN108806761A (zh) 一种ssd功能测试方法、系统及计算机存储介质
CN110544505B (zh) 用于筛选Wafer中不良Die的测试系统和方法
CN202230152U (zh) 一种多总线处理器模块通用自动测试装置
CN114584498A (zh) 网关设备上下电测试方法、装置、设备、系统及产品
CN113406477A (zh) Pcba的测试方法、系统、计算机设备及存储介质
WO2020091705A2 (en) Automatic multi-channel electronic test and measurement device
CN109376045A (zh) 一种bios参数自动化验证装置及验证方法
CN109347578A (zh) 射频性能测试方法、装置、计算机设备和可读存储介质
CN101370218A (zh) Gsm模块上电测试系统及方法
CN110704252A (zh) 一种基于云端动态管理的自动测试装置和测试方法
CN114578210A (zh) 一种主板测试方法、装置、设备及存储介质
KR20000068217A (ko) 전기장치의 진단방법
CN108072824A (zh) 产品自我检测的方法
CN115766541B (zh) 器件测试方法、装置、计算机设备和存储介质
JP5557384B2 (ja) ワイヤハーネス導通検査方法およびワイヤハーネス導通検査プログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 519000 No. 333, Kexing Road, Xiangzhou District, Zhuhai City, Guangdong Province

Applicant after: ZHUHAI JIELI TECHNOLOGY Co.,Ltd.

Address before: Floor 1-107, building 904, ShiJiHua Road, Zhuhai City, Guangdong Province

Applicant before: ZHUHAI JIELI TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant