CN110534573B - 一种集存算一体的全铁电场效应晶体管 - Google Patents

一种集存算一体的全铁电场效应晶体管 Download PDF

Info

Publication number
CN110534573B
CN110534573B CN201910706362.5A CN201910706362A CN110534573B CN 110534573 B CN110534573 B CN 110534573B CN 201910706362 A CN201910706362 A CN 201910706362A CN 110534573 B CN110534573 B CN 110534573B
Authority
CN
China
Prior art keywords
effect transistor
ferroelectric
field effect
substrate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910706362.5A
Other languages
English (en)
Other versions
CN110534573A (zh
Inventor
江安全
柴晓杰
汪超
江钧
张焱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fudan University
Original Assignee
Fudan University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fudan University filed Critical Fudan University
Priority to CN201910706362.5A priority Critical patent/CN110534573B/zh
Publication of CN110534573A publication Critical patent/CN110534573A/zh
Application granted granted Critical
Publication of CN110534573B publication Critical patent/CN110534573B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6684Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a ferroelectric gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/78391Field effect transistors with field effect produced by an insulated gate the gate comprising a layer which is used for its ferroelectric properties
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B51/00Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种集存算一体的全铁电场效应晶体管,包括基底、源电极、漏电极、栅电极和铁电凸块,所述源电极和漏电极通过铁电凸块相隔离地设置于基底上,栅电极和源电极、漏电极隔离设置,所述基底由具有畴壁导电特性的铁电材料制成。与现有技术相比,本发明从根本上解决了铁电体的高度集成化的问题。

Description

一种集存算一体的全铁电场效应晶体管
技术领域
本发明属于铁电存储技术领域以及场效应晶体管逻辑电路领域,尤其涉及一种集存算一体的全铁电场效应晶体管。
背景技术
铁电体的集成化主要是将铁电薄膜材料和半导体材料集成在一起组成具有某一或者某些特定功能的器件,其广泛应用于铁电存储器件、光电子器件、超声波与声表面波器件、红外探测与成像器件中。
在二十世纪六七十年代,由于受到微电子器件薄膜集成工艺的影响,存储器用铁电薄膜得到了发展。但铁电薄膜与半导体工艺之间存在着兼容性问题,直到二十世纪八十年代中期,随着硅集成技术的发展,铁电存储器再次成为研究热点。于1987年,铁电随机存取存储器和互补金属氧化物半导体器件成功地集成在一起。
目前,由于工艺条件有限,薄膜的制备过程、加工过程以及后端集成工艺等都会对铁电薄膜性能产生一定的负面影响,从而对集成电路性能也会造成一定的负面影响。目前铁电器件与标准CMOS工艺的兼容性还存在一些问题,若工艺线的特征尺寸再降低的话,那么对其兼容性就提出了更高的要求。在现有铁电场效应晶体管中,由于铁电器件与标准CMOS工艺的兼容性还存在一些问题,从而导致铁电场效应晶体管大规模集成。
本申请的发明人已经提出了基于畴壁导电的铁电存储器件(参见中国专利公开号107123648A、104637948A、104637949A、105655342A、107481751A和美国专利公开号US9685216B2的专利、国际专利申请号PCT/CN2018/07748 5),揭示了一种非破坏读出(NDRO)的铁电存储器,其是以电流读取方式实现非破坏性读出的(即非破坏性电流读取)。一方面,开态读电流可达到10-7A至10-6A,读电流大;另一方面ON态电流和Off态电流比(即开关比)能达到106以上,数据保持性能好,具有制备简单、成本低、存储密度高等优势,因此备受业界关注。
本申请基于上述现有技术探索研发一种能够解决铁电体的高度集成化问题的新型场效应晶体管。
发明内容
本发明的目的在于克服上述现有技术存在的缺陷而提供一种集存算一体的全铁电场效应晶体管。
本发明的目的可以通过以下技术方案来实现:
一种集存算一体的全铁电场效应晶体管,包括基底、源电极、漏电极、栅电极和铁电凸块,所述源电极和漏电极通过铁电凸块相隔离地设置于基底上,栅电极和源电极、漏电极隔离设置,所述基底由具有畴壁导电特性的铁电材料制成。
进一步地,所述全铁电场效应晶体管工作期间,其中栅电极与源漏电极间施加的电压小于栅电极与源漏电极之间电畴反转的矫顽场电压。
进一步地,所述基底为铁电薄膜或铁电单晶基片。
作为优选,所述铁电薄膜或铁电单晶基片选自钽酸锂盐LiTaO3、铌酸锂盐LiNbO3
或者,选自掺杂MgO、Mn2O5、Fe2O3或La2O3的钽酸锂盐LiTaO3、铌酸锂盐LiNbO3
或者,为黑化的钽酸锂盐LiTaO3或铌酸锂盐LiNbO3
作为可选,所述栅电极、源电极以及漏电极采用金属钨、金属钛、金属铜、金属铝、金属铂、金属铱、金属、钌、氮化钨、氮化钛、氮化钽、氧化铱、氧化钌、碳化钨、碳化钛、硅化钨、硅化钛和硅化钽中的任意一种或者两者以上的组合。
进一步地,所述基底与铁电凸块的电畴极化方向一致时,全铁电场效应晶体管为常关状态;
基底与铁电凸块的电畴极化方向相反时,全铁电场效应晶体管为常开状态。
进一步地,栅电极悬空,所述源电极、漏电极与铁电凸块组成非挥发的铁电存储器。
进一步地,所述栅电极设置于铁电凸块的上方,并且栅电极宽度小于铁电凸块的宽度,避免源漏栅电极短路。
进一步地,所述铁电凸块中电畴极化的方向与栅电极平面法线存在不为0夹角,并且所述电畴在源电极、漏电极的连线方向上有分量。
进一步地,所述栅电极与所述铁电凸块之间设置有绝缘层。
作为可选,所述绝缘层采用氧化硅材料、氧化锗材料、氧化铝及氮氧化硅中的至少一种。
进一步地,所述栅电极设置于基底的下方。
进一步地,所述铁电凸块厚度大于等于1nm且小于等于500nm。
进一步地,还包括衬底,该衬底位于场效应晶体管的最底层。
本发明还提供一种集存算一体的全铁电场效应晶体管,包括基底、源电极、漏电极、铁电凸块和衬底,所述源电极和漏电极通过铁电凸块相隔离地设置于基底上,所述基底由具有畴壁导电特性的铁电材料制成,所述衬底为重掺杂的P型或者N型硅片。
本发明还提供一种集存算一体的全铁电场效应晶体管,包括基底、源电极、漏电极和衬底,所述基底由具有畴壁导电特性的铁电材料制成,所述源电极和漏电极微纳工艺相隔离地设置于基底上,所述衬底为重掺杂的P型或者N型硅片。
本发明还提供一种集存算一体的全铁电场效应晶体管,包括基底、源电极、漏电极和栅电极,所述基底由具有畴壁导电特性的铁电材料制成,所述源电极和漏电极微纳工艺相隔离地设置于基底上,所述栅电极设置于基底下方。
与现有技术相比,本发明具有如下有益效果:
本发明从基底由具有畴壁导电特性的铁电材料制成,通过电畴极化方向的改变,实现场效应晶体管的开关状态改变,解决了铁电铁电器件与标准CMOS工艺的兼容性的问题,可用铁电材料独立的实现CMOS功能,进而从根本上解决了铁电体的高度集成化的问题,在传统的铁电材料上实现了集存算一体的全铁电场效应晶体管。
附图说明
从结合附图的以下详细说明中,将会使本发明的上述和其他目的及优点更加完整清楚,其中,相同或相似的要素采用相同的标号表示。
图1是本发明第一实施例中集存算一体的全铁电场效应晶体管结构示意图;
图2是图1实施例中全铁电场效应晶体管的转移特性曲线的示意图;
图3是图1实施例中全铁电场效应晶体管的俯视扫描电镜(SEM)示意图;
图4是本发明第二实施例中集存算一体的全铁电场效应晶体管结构示意图;
图5是本发明第三实施例中集存算一体的全铁电场效应晶体管结构示意图;
图6是本发明第四实施例中集存算一体的全铁电场效应晶体管结构示意图;
图7是本发明第五实施例中集存算一体的全铁电场效应晶体管结构示意图。
具体实施方式
下面结合附图和具体实施例对本发明进行详细说明。本实施例以本发明技术方案为前提进行实施,给出了详细的实施方式和具体的操作过程,但本发明的保护范围不限于下述的实施例。
在附图中,为了清楚起见,夸大了层和区域的厚度,图示中的各部分之间的尺寸比例关系并不反映实际的尺寸比例关系。
在以下实施例中,为了描述的清楚,示例性地给出了电畴方向或者极化方向,但是应当理解到,铁电存储器的电畴方向或极化方向并不限于如图所示实施例示出的方向。
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
第一实施例
本实施例提供的集存算一体的全铁电场效应晶体管的截面结构示意图如图1所示,其主要包括基底10、源电极20和漏电极30、与源漏电极相隔离的栅电极40以及铁电凸块50。其中基底10由具有畴壁导电特性的铁电材料制成。本实施例中,基底10下方还设有衬底60。源电极20、漏电极30与铁电凸块50可组成非挥发的铁电存储器;源电极20和漏电极30、与源漏电极隔离的栅电极40以及铁电凸块50可组成场效应管,从而实现存算一体。
铁电凸块50中电畴极化方向与凸块下方基底10的电畴极化方向相反,在电畴界面处形成高电导的畴壁通道(图1中灰色实线所示)。高电导的畴壁通道作为常开型全铁电的场效应管的导电沟道。当基底10与铁电凸块50的电畴极化方向一致,全铁电场效应晶体管为常关状态;当基底10与铁电凸块50的电畴极化方向相反,全铁电场效应晶体管为常开状态,可通过栅电极电压调控高电导的畴壁通道的电流,从而将畴壁通道的关断,进而实现铁电场效应管功能。
需要特别注意的是,基于此架构的存算一体的全铁电场效应晶体管,栅电极与源漏电极之间的铁电电畴不会不会随栅电压而发生反转。
铁电材料为铁电单晶片或铁电薄膜,选自钽酸锂盐LiTaO3、铌酸锂盐LiNbO3;或者,选自掺杂MgO、Mn2O5、Fe2O3或La2O3的钽酸锂盐LiTaO3、铌酸锂盐LiNbO3;或者,为黑化的钽酸锂盐LiTaO3或铌酸锂盐LiNbO3
铁电凸块50的厚度大于等于1nm且小于等于500nm。
源电极20和漏电极30设置在铁电凸块50的两侧并至少被所述铁电凸块50隔开;栅电极40设置于铁电凸块50的上方,并且栅电极40宽度小于铁电凸块50的宽度。
作为可选的,栅电极40与所述铁电凸块50之间可设置绝缘层或阻挡层(图中未示出)。绝缘层或阻挡层采用氧化硅材料、氧化锗材料、氧化铝及氮氧化硅中的至少一种。
特别需要注意的是,铁电凸块50中电畴极化的方向与栅电极40平面法线的存在非0夹角并且使所述电畴在源漏电极的连线方向上有分量。当栅电极40悬空时,此时源电极20、漏电极30与铁电凸块50可组成非挥发的铁电存储器工作。本申请发明人在中国专利公开号107123648A、104637948A、104637949A、105655342A、107481751A和美国专利公开号US9685216B2的专利、国际专利申请号PCT/CN2018/077485等专利中做过详细介绍。
如图2所示为本实施例中集存算一体的全铁电场效应晶体管的转移特性曲线,其中电流的开关比可以达到5个数量级,并且亚阈值摆幅SS=216mV/dec,实现了传统场效应管的功能。随着器件加工工艺的改进,SS会更小,驱动电流更大。图3所示为本实施例中集存算一体的全铁电场效应晶体管的俯视扫描电镜(SEM)示意图。
上述存算一体的全铁电场效应晶体管,在单个铁电体中可同时实现非挥发存储器的功能与场效应管的功能。
第二实施例
参阅图4所示,本实施例与第一实施例的结构基本相同,区别在于:栅电极层40位于基底10的下方,形成背栅电极。
需要注意的是,基于此架构的存算一体的全铁电场效应晶体管,栅电极与源漏电极之间的铁电畴不会随栅电压变化而发生反转。
第三实施例
参阅图5所示,本实施例与第二实施例的结构基本相同,区别在于:衬底60为重掺杂的P型或者N型硅片,可作为背栅电极。本实施例简化了工艺过程,不需要做背栅电极。
第四实施例
参阅图6所示,本实施例与第二实施例的结构基本相同,区别在于:源漏电极可直接通过微纳工艺间隔置于铁电薄膜层上方,实现与存在铁电凸块相类似功能,则不需要形成铁电凸块。
第五实施例
参阅图7所示,本实施例与第四实施例的区别在于:衬底60为重掺杂的P型或者N型硅片。本实施例简化了工艺过程,不需要做背栅电极。
以上案例主要说明了一种存算一体的全铁电场效应晶体管。尽管只对其中一些实施方式进行了描述,但是本领域普通技术人员应当了解,本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此,所展示案例与实施方式被视为示意性的而非限制性的,在不脱离如所附各权利要求所定义的本发明精神及范围的情况下,本发明可能涵盖各种的修改与替换。

Claims (12)

1.一种集存算一体的全铁电场效应晶体管功能实现方法,所述全铁电场效应晶体管包括基底(10)、源电极(20)、漏电极(30)、栅电极(40)和铁电凸块(50),所述源电极(20)和漏电极(30)通过铁电凸块(50)相隔离地设置于基底(10)上,栅电极(40)和源电极(20)、漏电极(30)隔离设置,其特征在于,所述基底(10)由具有畴壁导电特性的铁电材料制成,
所述全铁电场效应晶体管功能实现方法具体包括:
栅电极与源漏电极间施加的电压小于栅电极与源漏电极之间电畴反转的矫顽场电压;
所述基底(10)与铁电凸块(50)的电畴极化方向一致时,全铁电场效应晶体管为常关状态,基底(10)与铁电凸块(50)的电畴极化方向相反时,全铁电场效应晶体管为常开状态,通过栅电极电压调控高电导的畴壁通道的电流,从而将畴壁通道的关断,实现铁电场效应管功能。
2.根据权利要求1所述的集存算一体的全铁电场效应晶体管功能实现方法,其特征在于,栅电极(40)悬空,所述源电极(20)、漏电极(30)与铁电凸块(50)组成非挥发的铁电存储器。
3.根据权利要求1所述的集存算一体的全铁电场效应晶体管功能实现方法,其特征在于,所述栅电极(40)设置于铁电凸块(50)的上方,并且栅电极(40)宽度小于铁电凸块(50)的宽度。
4.根据权利要求3所述的集存算一体的全铁电场效应晶体管功能实现方法,其特征在于,所述铁电凸块(50)中电畴极化的方向与栅电极(40)平面法线存在不为0夹角,并且所述电畴在源电极(20)、漏电极(30)的连线方向上有分量。
5.根据权利要求1所述的集存算一体的全铁电场效应晶体管功能实现方法,其特征在于,所述栅电极(40)与所述铁电凸块(50)之间设置有绝缘层。
6.根据权利要求1所述的集存算一体的全铁电场效应晶体管功能实现方法,其特征在于,所述栅电极(40)设置于基底(10)的下方。
7.根据权利要求1所述的集存算一体的全铁电场效应晶体管功能实现方法,其特征在于,所述铁电凸块(50)厚度大于等于1nm且小于等于500nm。
8.根据权利要求1-7任一所述的集存算一体的全铁电场效应晶体管功能实现方法,其特征在于,还包括衬底(60),该衬底(60)位于场效应晶体管的最底层。
9.一种集存算一体的全铁电场效应晶体管功能实现方法,所述全铁电场效应晶体管包括基底(10)、源电极(20)、漏电极(30)、铁电凸块(50)和衬底(60),所述源电极(20)和漏电极(30)通过铁电凸块(50)相隔离地设置于基底(10)上,其特征在于,所述基底(10)由具有畴壁导电特性的铁电材料制成,所述衬底(60)为重掺杂的P型或者N型硅片,作为栅电极;
所述全铁电场效应晶体管功能实现方法具体包括:
栅电极与源漏电极间施加的电压小于栅电极与源漏电极之间电畴反转的矫顽场电压;
所述基底(10)与铁电凸块(50)的电畴极化方向一致时,全铁电场效应晶体管为常关状态,基底(10)与铁电凸块(50)的电畴极化方向相反时,全铁电场效应晶体管为常开状态,通过栅电极电压调控高电导的畴壁通道的电流,从而将畴壁通道的关断,实现铁电场效应管功能。
10.一种集存算一体的全铁电场效应晶体管功能实现方法,所述全铁电场效应晶体管包括基底(10)、源电极(20)、漏电极(30)和衬底(60),其特征在于,所述基底(10)由具有畴壁导电特性的铁电材料制成,所述源电极和漏电极微纳工艺相隔离地设置于基底上,实现铁电凸块功能,所述衬底为重掺杂的P型或者N型硅片,作为栅电极;
所述全铁电场效应晶体管功能实现方法具体包括:
栅电极与源漏电极间施加的电压小于栅电极与源漏电极之间电畴反转的矫顽场电压;
所述基底(10)与源电极和漏电极所形成的铁电凸块的电畴极化方向一致时,全铁电场效应晶体管为常关状态,基底(10)与铁电凸块的电畴极化方向相反时,全铁电场效应晶体管为常开状态,通过栅电极电压调控高电导的畴壁通道的电流,从而将畴壁通道的关断,实现铁电场效应管功能。
11.一种集存算一体的全铁电场效应晶体管功能实现方法,所述全铁电场效应晶体管包括基底(10)、源电极(20)、漏电极(30)和栅电极(40),其特征在于,所述基底(10)由具有畴壁导电特性的铁电材料制成,所述源电极(20)和漏电极(30)微纳工艺相隔离地设置于基底上,实现铁电凸块功能,所述栅电极(40)设置于基底(10)下方;
所述全铁电场效应晶体管功能实现方法具体包括:
栅电极与源漏电极间施加的电压小于栅电极与源漏电极之间电畴反转的矫顽场电压;
所述基底(10)与源电极(20)和漏电极(30)所形成的铁电凸块的电畴极化方向一致时,全铁电场效应晶体管为常关状态,基底(10)与铁电凸块的电畴极化方向相反时,全铁电场效应晶体管为常开状态,通过栅电极电压调控高电导的畴壁通道的电流,从而将畴壁通道的关断,实现铁电场效应管功能。
12.根据权利要求11所述的集存算一体的全铁电场效应晶体管功能实现方法,其特征在于,还包括衬底(60),该衬底(60)位于场效应晶体管的最底层。
CN201910706362.5A 2019-08-01 2019-08-01 一种集存算一体的全铁电场效应晶体管 Active CN110534573B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910706362.5A CN110534573B (zh) 2019-08-01 2019-08-01 一种集存算一体的全铁电场效应晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910706362.5A CN110534573B (zh) 2019-08-01 2019-08-01 一种集存算一体的全铁电场效应晶体管

Publications (2)

Publication Number Publication Date
CN110534573A CN110534573A (zh) 2019-12-03
CN110534573B true CN110534573B (zh) 2021-07-16

Family

ID=68662084

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910706362.5A Active CN110534573B (zh) 2019-08-01 2019-08-01 一种集存算一体的全铁电场效应晶体管

Country Status (1)

Country Link
CN (1) CN110534573B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11482609B2 (en) * 2020-05-29 2022-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Ferroelectric channel field effect transistor
CN111987153B (zh) * 2020-09-15 2022-10-11 电子科技大学 一种具有超低功耗的场效应晶体管及其制备方法
CN112382324B (zh) * 2020-11-12 2023-07-18 电子科技大学 一种亚阈区低功耗存算一体cmos电路结构
CN112582534B (zh) * 2020-12-10 2021-12-17 南开大学 铌酸锂半导体结构及其制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104637948B (zh) * 2015-01-24 2017-11-17 复旦大学 非破坏性读出铁电存储器及其制备方法和读/写操作方法
CN105655342B (zh) * 2016-02-23 2019-07-23 复旦大学 非易失性铁电存储器及其制备方法和读/写操作方法

Also Published As

Publication number Publication date
CN110534573A (zh) 2019-12-03

Similar Documents

Publication Publication Date Title
CN110534573B (zh) 一种集存算一体的全铁电场效应晶体管
JP7144483B2 (ja) 半導体装置
CN114651306A (zh) 具有多个极化态的铁电器件和其制造方法
US6768158B2 (en) Flash memory element and manufacturing method thereof
US20160308070A1 (en) Semiconductor device
US7652322B2 (en) Split gate flash memory device having self-aligned control gate and method of manufacturing the same
US7315060B2 (en) Semiconductor storage device, manufacturing method therefor and portable electronic equipment
TW201104846A (en) Methods, devices, and systems relating to a memory cell having a floating body
CN112038406B (zh) 具有铁电介质的二维材料双栅存算一体器件及制备方法
CN108091693B (zh) 铁电场效应晶体管及其制备方法
JP2010267705A (ja) 半導体メモリセルおよびその製造方法
US11837661B2 (en) Sidewall spacer structure to increase switching performance of ferroelectric memory device
WO2019065208A1 (ja) 半導体装置
TW201904054A (zh) 半導體元件
JP2001267514A (ja) トランジスタ型強誘電体不揮発性記憶素子
Ajayan et al. Ferroelectric field effect transistors (fefets): advancements, challenges and exciting prospects for next generation non-volatile memory (NVM) applications
CN114725203A (zh) 包括阻氢电介质阻挡件的薄膜晶体管及其形成方法
US20230320103A1 (en) Memory window of mfm mosfet for small cell size
JPH09116036A (ja) 不揮発性メモリセルトランジスタ
WO2023130580A1 (zh) 半导体结构及其制备方法、数据存储装置及数据读写装置
Katoh et al. Non-volatile FCG (ferroelectric-capacitor and transistor-gate connection) memory cell with non-destructive read-out operation
US20230345733A1 (en) Fin structure for increasing performance of ferroelectric memory device
JP2000058684A (ja) 電界効果型半導体メモリ装置およびその製造方法
WO2023226081A1 (zh) 半导体结构及其制作方法、存储器
US11705516B2 (en) Polarization enhancement structure for enlarging memory window

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant