CN110534416A - 半导体元件制造方法 - Google Patents
半导体元件制造方法 Download PDFInfo
- Publication number
- CN110534416A CN110534416A CN201810953501.XA CN201810953501A CN110534416A CN 110534416 A CN110534416 A CN 110534416A CN 201810953501 A CN201810953501 A CN 201810953501A CN 110534416 A CN110534416 A CN 110534416A
- Authority
- CN
- China
- Prior art keywords
- layer
- pattern
- mask
- pattern layer
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 71
- 238000000034 method Methods 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000004528 spin coating Methods 0.000 claims description 36
- 229920002120 photoresistant polymer Polymers 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229920000620 organic polymer Polymers 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 238000000206 photolithography Methods 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000031700 light absorption Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000009969 flowable effect Effects 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
本发明公开了一种半导体元件制造方法，其包含在基板上的第一区域形成第一图案层，在第一图案层与基板上形成旋涂材料层，在旋涂材料层上形成蚀刻停止层，以及在蚀刻停止层上形成第一遮罩层。在不同段的蚀刻程序中进行蚀刻时，蚀刻停止层可以调整遮罩图案层的侧边，提升了半导体元件上图案的精细度以及蚀刻轮廓的品质。
Description
技术领域
本发明有关于一种半导体元件制造方法。
背景技术
为了实现半导体元件的功能，需要针对半导体元件中各个层结构进行图案化。图案化一般而言会使用光微影、蚀刻的方式进行。其中在使用蚀刻剂进行蚀刻时，需要选用恰当的蚀刻剂、调整蚀刻剂的浓度，并调整蚀刻的时间才能够产生良好的蚀刻轮廓，及精细的图案。
但在一些产品中，比如说两个层结构的物理化学较为相近时，单纯调整蚀刻剂仍难以改善蚀刻轮廓以及图案精细度。因此如何进一步的改善蚀刻轮廓以及图案精细度，为本领域重要的问题之一。
发明内容
本发明的目的在于提供一种可提升半导体元件上图案的精细度以及蚀刻轮廓品质的半导体元件制造方法。
本发明提出一种半导体元件制造方法，其包含：在基板上的第一区域形成第一图案层；在第一图案层与基板上形成旋涂材料层；在旋涂材料层上形成蚀刻停止层；以及在蚀刻停止层上形成第一遮罩层。
在一些实施方式中，半导体元件制造方法进一步包含：在第一遮罩层上形成第二遮罩层；在第二遮罩层上形成光阻层；图案化光阻层以形成光阻图案层；使用光阻图案层蚀刻第一遮罩层以及第二遮罩层，使第一遮罩层以及第二遮罩层共同形成遮罩图案层；以及使用遮罩图案层蚀刻蚀刻停止层、旋涂材料层以及第一图案层。
在一些实施方式中，第二遮罩层由包含氮氧化硅、氮化硅、硅或氧化硅的材料制作。
在一些实施方式中，半导体元件制造方法进一步包含：在基板上的第二区域形成第二图案层；以及在第二图案层上形成旋涂材料层。
在一些实施方式中，在第二图案层上形成旋涂材料层还包含在第一图案层上方的旋涂材料层以及第二图案层上方的旋涂材料层之间形成一段差。
在一些实施方式中，第一图案层由包含介电质或金属的材料制作。
在一些实施方式中，旋涂材料层由包含有机聚合物的材料制作。
在一些实施方式中，蚀刻停止层由包含氧化硅、氮氧化硅或硅的材料制作。
在一些实施方式中，第一遮罩层由包含碳的材料制作。
蚀刻停止层的硬度高于第一图案层以及旋涂材料层的硬度。
综上所述，本发明提出的半导体元件制造方法，通过使用蚀刻停止层，使得旋涂材料层以及第一遮罩层可以在不同段的蚀刻程序中被蚀刻。在不同段的蚀刻程序中进行蚀刻时，蚀刻停止层还可以调整遮罩图案层的侧边，提升了半导体元件上图案的精细度以及蚀刻轮廓的品质。
附图说明
图1绘示依据本发明一实施方式的半导体元件制造方法的流程图。
图2A至图7A绘示半导体元件制造法中各个阶段的俯视图。
图2B至图7B绘示图2A至图7A中沿着线段B-B的剖面图。
具体实施方式
以下将以附图公开本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，应了解到，这些实务上的细节不应用以限制本发明。也就是说，在本发明部分实施方式中，这些实务上的细节是非必要的。此外，为简化附图起见，一些公知惯用的结构与元件在附图中将以简单示意的方式绘示的。并且，除非有其他表示，在不同附图中相同的元件符号可视为相对应的元件。这些附图的绘示是为了清楚表达这些实施方式中各元件之间的连接关系，并非绘示各元件的实际尺寸。
本发明提出一种半导体元件制造方法，提升了半导体元件蚀刻轮廓(etchprofile)的平整度以及精细度，并进一步缩减了关键尺寸(critical dimension)。
请参照图1、图2A至图7A以及图2B至图7B。图1绘示依据本发明一实施方式的半导体元件制造方法100的流程图。图2A至图7A绘示半导体元件制造方法100中各个阶段的俯视图；图2B至图7B绘示图2A至图7A中沿着线段B-B的剖面图(具体而言，图2B绘示图2A中沿着线段B-B的剖面图、图3B绘示图3A中沿着线段B-B的剖面图、其余依此类推)。
如图1所示，半导体元件制造方法100包含步骤S101至步骤S109。同时参照图2A以及图2B，半导体元件制造方法100由步骤S101开始：在基板110的第一区域A1形成第一图案层120a，并在基板110的第二区域A2形成第二图案层120b。接着如图3A以及图3B所示，进行步骤S102至步骤S105：在步骤S102中，在第一图案层120a、第二图案层120b与基板110上形成旋涂材料层130；在步骤S103中，在旋涂材料层130上形成蚀刻停止层140；而在步骤S104中，在蚀刻停止层140上形成第一遮罩层150。
接着如图4A以及图4B所示，在进行完步骤S104后进行步骤S105至步骤S107：在步骤S105中，在第一遮罩层150上形成第二遮罩层160；在步骤S106中，在第二遮罩层160上形成光阻层170；而在步骤S107中，图案化光阻层170形成第一光阻图案层170a与第二光阻图案层170b。接着如图5A以及图5B所示，进行步骤S108：使用图4B中所示的第一光阻图案层170a与第二光阻图案层170b蚀刻第一遮罩层150以及第二遮罩层160，使第一遮罩层150以及第二遮罩层160共同形成遮罩图案层180。接着如图6A、图6B、图7A以及图7B所示，进行步骤步骤S109：使用遮罩图案层180蚀刻蚀刻停止层140、旋涂材料层130、第一图案层120a以及第二图案层120b。
以下将参照附图依序描述步骤S101至步骤S109的技术细节。应了解，各个步骤并非不可或缺，且步骤之间的顺序可互相调换。亦可在步骤之间任意加入额外的步骤以达成特定的实务需求。
如图2A以及图2B中所示，在步骤S101中，在基板110上的第一区域A1形成第一图案层120a，并在基板110上的第二区域A2形成第二图案层120b。基板110具体而言可为包含硅的基板，或为其他需要进行半导体元件制造方法100的元件表面。接着在基板110上形成图案层120。图案层120的材料具体而言可以包含介电质或是金属。可通过沉积、磊晶等方法将图案层120形成于基板110上。接着对基板110的第一区域A1上的图案层120进行图案化，将其图案化为第一图案层120a；并对基板110的第二区域A2上的图案层120进行图案化，将其图案化为第二图案层120b。可在同一程序中图案化基板110的第一区域A1以及第二区域A2，或者在不同程序中依序图案化基板110的第一区域A1以及第二区域A2。
在本实施方式中，第一区域A1与第二区域A2之间具有间距d(请参考图4A)，而非紧密的连接。如此一来，设计者在第一区域A1中的设计，不会影响到在第二区域A2中的设计，因此设计于第一区域A1中的图样可以与第二区域A2不同。在本实施方式中，第一图案层120a在此阶段不具有图案，而第二图案层120b具有直条纹型图案。本领域的技术人员可依据半导体元件的实务需求，在不同的区域设置不同的图案层。举例而言，在一些实施方式中，可以在基板110上第一区域A1以及第二区域A2以外的第三区域设置第三图案层，而第三图案层具有与第一图案层120a及第二图案层120b不同的图案。
接下来如图3A以及图3B所示，进行步骤S102至步骤S105。在步骤S102中，在第一图案层120a、第二图案层120b与基板110上形成旋涂材料层130。用以形成旋涂材料层130的旋涂材料可包含有机聚合物。可通过旋涂(spin-coating)程序将各种旋涂材料涂布于基板110、第一图案层120a以及第二图案层120b上方。
由于旋涂材料为可流动式材料，因此在经过旋涂程序后旋涂材料会填入第一图案层120a与第二图案层120b所具有的图案中，并进一步在第一图案层120a相对于基板110的一侧形成一个第一表面130a，而在第二图案层120b相对于基板110的一侧形成一个第二表面130b。完成旋涂程序后第一表面130a与第二表面130b已经具有一定的平坦度，有利于使后续形成的层结构平整，因此在一些实施方式中可以省去平坦化程序。
具体而言，在图3B所示的实施方式中，第一表面130a与第二表面130b大体上共平面。但在一些实施方式中，第一表面130a与第二表面130b并不共平面，且两者之间具有一段差。应了解，只要确保在第一区域A1内的第一表面130a平整，且第二区域A2内的第二表面130b整体平整，即可确保分别在第一区域A1以及第二区域A2中后续形成层结构的工艺以及蚀刻、光微影工艺能顺利进行。可通过将段差设计于第一区域A1以及第二区域A2的间距d(请参考图4A)中，将后续形成层结构以及蚀刻、光微影工艺中容易出现误差的部分控制在间距d中，有效保护在第一区域A1中以及第二区域A2形成的图样不受段差的影响。
同样如图3A以及图3B所示，在步骤S103中，在旋涂材料层130上形成蚀刻停止层140。具体而言，用于蚀刻停止层140的蚀刻停止材料可包含氧化硅、氮氧化硅或硅。可通过沉积程序将蚀刻停止材料沉积于旋涂材料层130上。由于蚀刻停止层140与旋涂材料层130的材料不同，因此在后续程序中可以使用不同的蚀刻剂以及不同的蚀刻剂量选择性地蚀刻蚀刻停止层140与旋涂材料层130。
同样如图3A以及图3B所示，在步骤S104中，在蚀刻停止层140上形成第一遮罩层150。具体而言，用于第一遮罩层150的第一遮罩材料可包含碳。可通过沉积程序将第一遮罩材料沉积于蚀刻停止层140上。由于第一遮罩层150与蚀刻停止层140的材料不同，因此在后续程序中可以使用不同的蚀刻剂以及不同的蚀刻剂量选择性地蚀刻第一遮罩层150与蚀刻停止层140。
一般而言，旋涂材料层130以及第一遮罩层150的材料的物理化学性质较为相近，因此若将第一遮罩层150设置于旋涂材料层130上，在后续程序中难以选择性地移除旋涂材料层130或第一遮罩层150，导致最终图案层120的精细程度以及蚀刻轮廓品质不佳。通过在旋涂材料层130以及第一遮罩层150之间增设蚀刻停止层140，使在后续程序中可以更精确的对旋涂材料层130以及第一遮罩层150进行选择性移除，使最后形成的半导体元件具有优良的蚀刻轮廓以及关键尺寸。具体而言，蚀刻停止层140的硬度会大于旋涂材料层130以及第一遮罩层150，以达成较佳的选择效果。
在进行完步骤S104后请参考图4A以及图4B，进行步骤S105至步骤S107。在步骤S105中，形成第二遮罩层160于第一遮罩层150上。具体而言，用于第二遮罩层160的第二遮罩材料包含氮氧化硅、氮化硅、硅或氧化硅，使得第二遮罩层160的吸光能力大于第一遮罩层150。具体而言，可以使用沉积工艺将第二遮罩材料沉积于第一遮罩层150上。
同样如图4A以及图4B所示，在步骤S106中，在第二遮罩层160上形成光阻层170。具体而言，可使用各式光阻材料通过沉积、涂布等方法形成光阻层170。
同样如图4A以及图4B所示，在步骤S107中图案化光阻层170以形成第一光阻图案层170a与第二光阻图案层170b。举例而言，可使用光微影工艺图案化光阻层170。由于第二遮罩层160由吸光能力较佳的材料制成，因此避免了第一遮罩层150反射掉部分的光能而影响光微影程序的效果。具体而言，图案化在第一区域A1中的光阻层170为第一光阻图案层170a，并图案化在第二区域A2中的光阻层170为第二光阻图案层170b。可在同一程序中图案化在第一区域A1以及在第二区域A2中的光阻层170，或者在不同程序中依序图案化第一区域A1以及第二区域A2中的光阻层170。
如前文所述，由于第一区域A1与第二区域A2之间具有间距d，而非紧密的连接。因此设计于第一区域A1中的第一光阻图案层170a的图样可以与设计于第二区域A2中的第二光阻图案层170b的图样不同。如图4A所示，在本实施方式中，第一光阻图案层170a具有垂直的条纹图案，而第二光阻图案层170b具有斜向的条纹图案。本领域的技术人员可依据半导体元件的实务需求，在不同区域中设计有不同的光阻图案。
接着如图5A以及图5B所示，在步骤S108中，使用图4B中所示的第一光阻图案层170a与第二光阻图案层170b蚀刻第一遮罩层150以及第二遮罩层160，使第一遮罩层150以及第二遮罩层160共同形成遮罩图案层180。可使用各式蚀刻剂蚀刻第一遮罩层150以及第二遮罩层160。由于在第一遮罩层150以及旋涂材料层130之间具有蚀刻停止层140，因此蚀刻剂在蚀刻第一遮罩层150时不会同时蚀穿蚀刻停止层140以及旋涂材料层130。
由于蚀刻剂在往基板110方向蚀刻的途中被蚀刻停止层140阻挡，蚀刻剂会往蚀刻遮罩图案层180的侧边进行侧向蚀刻，也就是过蚀刻(over etching)。侧向蚀刻使遮罩图案层180的图案变得更为精细。
接着如图6A、图6B、图7A以及图7B所示，进行步骤S109，使用遮罩图案层180蚀刻蚀刻停止层140、旋涂材料层130、第一图案层120a以及第二图案层120b。具体而言，可使用各式蚀刻剂蚀刻蚀刻停止层140、旋涂材料层130、第一图案层120a以及第二图案层120b。
如图6B所示，在前段的蚀刻程序中，使用遮罩图案层180作为蚀刻遮罩蚀刻蚀刻停止层140，此时的蚀刻停止层140亦被图案化。
接下来如图7B所示，执行后段的蚀刻程序。在此蚀刻程序中，位于遮罩图案层180下方的第一图案层120a与第二图案层120b被图案化。在第一图案层120a与第二图案层120b被图案化的同时，遮罩图案层180、蚀刻停止层140以及旋涂材料层130(请参考图6B)亦逐渐的被移除。在第一图案层120a以及第二图案层120b被图案化后，旋涂材料层130、蚀刻停止层140以及遮罩图案层180已经大致上被移除(因此未绘于图7A以及图7B中)。在一些实施方式中，可以使用额外的程序移除残余的旋涂材料层130、蚀刻停止层140以及遮罩图案层180。
应了解，在前段与后段的蚀刻程序中可使用相同或相异的蚀刻剂，且蚀刻剂的剂量可为相同或相异。且为了妥善对各层进行选择性的蚀刻，可以在前段与后段的蚀刻程序中安插其他程序，蚀刻剂的选用以及浓度应依据实务需求调整。
综上所述，本发明提出的半导体元件制造方法，通过使用蚀刻停止层，使得旋涂材料层以及第一遮罩层可以在不同段的蚀刻程序中被蚀刻。在不同段的蚀刻程序中进行蚀刻时，蚀刻停止层还可以调整遮罩图案层的侧边，提升了半导体元件上图案的精细度以及蚀刻轮廓的品质。
本发明已由范例及上述实施方式描述，应了解本发明并不限于所公开的实施方式。相反的，本发明涵盖多种更动及近似的布置(如，此领域中的技术人员所能明显得知者)。因此，权利要求应依据最宽的解释以涵盖所有此类更动及近似布置。
Claims (10)
1.一种半导体元件制造方法，其特征在于，包含：
在基板上的第一区域形成第一图案层；
在所述第一图案层与所述基板上形成旋涂材料层；
在所述旋涂材料层上形成蚀刻停止层；以及
在所述蚀刻停止层上形成第一遮罩层。
2.如权利要求1所述的半导体元件制造方法，其特征在于，进一步包含：
在所述第一遮罩层上形成第二遮罩层；
在所述第二遮罩层上形成光阻层；
图案化所述光阻层以形成光阻图案层；
使用所述光阻图案层蚀刻所述第一遮罩层以及所述第二遮罩层，使所述第一遮罩层以及所述第二遮罩层共同形成遮罩图案层；以及
使用所述遮罩图案层蚀刻所述蚀刻停止层、所述旋涂材料层以及所述第一图案层。
3.如权利要求2所述的半导体元件制造方法，其特征在于，所述第二遮罩层由包含氮氧化硅、氮化硅、硅或氧化硅的材料制作。
4.如权利要求2所述的半导体元件制造方法，其特征在于，进一步包含：
在所述基板上的第二区域形成第二图案层；以及
在所述第二图案层上形成所述旋涂材料层。
5.如权利要求4所述的半导体元件制造方法，其特征在于，在所述第二图案层上形成所述旋涂材料层还包含：
在所述第一图案层上方的所述旋涂材料层以及所述第二图案层上方的所述旋涂材料层之间具有间距。
6.如权利要求1所述的半导体元件制造方法，其特征在于，所述第一图案层由包含介电质或金属的材料制作。
7.如权利要求1所述的半导体元件制造方法，其特征在于，所述旋涂材料层由包含有机聚合物的材料制作。
8.如权利要求1所述的半导体元件制造方法，其特征在于，所述蚀刻停止层由包含氧化硅、氮氧化硅或硅的材料制作。
9.如权利要求1所述的半导体元件制造方法，其特征在于，所述第一遮罩层由包含碳的材料制作。
10.如权利要求1所述的半导体元件制造方法，其特征在于，所述蚀刻停止层的硬度高于所述第一图案层以及所述旋涂材料层的硬度。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/989,194 | 2018-05-25 | ||
| US15/989,194 US10529586B2 (en) | 2018-05-25 | 2018-05-25 | Method of manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110534416A true CN110534416A (zh) | 2019-12-03 |
| CN110534416B CN110534416B (zh) | 2022-08-23 |
Family
ID=67348193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810953501.XA Active CN110534416B (zh) | 2018-05-25 | 2018-08-21 | 半导体元件制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US10529586B2 (zh) |
| CN (1) | CN110534416B (zh) |
| TW (1) | TWI660405B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030119307A1 (en) * | 2001-12-26 | 2003-06-26 | Applied Materials, Inc. | Method of forming a dual damascene structure |
| CN1471129A (zh) * | 2002-06-12 | 2004-01-28 | 旺宏电子股份有限公司 | 半导体结构及形成具有缩小间距的晶体管的方法 |
| CN102376542A (zh) * | 2010-08-12 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件精细图案的制作方法 |
| US20140030867A1 (en) * | 2012-07-30 | 2014-01-30 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device |
| CN104979203A (zh) * | 2014-04-04 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管和导电插塞的形成方法 |
| US9941164B1 (en) * | 2016-12-05 | 2018-04-10 | Samsung Electronics Co., Ltd. | Self-aligned block patterning with density assist pattern |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7115993B2 (en) * | 2004-01-30 | 2006-10-03 | Tokyo Electron Limited | Structure comprising amorphous carbon film and method of forming thereof |
| US7358133B2 (en) * | 2005-12-28 | 2008-04-15 | Nanya Technology Corporation | Semiconductor device and method for making the same |
| TWI525659B (zh) | 2011-07-01 | 2016-03-11 | 聯華電子股份有限公司 | 一種接觸孔形成方法 |
-
2018
- 2018-05-25 US US15/989,194 patent/US10529586B2/en active Active
- 2018-07-04 TW TW107123176A patent/TWI660405B/zh active
- 2018-08-21 CN CN201810953501.XA patent/CN110534416B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030119307A1 (en) * | 2001-12-26 | 2003-06-26 | Applied Materials, Inc. | Method of forming a dual damascene structure |
| CN1471129A (zh) * | 2002-06-12 | 2004-01-28 | 旺宏电子股份有限公司 | 半导体结构及形成具有缩小间距的晶体管的方法 |
| CN102376542A (zh) * | 2010-08-12 | 2012-03-14 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件精细图案的制作方法 |
| US20140030867A1 (en) * | 2012-07-30 | 2014-01-30 | Samsung Electronics Co., Ltd. | Methods of fabricating a semiconductor device |
| CN104979203A (zh) * | 2014-04-04 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | Mos晶体管和导电插塞的形成方法 |
| US9941164B1 (en) * | 2016-12-05 | 2018-04-10 | Samsung Electronics Co., Ltd. | Self-aligned block patterning with density assist pattern |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202004839A (zh) | 2020-01-16 |
| CN110534416B (zh) | 2022-08-23 |
| US10529586B2 (en) | 2020-01-07 |
| TWI660405B (zh) | 2019-05-21 |
| US20190362985A1 (en) | 2019-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9502261B2 (en) | Spacer etching process for integrated circuit design | |
| TWI409852B (zh) | 利用自對準雙重圖案製作半導體元件微細結構的方法 | |
| CN101510526B (zh) | 制造半导体器件的方法和半导体器件 | |
| US8728945B2 (en) | Method for patterning sublithographic features | |
| CN110690117B (zh) | 半导体结构及其形成方法 | |
| US8481429B2 (en) | Method of manufacturing semiconductor device | |
| TW201537619A (zh) | 半導體儲存裝置之圖案化結構及其製造方法 | |
| US8889559B2 (en) | Methods of forming a pattern on a substrate | |
| US9443741B1 (en) | Etching method for reducing microloading effect | |
| US20090246954A1 (en) | Method of manufacturing semiconductor device | |
| US5922516A (en) | Bi-layer silylation process | |
| CN110534416B (zh) | 半导体元件制造方法 | |
| CN109494149B (zh) | 半导体结构的制作方法 | |
| CN107919279B (zh) | 形成图案化结构的方法 | |
| CN109494187B (zh) | 半导体结构的制作方法 | |
| KR101078719B1 (ko) | 반도체 소자의 제조방법 | |
| CN101556918B (zh) | 提高半导体图形分辨率的方法 | |
| US20070148945A1 (en) | Method for forming a fine pattern of a semiconductor device | |
| KR20100088292A (ko) | 반도체 소자의 미세 콘택홀 형성 방법 | |
| CN104201097A (zh) | 小尺寸图形的制作方法 | |
| KR101164980B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조 방법 | |
| CN118486587A (zh) | 柱状多晶硅结构的制备方法以及半导体结构 | |
| US20090102022A1 (en) | Method for manufacturing semiconductor device | |
| KR100735625B1 (ko) | 이이피롬의 콘트롤 게이트 제조방법 | |
| CN104241100A (zh) | 小尺寸图形的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |