CN110534413A - 一种加大硅基数字隔离器铝垫键合拉力的方法 - Google Patents

一种加大硅基数字隔离器铝垫键合拉力的方法 Download PDF

Info

Publication number
CN110534413A
CN110534413A CN201910871143.2A CN201910871143A CN110534413A CN 110534413 A CN110534413 A CN 110534413A CN 201910871143 A CN201910871143 A CN 201910871143A CN 110534413 A CN110534413 A CN 110534413A
Authority
CN
China
Prior art keywords
layer
pull
aluminium
aluminium pad
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910871143.2A
Other languages
English (en)
Inventor
陈杰
王涛
张世权
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WUXI ZHONGWEI MICROCHIPS CO Ltd
Original Assignee
WUXI ZHONGWEI MICROCHIPS CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WUXI ZHONGWEI MICROCHIPS CO Ltd filed Critical WUXI ZHONGWEI MICROCHIPS CO Ltd
Priority to CN201910871143.2A priority Critical patent/CN110534413A/zh
Publication of CN110534413A publication Critical patent/CN110534413A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods

Abstract

本发明属于半导体制造的技术领域，具体涉及一种加大硅基数字隔离器铝垫键合拉力的方法。本发明在硅基衬底上通过溅射或蒸发金属铝、光刻、等离子刻蚀金属形成上下相对应的初级线圈和次级线圈，初级线圈和次级线圈之间被聚酰亚胺隔离，在初级线圈的铝垫下方区域通过等离子刻蚀在聚酰亚胺上形成榫卯结构的小孔，起到加大铝垫键合拉力的作用。本发明在初级线圈的铝垫下方区域通过光刻和等离子刻蚀在聚酰亚胺上形成榫卯结构的孔，利用金属填充榫卯结构的孔与聚酰亚胺层形成榫卯连接，增加了接触面积和榫卯结构，起到加大铝垫键合拉力的作用，得到的硅基数字隔离器具有铝垫拉力大，封装可靠性高的优点，可应用于航空航天、通信、雷达等要求高的领域。

Description

一种加大硅基数字隔离器铝垫键合拉力的方法
技术领域
本发明属于半导体制造的技术领域，具体涉及一种加大硅基数字隔离器铝垫键合拉力的方法。
背景技术
数字隔离器是利用半导体制造技术，在半导体硅衬底上通过光刻、刻蚀金属形成数字隔离器上下相对的2个线圈，上线圈为初级线圈，下面的线圈为次级线圈，在初级和次级线圈之间由聚酰亚胺层隔离。聚酰亚胺通过旋转涂胶的方式形成一层均匀厚度的隔离层，聚酰亚胺材料固有的特性就是表面能量低，表面活性差，聚酰亚胺与无机物和金属材料的粘附性能也相对差。在芯片封装键合时，大部分的铝垫键合拉力不够造成拉力失铝，所以半导体技术制造数字隔离器的最大问题就是要提高铝垫与聚酰亚胺的拉力。
发明内容
本发明所要解决的技术问题在于针对上述现有技术的不足，提供了一种加大硅基数字隔离器铝垫键合拉力的方法。本发明在初级线圈的铝垫下方区域通过光刻和等离子刻蚀在聚酰亚胺上形成榫卯结构的孔，利用金属填充榫卯结构的孔与聚酰亚胺层形成榫卯连接，增加了接触面积和榫卯结构，起到加大铝垫键合拉力的作用，得到的硅基数字隔离器具有铝垫拉力大、封装可靠性高的优点，可应用于航空航天、通信、雷达等要求高的领域。
为解决上述技术问题，本发明采用的技术方案是：一种加大硅基数字隔离器铝垫键合拉力的方法，其特征在于，该加大硅基数字隔离器铝垫键合拉力的方法具有以下特征：
一种加大硅基数字隔离器铝垫键合拉力的方法，包括如下步骤：
（a） 提供P型高电阻率衬底，在衬底上淀积一层厚度为1.2~2.4μm的SiO2层；
（b）在步骤（a）中的SiO2层上形成一层厚度为2~4μm的金属层，在金属层上光刻和等离子刻蚀出次级线圈；
（c）在SiO2层和次级线圈涂布一层聚酰亚胺层并固化，固化温度为300~350℃；
（d）在聚酰亚胺层上通过光刻和等离子刻蚀出榫卯结构的孔；
（e）在聚酰亚胺层上形成一层厚度为4~6μm的金属层，在金属层上光刻和等离子刻蚀出初级线圈；
（f）淀积钝化层，在钝化层上光刻和刻蚀出芯片封装键合区域铝垫。
步骤（a）中所述P型高电阻率衬底的电阻率为2000~3000Ω·cm。
步骤（b）和步骤（e）中所述金属层通过物理气相沉积法溅射铝硅铜或通过蒸发纯铝形成；
步骤（c）中固化后的聚酰亚胺层的厚度为5~25μm。
步骤（d）中所述聚酰亚胺层上榫卯结构的孔的打孔深度为0.5~1μm，直径或边长为0.5~2μm。
所述初级线圈与次级线圈的设置位置上下相对应，步骤（f）中所述铝垫与步骤（d）中聚酰亚胺层上榫卯结构的孔的打孔位置相对应。
所述钝化层的厚度为600~1200nm，通过等离子增强化学汽相淀积法形成。
所述次级线圈的厚度为2.5~4.0μm，初级线圈的厚度为4.0~6.0μm。
与现有技术相比，本发明具有以下优点：
本发明在初级线圈的铝垫下方区域通过光刻和等离子刻蚀在聚酰亚胺上形成榫卯结构的孔，利用金属填充榫卯结构的孔与聚酰亚胺层形成榫卯连接，增加了接触面积和榫卯结构，起到加大铝垫键合拉力的作用，得到的硅基数字隔离器具有铝垫拉力大，封装可靠性高的优点，可应用于航空航天、通信、雷达等要求高的领域。
附图说明
图1是本发明实施例1在衬底上淀积SiO2层的剖视图。
图2是本发明实施例1光刻以及刻蚀金属层后次级线圈的剖视图。
图3是本发明实施例1聚酰亚胺层上光刻和刻蚀打孔形成的剖视图。
图4是本发明实施例1光刻以及刻蚀金属后初级线圈的剖视图。
图5是本发明实施例1淀积钝化层SiO2和光刻以及刻蚀SiO2露出铝垫的剖视图。
附图标记说明；1-衬底；2-SiO2层；3-次级线圈；4-聚酰亚胺层；5-榫卯结构的孔；6-初级线圈；7-钝化层；8-铝垫。
下面结合具体附图和实施例对本发明的技术方案作进一步说明。
具体实施方式
实施例1
一种加大硅基数字隔离器铝垫键合拉力的方法，包括如下步骤：
（a） 如图1所示，提供的P型高电阻率衬底1，在衬底1上淀积一层厚度为2.4μm的SiO2层2；
（b）如图2所示，在步骤（a）中的SiO2层2上形成一层金属层，在金属层上光刻和等离子刻蚀出次级线圈3；
（c）如图3所示，在SiO2层2和次级线圈3涂布一层聚酰亚胺层4并固化，固化温度为350℃；
（d）在聚酰亚胺层4上通过光刻和等离子刻蚀出榫卯结构的圆形孔5；
（e）如图4所示，在聚酰亚胺层4上形成一层金属层，在金属层上光刻和等离子刻蚀出初级线圈6；
（f）如图5所示，淀积钝化层SiO2，在钝化层SiO2上光刻和刻蚀出芯片封装键合区域铝垫8。
步骤（a）中所述P型高电阻率衬底1的电阻率为2000Ω·cm。
步骤（b）和步骤（e）中所述金属层通过物理气相沉积法溅射铝硅铜或通过蒸发纯铝形成；
步骤（c）中固化后的聚酰亚胺层4的厚度为20μm。
步骤（d）中所述聚酰亚胺层上榫卯结构的圆形孔5的打孔深度为1μm，直径为1μm。
所述初级线圈6与次级线圈3的设置位置上下相对应，步骤（f）中所述铝垫8与步骤（d）中聚酰亚胺层上榫卯结构的圆形孔5的打孔位置相对应。
所述钝化层SiO2的厚度为1200nm，通过等离子增强化学汽相淀积法形成。
所述次级线圈3的厚度为2.5μm，初级线圈6的厚度为4.0μm。
实施例2
一种加大硅基数字隔离器铝垫键合拉力的方法，包括如下步骤：
（a）提供的P型高电阻率衬底1，在衬底1上淀积一层厚度为2.4μm的SiO2层2；
（b）在步骤（a）中的SiO2层2上形成一层金属层，在金属层上光刻和等离子刻蚀出次级线圈3；
（c）在SiO2层2和次级线圈3涂布一层聚酰亚胺层4并固化，固化温度为350℃；
（d）在聚酰亚胺层4上通过光刻和等离子刻蚀出榫卯结构的正方形孔5；
（e）在聚酰亚胺层4上形成一层金属层，在金属层上光刻和等离子刻蚀出初级线圈6；
（f）淀积钝化层SiO2，在钝化层SiO2上光刻和刻蚀出芯片封装键合区域铝垫8。
步骤（a）中所述P型高电阻率衬底1的电阻率为3000Ω·cm。
步骤（b）和步骤（e）中所述金属层通过物理气相沉积法溅射铝硅铜或通过蒸发纯铝形成；
步骤（c）中固化后的聚酰亚胺层4的厚度为25μm。
步骤（d）中所述聚酰亚胺层上榫卯结构的正方形孔5的打孔深度为1μm，边长为1μm。
所述初级线圈6与次级线圈3的设置位置上下相对应，步骤（f）中所述铝垫8与步骤（d）中聚酰亚胺层上榫卯结构的正方形孔5的打孔位置相对应。
所述钝化层SiO2的厚度为1200nm，通过等离子增强化学汽相淀积法形成。
所述次级线圈3的厚度为4.0μm，初级线圈6的厚度为6.0μm。
实施例3
一种加大硅基数字隔离器铝垫键合拉力的方法，包括如下步骤：
（a）提供的P型高电阻率衬底1，在衬底1上淀积一层厚度为1.2μm的SiO2层2；
（b）在步骤（a）中的SiO2层2上形成一层金属层，在金属层上光刻和等离子刻蚀出次级线圈3；
（c）在SiO2层2和次级线圈3涂布一层聚酰亚胺层4并固化，固化温度为350℃；
（d）在聚酰亚胺层4上通过光刻和等离子刻蚀出榫卯结构的圆形孔5；
（e）在聚酰亚胺层4上形成一层金属层，在金属层上光刻和等离子刻蚀出初级线圈6；
（f）淀积钝化层SiO2，在钝化层SiO2上光刻和刻蚀出芯片封装键合区域铝垫8。
步骤（a）中所述P型高电阻率衬底1的电阻率为2000Ω·cm。
步骤（b）和步骤（e）中所述金属层通过物理气相沉积法溅射铝硅铜或通过蒸发纯铝形成；
步骤（c）中固化后的聚酰亚胺层4的厚度为6μm。
步骤（d）中所述聚酰亚胺层上榫卯结构的圆形孔5的打孔深度为0.5μm，直径为1μm。
所述初级线圈6与次级线圈3的设置位置上下相对应，步骤（f）中所述铝垫8与步骤（d）中聚酰亚胺层上榫卯结构的圆形孔5的打孔位置相对应。
所述钝化层SiO2的厚度为1200nm，通过等离子增强化学汽相淀积法形成。
所述次级线圈3的厚度为4.0μm，初级线圈6的厚度为6.0μm。
以上所述，仅是本发明的较佳实施例，并非对本发明作任何限制。凡是根据本发明实质对以上实施例所作的任何简单修改、变更以及等效变化，均仍属于本发明技术方案的保护范围内。

Claims (8)

1.一种加大硅基数字隔离器铝垫键合拉力的方法，其特征在于，包括如下步骤：
（a） 提供P型高电阻率衬底（1），在衬底（1）上淀积一层厚度为1.2~2.4μm的SiO2层（2）；
（b）在步骤（a）中的SiO2层（2）上形成一层厚度为2~4μm的金属层，在金属层上光刻和等离子刻蚀出次级线圈（3）；
（c）在SiO2层（2）和次级线圈（3）涂布一层聚酰亚胺层（4）并固化，固化温度为300~350℃；
（d）在聚酰亚胺层（4）上通过光刻和等离子刻蚀出榫卯结构的孔（5）；
（e）在聚酰亚胺层（4）上形成一层厚度为4~6μm的金属层，在金属层上光刻和等离子刻蚀出初级线圈（6）；
（f）淀积钝化层（7），在钝化层（7）上光刻和刻蚀出芯片封装键合区域铝垫（8）。
2.根据权利要求1所述的加大硅基数字隔离器铝垫键合拉力的方法，其特征是在于，步骤（a）中所述P型高电阻率衬底（1）的电阻率为2000~3000Ω·cm。
3.根据权利要求1所述的加大硅基数字隔离器铝垫键合拉力的方法，其特征是在于，步骤（b）和步骤（e）中所述金属层通过物理气相沉积法溅射铝硅铜或通过蒸发纯铝形成。
4.根据权利要求1所述的加大硅基数字隔离器铝垫键合拉力的方法，其特征在于，步骤（c）中固化后的聚酰亚胺层（4）的厚度为5~25μm。
5.根据权利要求1所述的加大硅基数字隔离器铝垫键合拉力的方法，其特征在于，步骤（d）中所述聚酰亚胺层上榫卯结构的孔（5）的打孔深度为0.5~1μm，直径或边长为0.5~2μm。
6.根据权利要求1所述的加大硅基数字隔离器铝垫键合拉力的方法，其特征在于，所述初级线圈（6）与次级线圈（3）的设置位置上下相对应，步骤（f）中所述铝垫（8）与步骤（d）中聚酰亚胺层上榫卯结构的孔（5）的打孔位置相对应。
7.根据权利要求1所述的加大硅基数字隔离器铝垫键合拉力的方法，其特征在于，所述钝化层（7）的厚度为600~1200nm，通过等离子增强化学汽相淀积法形成。
8.根据权利要求1所述的加大硅基数字隔离器铝垫键合拉力的方法，其特征在于，所述次级线圈（3）的厚度为2.5~4.0μm，初级线圈（6）的厚度为4.0~6.0μm。
CN201910871143.2A 2019-09-16 2019-09-16 一种加大硅基数字隔离器铝垫键合拉力的方法 Pending CN110534413A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910871143.2A CN110534413A (zh) 2019-09-16 2019-09-16 一种加大硅基数字隔离器铝垫键合拉力的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910871143.2A CN110534413A (zh) 2019-09-16 2019-09-16 一种加大硅基数字隔离器铝垫键合拉力的方法

Publications (1)

Publication Number Publication Date
CN110534413A true CN110534413A (zh) 2019-12-03

Family

ID=68668779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910871143.2A Pending CN110534413A (zh) 2019-09-16 2019-09-16 一种加大硅基数字隔离器铝垫键合拉力的方法

Country Status (1)

Country Link
CN (1) CN110534413A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102627856A (zh) * 2012-04-01 2012-08-08 云南云天化股份有限公司 高剥离强度柔性电路板的聚酰亚胺薄膜、制备方法及其电路板
CN104022113A (zh) * 2014-06-16 2014-09-03 中国科学院自动化研究所 一种基于微型变压器的堆叠式数字隔离器
CN106279746A (zh) * 2016-08-11 2017-01-04 苏州柯创电子材料有限公司 高粘性改性pi膜
JP2018024932A (ja) * 2016-08-05 2018-02-15 新日鉄住金化学株式会社 蒸着マスク及びその製造方法並びに蒸着マスク用積層体及びその製造方法
CN108428534A (zh) * 2017-02-13 2018-08-21 美国亚德诺半导体公司 具有较低的远场辐射和较高的噪声抗扰度的耦合线圈
CN109554130A (zh) * 2019-01-31 2019-04-02 常德力元新材料有限责任公司 一种石墨胶带及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102627856A (zh) * 2012-04-01 2012-08-08 云南云天化股份有限公司 高剥离强度柔性电路板的聚酰亚胺薄膜、制备方法及其电路板
CN104022113A (zh) * 2014-06-16 2014-09-03 中国科学院自动化研究所 一种基于微型变压器的堆叠式数字隔离器
JP2018024932A (ja) * 2016-08-05 2018-02-15 新日鉄住金化学株式会社 蒸着マスク及びその製造方法並びに蒸着マスク用積層体及びその製造方法
CN106279746A (zh) * 2016-08-11 2017-01-04 苏州柯创电子材料有限公司 高粘性改性pi膜
CN108428534A (zh) * 2017-02-13 2018-08-21 美国亚德诺半导体公司 具有较低的远场辐射和较高的噪声抗扰度的耦合线圈
CN109554130A (zh) * 2019-01-31 2019-04-02 常德力元新材料有限责任公司 一种石墨胶带及其制备方法

Similar Documents

Publication Publication Date Title
US8742588B2 (en) Method for making via interconnection
US8587119B2 (en) Conductive feature for semiconductor substrate and method of manufacture
CN102214624B (zh) 一种具有通孔的半导体结构及其制造方法
US20150348922A1 (en) Method of forming a semiconductor component comprising a second passivation layer having a first opening exposing a bond pad and a plurality of second openings exposing a top surface of an underlying first passivation layer
US11495528B2 (en) Method of fabricating device having inductor
CN101785103A (zh) 低阻抗晶圆穿孔
CN102315188A (zh) 半导体管芯与导电柱的形成方法
CN102509718B (zh) GaAs CCD图形传感器圆片级芯片尺寸封装工艺
US8080876B2 (en) Structure and method for creating reliable deep via connections in a silicon carrier
CN104952789A (zh) 一种含高深宽比tsv的转接板的制作方法
US9478509B2 (en) Mechanically anchored backside C4 pad
CN106449573A (zh) 一种具有垂直通孔互连的金属材质的转接板及其制作方法
CN104882432B (zh) 一种具有垂直通孔互连的半导体结构及其制造方法
CN103794488B (zh) 一种衬底的刻蚀方法
CN102479766A (zh) 半导体装置的制法、基材穿孔制程及其结构
US8269316B2 (en) Silicon based substrate and manufacturing method thereof
CN110534413A (zh) 一种加大硅基数字隔离器铝垫键合拉力的方法
CN101740428B (zh) 用于铜丝键合的金属压焊块厚铝工艺
US20180254239A1 (en) FORMING METAL CAP LAYER OVER THROUGH-GLASS-VIAS (TGVs)
US20160322305A1 (en) Chip package and fabrication method thereof
CN104952720A (zh) 一种高度可控的导电柱背部露头的形成方法
CN102431963B (zh) 低温下砷化镓图像传感器圆片级芯片尺寸封装工艺
CN104716055B (zh) 晶圆级封装方法
US20100230808A1 (en) Reducing stress between a substrate and a projecting electrode on the substrate
JP5834563B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191203

RJ01 Rejection of invention patent application after publication