CN110504231A - 一种半导体功率器件及其制备方法 - Google Patents
一种半导体功率器件及其制备方法 Download PDFInfo
- Publication number
- CN110504231A CN110504231A CN201910880306.3A CN201910880306A CN110504231A CN 110504231 A CN110504231 A CN 110504231A CN 201910880306 A CN201910880306 A CN 201910880306A CN 110504231 A CN110504231 A CN 110504231A
- Authority
- CN
- China
- Prior art keywords
- substrate
- power device
- power chip
- chip
- diamond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/4807—Ceramic parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4871—Bases, plates or heatsinks
- H01L21/4882—Assembly of heatsink parts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明涉及半导体器件技术领域,具体涉及一种半导体功率器件,包括基板和功率芯片,还包括覆盖层,基板设有图形化单元,基板的厚度匹配功率芯片设置,功率芯片的高度低于基板的厚度,功率芯片对应图形化单元安装,覆盖层盖设于基板设有图形化单元的一面,功率芯片经覆盖层覆盖安装于基板,本发明结构简单,设计合理,图形化单元的高度匹配功率芯片的厚度设置,装设后,功率芯片的高度低于基板,便于覆盖层的设置,也便于散热,使用效果好;本发明的制备方法,其工艺简单,便于工业化生产制造,且制备的半导体功率器件散热效果好。
Description
技术领域
本发明涉及半导体器件技术领域,特别是涉及一种半导体功率器件及其制备方法。
背景技术
随着社会科技的进步,新一代半导体功率器件的密度不断提高,其性能更加优异,以氮化镓为代表的第三代半导体功率器件已呈现出其优异的大功率、高电压和高密度的应用特性。
研究结果表明半导体功率器件性能远远超过传统器件物理极限性能,但在实际应用时表现出的器件性能远远低于其理论的性能,这主要是因为半导体功率器件在输出大电流的同时会产生大量热积累,引起器件温度的急剧升高,而氮化镓和碳化硅为代表的器件封装还是以传统的封装技术为主,塑封及金属导热,相对高功率器件而言,整体具有较低的热导率,散热问题严重限制了氮化镓和氮化硅器件的性能,导致其器件性能和可靠性严重下降,限制了使用性能。
发明内容
为解决上述问题,本发明提供一种半导体功率器件及其制备方法,其结构简单,设计合理,散热效果好,使用性能佳。
本发明采用的技术方案是:一种半导体功率器件,包括基板和功率芯片,还包括覆盖层,基板设有图形化单元,基板的厚度匹配功率芯片设置,功率芯片的高度低于基板的厚度,功率芯片对应图形化单元安装,覆盖层盖设于基板设有图形化单元的一面,功率芯片经覆盖层覆盖安装于基板。
对上述技术方案的进一步改进为,基板由金刚石材料制成,覆盖层为金刚石覆盖层。
对上述技术方案的进一步改进为,金刚石材料为多晶、单晶或准多晶中的任一种或者多种组合。
对上述技术方案的进一步改进为,基板的面积为0.1mm2-90000mm2、厚度为0.1mm-80mm,其尺寸大小匹配功率器件设置。
对上述技术方案的进一步改进为,基板的形状为多边形、圆形或三角形中的任一种。
对上述技术方案的进一步改进为,覆盖层厚度为0.1mm-10mm,其厚度匹配功率芯片设置。
对上述技术方案的进一步改进为,功率芯片设有管脚,管脚包括S源极、D漏极和G栅极。
一种半导体功率器件的制备方法,包括以下步骤:
步骤一:制备基板;
步骤二:在基板上设置图形化单元;
步骤三:装设功率芯片,将若干功率芯片对应卡入若干芯片单元;
步骤四:对功率芯片的管脚设置管脚保护膜;
步骤五:设置覆盖层,根据功率芯片的高度沉积金刚石材料,形成金刚石覆盖层,即得功率器件。
对上述技术方案的进一步改进为,
步骤一中通过CVD法或利用金刚石粉末压制形成金刚石基板;
步骤二中通过半导体光刻、物理充压或激光加工方法在基板一面设置图形化单元,在图形化单元设置若干芯片单元;
步骤三中用微量银浆或高温焊膏工艺进行功率芯片固定;
步骤四中使用半导体光刻胶在管脚设置保护膜进行保护;
步骤五中通过CVD的工艺将金刚石沉积于基板设有图形化单元一面,形成覆盖层。
对上述技术方案的进一步改进为,在步骤五之后,进行切割基板,根据功率芯片的分布,通过激光、机械或者腐蚀的方法对基板进行切割,切割之后去除管脚保护膜,即得独立成型的功率器件。
本发明的有益效果如下:
1、本发明提供的半导体功率器件,通过金刚石全覆盖功率芯片,解决以碳化硅和氮化镓为代表的大功率器件热积累问题,通过利用金刚石高导热特性,全覆盖封装增加导热通道,把器件工作所产生的热量快速散发到外部环境,使器件始终处于较低的工作温度,达到保持最佳的器件工作性能,本发明巧妙地利用了最高导热比率的金刚石材料,其散热性能远超金属等其它材料,金刚石的导热比率热导率可达2000W/m.K远高于铜(380W/m.K),其次突破了传统利用塑料封装的技术路径,突破了传统器件不能用于大于300℃的应用场景,其结构简单,设计合理,散热效果好,使用性能好。
2、本发明所述的半导体功率器件的制备方法,其工艺简单,容易操作,满足了工业化生产需求,且制得的半导体功率器件使用性能好。
附图说明
图1为本发明的结构示意图;
图2为本发明的基板结构示意图;
图3为本发明的基板设置图形化单元后的结构示意图;
图4为本发明的图形化基板装设功率芯片后的结构示意图;
图5为本发明的功率芯片管脚设置保护膜后的结构示意图;
图6为本发明的基板沉积覆盖层后的结构示意图;
图7为本发明的待切割功率器件的结构示意图;
图8为本发明的完成切割后的功率器件结构示意图;
注:各图中b为该图中a中的横截面图。
附图标记说明:1.基板、2.图形化单元、3.功率芯片、4.管脚、5.芯片单元、6.覆盖层。
具体实施方式
下面将结合附图对本发明作进一步的说明。
如图1~图8所示,本实施例所述的半导体功率器件,包括基板1和功率芯片3,还包括覆盖层6,基板设有图形化单元2,基板1的厚度匹配功率芯片3设置,功率芯片3的高度低于基板1的厚度,功率芯片3对应图形化单元2安装,覆盖层6盖设于基板1设有图形化单元2的一面,功率芯片3经覆盖层6覆盖安装于基板1,本发明结构简单,设计合理,图形化单元的高度匹配功率芯片3的厚度设置,装设后,功率芯片3的高度低于基板1,便于覆盖层6的设置,也便于散热,使用效果好;本发明的制备方法,其工艺简单,便于工业化生产制造,且制备的半导体功率器件散热效果好。
基板1由金刚石材料制成,金刚石材料的的导热比率热导率可达2000W/m.K远高于铜(380W/m.K)之类的金属导热比率,金刚石材料可以扮演高效的散热通道,进一步提高本发明的散热性能。
金刚石材料为多晶、单晶或准多晶中的任一种或者多种组合,基板1的面积为0.1mm2-90000mm2、厚度为0.1mm-80mm,其尺寸大小匹配功率器件设置,基板1的形状为多边形、圆形或三角形中的任一种,通过这样的设置,可以根据需要灵活设置,使用便利。
覆盖层6为金刚石覆盖层6,覆盖层6厚度为0.1mm-10mm,其厚度匹配功率芯片设置,结构简单,设计合理,通过设置金刚石覆盖层6,可以进一步进行导热和散热,进一步确保本发明的散热性能和使用性能。
功率芯片3设有管脚4,管脚4包括S源极、D漏极和G栅极,结构简单,设计合理,便于与其他组件连接,使用方便。
上述半导体功率器件的制备方法,包括以下步骤:
步骤一:制备基板1,通过CVD法或利用金刚石粉末压制形成金刚石基板1;
步骤二:在基板1上设置图形化单元2,通过半导体光刻、物理充压或激光加工方法在基板1一面设置图形化单元2,在图形化单元2设置若干芯片单元5;
步骤三:装设功率芯片3,将若干功率芯片3对应卡入若干芯片单元5,用微量银浆或高温焊膏工艺进行固化;
步骤四:对功率芯片3的管脚4设置管脚4保护膜,使用半导体光刻胶在管脚4设置保护膜进行保护。
步骤五:设置覆盖层6,通过CVD的工艺将金刚石沉积于基板1设有图形化单元2一面,形成覆盖层6;
步骤六:切割基板1,根据功率芯片3的分布,通过激光、机械或者腐蚀的方法对基板1进行切割;
步骤七:去除保护膜,去除管脚4保护膜,保护膜上沉积的金刚石覆盖层6随着保护膜的脱落而脱落,把功率芯片3的管脚4露出来,即得独立成型的功率器件。
本发明的制备方法,主要包括制备金刚基板1,基板1图形化,功率芯片3布局,进行金刚石盖层沉积,切割和去掩膜介质等技术步骤,如图1所示,首先,制备金刚石基板1,本实施以基板1长宽均为50mm,厚度为1mm为例,材料为绝缘多晶金刚石,制备的设备为MPCVD,以甲烷为碳源,通入氧气和氢气,等离子体的功率为4KW,生长速率为50um/h,进行多晶金刚石基板1制备,沉积20小时,多晶金刚石基板1制备完成;如图2所示,接着利用半导体光刻工艺制程把多晶金刚石基板1进行图形化,图形的尺寸为3mm*2mm*0.5mm,图如3所示,把功率器件芯片布局于图形化单元2中,功率芯片3的尺寸为2mm*1.5mm*0.3mm,功率芯片3用微量银浆固化的方式固定;如图4,所示,接着根据芯片的管脚4分布做好引线到金刚石基板1上,如图5所示,接着利用光刻胶介质把引线保护好。把固定好芯片的多晶金刚石基板1再次放入MPCVD反应室中,进行多晶金刚石盖层沉积,厚度同样为1mm,把整片基板1及功率芯片3全部沉积金刚石覆盖层6,以达到金刚石全覆盖封装的效果;如果有使用需求,可以进功率器件进行切割,制备成独立功率器件,具体如图6中所示,从MPCVD反应室中取出封装好的整片基板1,然后根据功率器件芯片的布局进行切割,如图7中所示,分割成一个个独立的单元,最后利用去胶剂把保护引线的掩膜介质去除,把功率器件的源S、漏D和栅G露出来,从而实现无塑料,高导热的功率电子器件封装,可用于高温应用环境,其工艺简单,便于工业化生产制造,且制备的半导体功率器件的应用性能好,使用效果好。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种半导体功率器件,包括基板和功率芯片,其特征在于,还包括覆盖层,基板设有图形化单元,基板的厚度匹配功率芯片设置,功率芯片的高度低于基板的厚度,功率芯片对应图形化单元安装,覆盖层盖设于基板设有图形化单元的一面,功率芯片经覆盖层覆盖安装于基板。
2.根据权利要求1所述的一种半导体功率器件,其特征在于,基板由金刚石材料制成,覆盖层为金刚石覆盖层。
3.根据权利要求2所述的一种半导体功率器件,其特征在于,金刚石材料为多晶、单晶或准多晶中的任一种或者多种组合。
4.根据权利要求1所述的一种半导体功率器件,其特征在于,基板的面积为0.1mm2-90000mm2、厚度为0.1mm-80mm,其尺寸大小匹配功率器件设置。
5.根据权利要求1所述的一种半导体功率器件,其特征在于,基板的形状为多边形、圆形或三角形中的任一种。
6.根据权利要求1所述的一种半导体功率器件,其特征在于,覆盖层厚度为0.1mm-10mm,其厚度匹配功率芯片设置。
7.根据权利要求1所述的一种半导体功率器件,其特征在于,功率芯片设有管脚,管脚包括S源极、D漏极和G栅极。
8.根据权利要求1-7任一项所述的一种半导体功率器件的制备方法,其特征在于,包括以下步骤:
步骤一:制备基板;
步骤二:在基板上设置图形化单元;
步骤三:装设功率芯片,将若干功率芯片对应卡入若干芯片单元;
步骤四:对功率芯片的管脚设置管脚保护膜;
步骤五:设置覆盖层,根据功率芯片的高度沉积金刚石材料,形成金刚石覆盖层,即得功率器件。
9.根据权利要求8所述的一种半导体功率器件的制备方法,其特征在于,
步骤一中通过CVD法或利用金刚石粉末压制形成金刚石基板;
步骤二中通过半导体光刻、物理充压或激光加工方法在基板一面设置图形化单元,在图形化单元设置若干芯片单元;
步骤三中用微量银浆或高温焊膏工艺进行功率芯片固定;
步骤四中使用半导体光刻胶在管脚设置保护膜进行保护;
步骤五中通过CVD的工艺将金刚石沉积于基板设有图形化单元一面,形成覆盖层。
10.根据权利要求8所述的一种半导体功率器件的制备方法,其特征在于,在步骤五之后,进行切割基板,根据功率芯片的分布,通过激光、机械或者腐蚀的方法对基板进行切割,切割之后去除管脚保护膜,即得独立成型的功率器件。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910880306.3A CN110504231B (zh) | 2019-09-18 | 2019-09-18 | 一种半导体功率器件的制备方法 |
US16/945,791 US20210082785A1 (en) | 2019-09-18 | 2020-07-31 | Semiconductor power device and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910880306.3A CN110504231B (zh) | 2019-09-18 | 2019-09-18 | 一种半导体功率器件的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110504231A true CN110504231A (zh) | 2019-11-26 |
CN110504231B CN110504231B (zh) | 2021-03-02 |
Family
ID=68592198
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910880306.3A Active CN110504231B (zh) | 2019-09-18 | 2019-09-18 | 一种半导体功率器件的制备方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20210082785A1 (zh) |
CN (1) | CN110504231B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101689590A (zh) * | 2007-04-18 | 2010-03-31 | 克里公司 | 半导体发光器件封装和方法 |
CN102368528A (zh) * | 2011-10-25 | 2012-03-07 | 晶科电子(广州)有限公司 | 一种具有高散热性能的发光器件及其制造方法 |
JP2012050987A (ja) * | 2009-03-10 | 2012-03-15 | Am Technology:Kk | 電気絶縁性を有する放熱基板 |
CN103050606A (zh) * | 2013-01-11 | 2013-04-17 | 华南师范大学 | 一种高显色指数大功率led封装结构及其制造方法 |
CN103985808A (zh) * | 2013-02-08 | 2014-08-13 | 晶元光电股份有限公司 | 具透明封装体的发光二极管元件及其制造方法 |
CN104617212A (zh) * | 2014-12-18 | 2015-05-13 | 上海大学 | Led封装组件 |
CN107039373A (zh) * | 2017-05-31 | 2017-08-11 | 母凤文 | 氮化镓器件结构及其制备方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5767578A (en) * | 1994-10-12 | 1998-06-16 | Siliconix Incorporated | Surface mount and flip chip technology with diamond film passivation for total integated circuit isolation |
JP6669586B2 (ja) * | 2016-05-26 | 2020-03-18 | 新光電気工業株式会社 | 半導体装置、半導体装置の製造方法 |
-
2019
- 2019-09-18 CN CN201910880306.3A patent/CN110504231B/zh active Active
-
2020
- 2020-07-31 US US16/945,791 patent/US20210082785A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101689590A (zh) * | 2007-04-18 | 2010-03-31 | 克里公司 | 半导体发光器件封装和方法 |
JP2012050987A (ja) * | 2009-03-10 | 2012-03-15 | Am Technology:Kk | 電気絶縁性を有する放熱基板 |
CN102368528A (zh) * | 2011-10-25 | 2012-03-07 | 晶科电子(广州)有限公司 | 一种具有高散热性能的发光器件及其制造方法 |
CN103050606A (zh) * | 2013-01-11 | 2013-04-17 | 华南师范大学 | 一种高显色指数大功率led封装结构及其制造方法 |
CN103985808A (zh) * | 2013-02-08 | 2014-08-13 | 晶元光电股份有限公司 | 具透明封装体的发光二极管元件及其制造方法 |
CN104617212A (zh) * | 2014-12-18 | 2015-05-13 | 上海大学 | Led封装组件 |
CN107039373A (zh) * | 2017-05-31 | 2017-08-11 | 母凤文 | 氮化镓器件结构及其制备方法 |
Non-Patent Citations (1)
Title |
---|
吴孟武等: "导热铝合金及铝基复合材料的研究进展 ", 《材料导报》 * |
Also Published As
Publication number | Publication date |
---|---|
CN110504231B (zh) | 2021-03-02 |
US20210082785A1 (en) | 2021-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20230275202A1 (en) | Light emitting diodes with enhanced thermal sinking and associated methods of operation | |
JP5367587B2 (ja) | 太陽電池モジュール及び太陽電池 | |
TW201214747A (en) | Method of fabricating a light-emitting diode | |
CN109742026B (zh) | 直接生长法制备金刚石辅助散热碳化硅基底GaN-HEMTs的方法 | |
CN103229307B (zh) | 背面电极型太阳能电池单元、带有配线板的背面电极型太阳能电池单元、太阳能电池模块、带有配线板的背面电极型太阳能电池单元的制造方法及太阳能电池模块的制造方法 | |
CN103325933A (zh) | 半导体发光器件及其制造方法 | |
CN207800630U (zh) | 一种紫外led芯片及一种紫外led | |
CN113151898B (zh) | 一种嵌入式金刚石基碳化硅复合衬底的制备方法 | |
CN210489602U (zh) | 一种高效散热的半导体器件 | |
CN106910725A (zh) | 一种半导体芯片的封装结构 | |
CN102709452A (zh) | 荧光透明陶瓷led封接结构及其封接方法 | |
CN107204282A (zh) | 一种基于非自支撑GaN对粘制备金刚石基GaN的方法 | |
CN102280540A (zh) | 具有微通道散热器的led模块及其制备方法 | |
CN110504231A (zh) | 一种半导体功率器件及其制备方法 | |
TWI734346B (zh) | 用於潮氣敏感的高色域背光應用的晶片級封裝結構及製造方法 | |
CN106997873A (zh) | 一种封装结构及封装方法 | |
CN209312750U (zh) | 一种氮化镓与金刚石膜的复合散热结构 | |
JP2009267420A (ja) | 垂直電極構造の素子 | |
TW200922425A (en) | Structure and manufacturing method of circuit substrate board | |
CN108288666A (zh) | 一种自带散热结构的发光二极管及电子设备 | |
US20140183569A1 (en) | Led chip unit and manufacturing method thereof, and led module | |
CN101118883A (zh) | 一种高效率发光二极管散热模组 | |
WO2018032865A1 (zh) | 一种薄膜垂直发光组件及其制作方法 | |
CN109065510B (zh) | 一种芯片封装结构及其制备方法 | |
CN104486934A (zh) | 一种高取向碳纳米管薄膜散热片的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |