CN110504165A - 含硅膜的蚀刻方法、计算机存储介质及含硅膜的蚀刻装置 - Google Patents

含硅膜的蚀刻方法、计算机存储介质及含硅膜的蚀刻装置 Download PDF

Info

Publication number
CN110504165A
CN110504165A CN201910375455.4A CN201910375455A CN110504165A CN 110504165 A CN110504165 A CN 110504165A CN 201910375455 A CN201910375455 A CN 201910375455A CN 110504165 A CN110504165 A CN 110504165A
Authority
CN
China
Prior art keywords
gas
silicon
containing film
film
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910375455.4A
Other languages
English (en)
Other versions
CN110504165B (zh
Inventor
折居武彦
浅田泰生
林军
萩原彩乃
入江伸次
田内启士
和田翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Floating Corp
Original Assignee
Floating Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Floating Corp filed Critical Floating Corp
Publication of CN110504165A publication Critical patent/CN110504165A/zh
Application granted granted Critical
Publication of CN110504165B publication Critical patent/CN110504165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及含硅膜的蚀刻方法、计算机存储介质及含硅膜的蚀刻装置。本发明的课题在于，在对基板上的含硅膜进行蚀刻时，减小蚀刻后的含硅膜的表面粗糙度；和/或，在对具有形成有孔以使蚀刻对象部分露出的图案的基板上的含硅膜进行蚀刻时，使孔的内部的蚀刻后的含硅膜的表面平坦。本蚀刻装置是对基板上的含硅膜进行蚀刻的装置，其具备如下给气部(12)：对上述含硅膜供给至少包含F2气的第一含氟气体和至少包含ClF3气体、IF7气体、IF5气体或SF6气体的第二含氟气体两者。

Description

含硅膜的蚀刻方法、计算机存储介质及含硅膜的蚀刻装置
技术领域
本发明涉及基板上的含硅膜的蚀刻方法、计算机存储介质、及含硅膜的蚀刻装置。
背景技术
在半导体器件中，含有硅的膜被广泛应用于各种用途。例如硅(Si)膜被用于栅电极或晶种层等。而且，在半导体器件的制造工序中，施行对基板上的上述Si膜进行蚀刻的操作。
目前，可通过各种方法来进行Si膜等含硅膜的蚀刻。例如，专利文献1中公开的是使用ClF3等氟化卤素气体对Si层进行蚀刻。另外，专利文献2中公开的是以蚀刻气体的气体体系为F2气及NH3气对Si进行蚀刻的方法。
现有技术文献
专利文献
专利文献1：日本特开平8-153711号公报
专利文献2：日本特开2016-143781号公报
发明内容
发明要解决的问题
有时要求蚀刻后的含硅膜的表面粗糙度较小。
然而，在专利文献1或专利文献2所记载的蚀刻方法中，对于上述表面粗糙度没有考虑。
另外，在对基板上的含硅膜进行蚀刻时，存在如下情况：蚀刻前在上述基板上形成有基于氧化膜等的图案，且在图案中形成有孔以使含硅膜的蚀刻对象部分露出。在这种情况下，有时需要上述孔的内部中蚀刻后的含硅膜的表面是平坦的。然而，在专利文献1或专利文献2所记载的蚀刻方法中，对于图案的孔的内部的含硅膜的平坦性没有考虑。
因而，目前的含硅膜的蚀刻方法尚有改善的余地。
本发明是鉴于上述情形而完成的，其目的在于，在对基板上的含硅膜进行蚀刻时，减小蚀刻后的含硅膜的表面粗糙度；和/或，在对具有形成有孔以使蚀刻对象部分露出的图案的基板上的含硅膜进行蚀刻时，使孔的内部的蚀刻后的含硅膜的表面平坦。
用于解决问题的方案
为了实现前述目的，本发明人进行了潜心研究，结果得知：在对含硅膜进行蚀刻时，如果使用至少包含F2气的第一含氟气体和至少包含ClF3气体、IF7气体、IF5气体或SF6气体的第二含氟气体两者，则能够减小蚀刻后的含硅膜的表面粗糙度。另外，本发明人进行了潜心研究，结果得知：在对孔的内部的含硅膜进行蚀刻时，如果使用上述第一含氟气体及上述第二含氟气体两者，则能够使孔的内部的蚀刻后的含硅膜的表面平坦。需要说明的是，对于通过使用上述第一含氟气体及上述第二含氟气体两者能够减小蚀刻后的含硅膜的表面粗糙度、及能够使孔的内部的蚀刻后的含硅膜的表面平坦的情况，在后述的实施方式中详细地进行说明。
本发明是基于上述见解而完成的，本发明是对基板上的含硅膜进行蚀刻的方法，其特征在于，使用至少包含F2气的第一含氟气体和至少包含ClF3气体、IF7气体、IF5气体或SF6气体的第二含氟气体两者，对前述含硅膜进行蚀刻。
根据本发明，通过使用第一含氟气体及第二含氟气体两者对含硅膜进行蚀刻，可以减小蚀刻后的含硅膜的表面粗糙度。另外，根据本发明，通过使用第一含氟气体及第二含氟气体两者对含硅膜进行蚀刻，在由基板上的图案的孔露出的部分为蚀刻对象的情况下，能够使孔的内部的蚀刻后的含硅膜的表面平坦。
可以交替地供给前述第一含氟气体及前述第二含氟气体。
可以交替地重复供给前述第一含氟气体及前述第二含氟气体。
可以同时供给前述第一含氟气体及前述第二含氟气体。
根据本发明的另一方面，提供一种计算机可读存储介质，其存储有在控制蚀刻装置的控制部的计算机上运行的程序，以通过该蚀刻装置执行前述蚀刻方法。
本发明的另一方面是对基板上的含硅膜进行蚀刻的装置，其特征在于，具备：腔室，其收纳前述基板；和，给气部，其对前述含硅膜供给至少包含F2气的第一含氟气体和至少包含ClF3气体、IF7气体、IF5气体或SF6气体的第二含氟气体两者。
发明的效果
根据本发明，在对基板上的含硅膜进行蚀刻时，可以减小蚀刻后的含硅膜的表面粗糙度。另外，根据本发明，在对具有形成有孔以使蚀刻对象部分露出的图案的基板上的含硅膜进行蚀刻时，可以使孔的内部的蚀刻后的含硅膜的表面平坦。
附图说明
图1是利用本实施方式的蚀刻装置的作为蚀刻对象的含硅膜的剖面示意图。
图2是表示本实施方式的蚀刻装置的构成的概略的纵向剖面图。
图3是表示使用F2气及NH3气对多晶硅的覆层(ブランケット，blanket)进行蚀刻时的多晶硅膜的表面状态的SEM图像。
图4是表示使用ClF3气体对多晶硅的覆层进行蚀刻时的多晶硅膜的表面状态的SEM图像。
图5是表示使用F2气及NH3气与ClF3气体两者对多晶硅的覆层进行蚀刻时的多晶硅的表面状态的SEM图像。
图6是表示使用F2气及NH3气作为蚀刻气体时的蚀刻状态的说明图。
图7是表示使用ClF3气体作为蚀刻气体时的蚀刻状态的说明图。
图8是表示使用F2气及NH3气对图案化的Si膜进行蚀刻时的Si膜的表面形状的剖面示意图。
图9是表示使用ClF3气体对图案化的Si膜进行蚀刻时的Si膜的表面形状的剖面示意图。
图10是表示使用F2气及NH3气与ClF3气体两者对图案化的Si膜进行蚀刻时的Si膜的表面形状的剖面示意图。
图11是表示使用ClF3气体与F2气及NH3气作为蚀刻气体时的图案的孔的内部的Si膜的蚀刻状态的说明图。
附图标记说明
1 蚀刻装置
10 腔室
11 载置台
12 给气部
13 排气部
20 腔室主体
21 盖体
30 上部台
31 下部台
32 温度调节器
40 喷头
41 供给口
50 F2气供给源
51 NH3气供给源
52 ClF3气体供给源
53 N2气供给源
54 F2气供给配管
55 NH3气供给配管
56 ClF3气体供给配管
57 N2气供给配管
58 集合配管
59 流量调节器
60 排气管
61 排气机构
62 自动压力控制阀
70 控制部
S 含硅膜
W 晶圆
具体实施方式
下面，一边参照附图一边对本发明的实施方式进行说明。需要说明的是，在本说明书及附图中，对于具有基本相同的功能构成的要素，通过附加相同的符号来省略重复说明。
＜蚀刻装置＞
首先，对于本发明的实施方式的蚀刻装置的构成及上述蚀刻装置的蚀刻对象的含硅膜进行说明。图1是利用本实施方式的蚀刻装置的作为蚀刻对象的含硅膜的剖面示意图。图2是表示本实施方式的蚀刻装置1的构成的概略的纵向剖面图。
在本实施方式中，如图1所示，蚀刻对象的含硅膜S形成于作为基板的晶圆W上。另外，晶圆W具有形成有孔Pa的氧化膜等所产生的图案P，形成于孔Pa的内部且经由该孔Pa从晶圆W的表面露出的含硅膜S为蚀刻对象。需要说明的是，在本实施方式中，蚀刻对象的含硅膜S为Si膜(以下有时称为Si膜S)。另外，构成图案P的氧化膜例如为SiO2膜。
如图2所示，蚀刻装置1具有收纳晶圆W的腔室10；在腔室10内载置晶圆W的载置台11；从载置台11的上方向载置台11供给处理气体的给气部12；和，排出腔室10内的处理气体的排气部13。需要说明的是，用蚀刻装置1施行的蚀刻是不使用等离子体的气体蚀刻。
腔室10具有腔室主体20和盖体21。腔室主体20的上部有开口，该开口可用盖体21封闭。而且，腔室主体20的侧壁上表面和盖体21的下表面被密封材料(未图示)密闭，以确保腔室10内的气密性。而且，在腔室10内形成气密的蚀刻处理空间。需要说明的是，在腔室主体20的侧壁上设置有用于搬入/搬出晶圆W的搬入出口(未图示)，该搬入出口可通过闸阀(未图示)自由开关。
载置台11具有载置晶圆W的上部台30和固定于腔室主体20的底表面、且支撑上部台30的下部台31。在上部台30的内部，设置有调节晶圆W的温度的温度调节器32。温度调节器32通过使例如水等温度调节介质循环来调节载置台11的温度，将载置台11上的晶圆W的温度控制在规定温度。
给气部12具有将处理气体供给至载置于载置台11的晶圆W的喷头40。喷头40设置在腔室10的盖体21的下表面，与载置台11对置。在喷头40的下表面(喷淋板)上，设置有多个供给处理气体的供给口41。需要说明的是，为了将处理气体均匀地供给至载置于载置台11的晶圆W的整个表面，优选喷头40的直径至少大于晶圆W的直径。
另外，给气部12具有：供给F2气的F2气供给源50；供给NH3气的NH3气供给源51；供给ClF3气体的ClF3气体供给源52；和，供给N2气的N2气供给源53。F2气供给源50上连接有F2气供给配管54，NH3气供给源51上连接有NH3气供给配管55，ClF3气体供给源52上连接有ClF3气体供给配管56，N2气供给源53上连接有N2气供给配管57。这些供给配管54～57连接于集合配管58，集合配管58连接于上述的喷头40。而且，F2气、NH3气、ClF3气体、N2气分别经由供给配管54～57及集合配管58从喷头40向腔室10供给。
F2气供给配管54、NH3气供给配管55、ClF3气体供给配管56及N2气供给配管57上分别设置有调节该供给配管54～57的开关动作、及处理气体的流量的流量调节器59。流量调节器59由例如开关阀及质量流量控制器构成。
在由该给气部12供给的处理气体中，有对含硅膜进行蚀刻的两种不同的含氟气体。上述两种不同的含氟气体中的一种是包含F2气和NH3气的第一含氟气体，另一种是包含ClF3气体的第二含氟气体。需要说明的是，混合于F2气的气体并不限定于NH3气，只要是碱性气体即可。另外，N2气可作为稀释气体或吹扫气体来使用。可以使用Ar气等其它非活性气体代替N2气，也可以使用2种以上的非活性气体。
需要说明的是，本实施方式的给气部12，将处理气体从喷头40供给至晶圆W，但处理气体的供给方法并不限定于此。例如，可以在腔室10的盖体21的中心部设置气体供给喷嘴(未图示)，从该气体供给喷嘴供给处理气体。
排气部13在载置台11的外侧，具有设置在腔室10的腔室主体20的底部的排气管60。在排气管60上，连接有对腔室10内抽真空而进行排气的排气机构61。另外，在排气管60上，设置有自动压力控制阀(APC)62。通过这些排气机构61和自动压力控制阀62，可控制腔室10内的压力。
在蚀刻装置1上设置有控制部70。控制部70例如为计算机，具有程序存储部(未图示)。程序存储部中存储有控制蚀刻装置1中的蚀刻处理的程序。需要说明的是，前述程序存储在例如计算机可读的硬盘(HD)、软盘(FD)、磁光盘(MO)、存储卡等计算机可读存储介质中，可以由其存储介质安装在控制部70。
＜蚀刻方法＞
接下来，对于在如上构成的蚀刻装置1中的蚀刻方法进行说明。在如上所述本实施方式的蚀刻装置1中，对形成于晶圆W上的Si膜进行蚀刻。
首先，在打开闸阀的状态下，将晶圆W搬入腔室10内，载置于载置台11上。用温度调节器32调节载置台11的温度，从而将载置于载置台11的晶圆W的温度控制在规定温度。另外，当晶圆W被载置于载置台11时，关闭闸阀而使腔室10内变成密闭状态，在该腔室10内形成蚀刻处理空间。
然后，在暂时抽真空后，一边调节腔室10内的压力，一边向腔室10内供给作为蚀刻气体的ClF3气体，对形成于晶圆W上的Si膜进行蚀刻。这时除了供给ClF3气体以外，也可以供给作为稀释气体的N2气。
然后，一边向腔室10内供给作为吹扫气体的N2气一边进行抽真空，从而进行腔室10内的吹扫。
然后，一边调节腔室10内的压力，一边向腔室10内供给作为蚀刻气体的F2气及NH3气，对形成于晶圆W上的Si膜进一步进行蚀刻。这时，可以加入作为稀释气体的N2气。
然后，一边向腔室10内供给作为吹扫气体的N2气一边进行抽真空，从而进行腔室10内的吹扫。
然后，重复上述工序，以交替地进行规定次数的使用有ClF3气体的蚀刻与使用有F2气及NH3气的蚀刻。
需要说明的是，在上述例子中，首先进行使用有ClF3气体的蚀刻，但也可以首先进行使用有F2气及NH3气的蚀刻。
另外，在上述例子中，进行使用有ClF3气体的蚀刻的次数与进行使用有F2气及NH3气的蚀刻的次数相同，但也可以不同。例如，可以在交替地进行使用有ClF3气体的蚀刻与使用有F2气及NH3气的蚀刻的2种蚀刻各规定次数后，最后再次进行上述2种蚀刻中首先进行的蚀刻。
＜本实施方式的效果＞
接下来，对本实施方式的效果进行说明。
本发明人在各种蚀刻条件下进行了验证，结果得到以下见解：在对Si膜进行蚀刻时，如果使用包含F2气及NH3气的第一含氟气体与包含ClF3气体的第二含氟气体两者作为蚀刻气体，则能够减小蚀刻后的含硅膜的表面粗糙度。下面，对上述见解进行说明。
目前，Si膜的蚀刻气体使用的是F2气及NH3气与ClF3气体中的任一种。因此，本发明人对使用F2气及NH3气的情况下与使用ClF3气体的情况下的蚀刻后的含硅膜的表面粗糙度进行了比较/验证。该比较的结果判明，在使用F2气及NH3气的情况下与使用ClF3气体的情况下，蚀刻后的含硅膜的表面状态显示出相反的倾向。
将上述验证的结果示于图3及图4。图3是表示使用F2气及NH3气对多晶硅的覆层进行蚀刻时的多晶硅膜的表面状态的扫描型电子显微镜(SEM)图像。图4是表示使用ClF3气体对多晶硅的覆层进行蚀刻时的多晶硅膜的表面状态的SEM图像。需要说明的是，蚀刻前的多晶硅膜的算术平均粗糙度Sa为2.5nm，均方根粗糙度RMS为3.1nm。
如图3所示，在使用F2气及NH3气进行蚀刻时，在蚀刻后的多晶硅膜SP的表面形成纵横比较大的凹凸且相邻的凹凸间的间隔较窄。需要说明的是，在使用F2气及NH3气对多晶硅进行蚀刻的情况下，算术平均粗糙度Sa为6.7nm，均方根粗糙度RMS为8.3nm。
相对于此，如图4所示，在使用ClF3气体进行蚀刻时，在蚀刻后的多晶硅膜SP的表面形成纵横比较小的凹凸且相邻的凹凸间的间隔较宽。需要说明的是，在使用ClF3气体对多晶硅进行蚀刻的情况下，算术平均粗糙度Sa为3.40nm，均方根粗糙度RMS为4.38nm。
如此，在使用F2气及NH3气进行蚀刻的情况下与使用ClF3气体进行蚀刻的情况下，蚀刻后的多晶硅膜即含硅膜的表面状态显示出相反的倾向。
图3及图4所示的结果是对于蚀刻对象的含硅膜为多晶硅的覆层的结果，即使对于如图1所示的对形成于晶圆W上的图案的孔Pa内的Si膜S进行蚀刻的情况也会得到同样的结果。
根据该结果，本发明人想到使用F2气及NH3气与ClF3气体两者进行蚀刻。图5是表示使用F2气及NH3气与ClF3气体两者对多晶硅的覆层进行蚀刻时的多晶硅的表面状态的SEM图像。需要说明的是，在获得图5的验证结果时，在交替地进行2次使用有ClF3气体的蚀刻与使用有F2气及NH3气的蚀刻后，再次进行使用有ClF3气体的蚀刻。
如图5所示，使用F2气及NH3气与ClF3气体两者的情况与使用其中任一种气体的情况相比，能够减小蚀刻后的多晶硅膜的表面粗糙度。需要说明的是，在使用F2气及NH3气与ClF3气体两者对多晶硅进行蚀刻时，算术平均粗糙度Sa为2.0nm，均方根粗糙度RMS为2.5nm。即使在蚀刻对象的含硅膜为如图1所示的形成于晶圆W上的图案的孔Pa内的Si膜S的情况下，也可以得到与其同样的结果。
如上所述，根据图3～图5所示的验证结果等，如果使用F2气及NH3气与ClF3气体两者，则能够减小蚀刻后的Si膜的表面粗糙度。
＜表面粗糙度改善的机理＞
接下来，对于如上所述通过使用F2气及NH3气与ClF3气体两者能够减小蚀刻后的Si膜的表面粗糙度的机理进行说明。图6是表示使用F2气及NH3气进行蚀刻时的Si膜的状态的说明图。图7是表示使用ClF3气体进行蚀刻时的Si膜的状态的说明图。图6(a)及图7(a)表示蚀刻前的状态，图6(b)及图7(b)表示蚀刻后的状态。
蚀刻对象的含硅膜设定为多晶硅膜。作为多晶硅膜的Si膜S具有结晶取向不同的晶粒G，且在晶粒G的边界存在晶界B。
可以认为，在通过反应物质向表面的扩散·供给、吸附、然后生成反应产物、进而从表面的脱附·扩散而进行蚀刻时，由于F2气的反应性较弱，因此，不仅对晶界B进行蚀刻，而且对整个晶粒G也进行蚀刻，形成间隔相对较窄的凹凸。
另一方面，可以认为，在ClF3气体的情况下，由于ClF3气体的反应性比F2气强很多，因此，存在对Si膜S的整体进行蚀刻、特别是集中于键合较弱的晶界B进行蚀刻的倾向，结果形成间隔较宽的凹凸。可以认为，如果仅用ClF3气体进行蚀刻，则会进一步强调该凹凸形成。
可以认为，通过有效利用这些特征并使用F2气与ClF3气两者进行蚀刻，对于作为对象的Si膜，使精细蚀刻的手法与高速蚀刻的手法组合，最终能够形成平坦的表面。
需要说明的是，可以认为，在蚀刻对象的含硅膜为非晶硅膜的情况下，与多晶硅膜同样地具有块状结构，且块与块之间分别薄薄地存在晶粒，因此，对于F2气与ClF3气体，与多晶硅膜同样地进行蚀刻。
＜本实施方式的其它效果＞
下面，对本实施方式的其它效果进行说明。
本发明人在各种蚀刻条件下进行了验证，结果得到以下见解：在对具有形成有孔以使蚀刻对象部分露出的图案的基板上的Si膜进行蚀刻时，如果使用包含F2气及NH3气的第一含氟气体与包含ClF3气体的第二含氟气体两者作为蚀刻气体，则能够使上述孔内部的蚀刻后的Si膜的表面平坦。下面，对上述见解进行说明。
如前所述，目前Si膜的蚀刻气体使用的是F2气及NH3气与ClF3气体中的任一种。因此，本发明人对使用F2气及NH3气的情况下与使用ClF3气体的情况下的图案的孔的内部的蚀刻后的Si膜的表面的平坦性进行了比较/验证。该比较的结果判明，在使用F2气及NH3气的情况下与使用ClF3气体的情况下，图案的孔的内部的蚀刻后的Si膜的表面形状成为相反。
将上述验证的结果示于图8及图9。图8是表示使用F2气及NH3气对图案化的Si膜进行蚀刻时的Si膜的表面形状的剖面示意图。图9是表示使用ClF3气体对相同的Si膜进行蚀刻时的Si膜的表面形状的剖面示意图。
如图8所示，在使用F2气及NH3气进行蚀刻时，图案P的孔Pa内的蚀刻后的Si膜S的表面成为向上突出的凸形状。
相对于此，如图9所示，在使用ClF3气体进行蚀刻时，图案P的孔Pa内的蚀刻后的Si膜的表面成为向下凹陷的凹形状。
如此，在使用F2气及NH3气进行蚀刻的情况下与使用ClF3气体进行蚀刻的情况下，图案P的孔Pa的内部的蚀刻后的Si膜的表面的形状成为相反。换言之，对于F2气及NH3气与ClF3气体，孔Pa的中心部分的蚀刻速率与孔Pa内部的周边部分的蚀刻速率之比相互不同。
根据该结果，本发明人想到了使用F2气及NH3气与ClF3气体两者进行蚀刻。图10是表示使用F2气及NH3气与ClF3气体两者对图案化的Si膜进行蚀刻时的Si膜的表面形状的剖面示意图。需要说明的是，在获得图10的验证结果时，首先进行F2气及NH3气的供给，另外，交替地进行2次F2气及NH3气的供给与ClF3气体的供给。
如图10所示，在使用F2气及NH3气与ClF3气体两者的情况下，图案P的孔Pa内的蚀刻后的Si膜S的表面变得平坦。
如上所述，根据图8～图10所示的验证结果，如果使用F2气及NH3气与ClF3气体两者，则能够使设置于晶圆W的图案的孔的内部的蚀刻后的Si膜的表面平坦。
＜平坦化的机理＞
接下来，对于如上所述通过使用F2气及NH3气与ClF3气体两者能够使图案的孔的内部的蚀刻后的Si膜的表面平坦的机理进行说明。图11是表示使用ClF3气体与F2气及NH3气作为蚀刻气体时的图案的孔的内部的Si膜的状态的说明图。
在说明上述机理之前，对于仅使用ClF3气体的情况下孔内部的Si膜的表面成为凹形状的机理、及仅使用F2气及NH3气的情况下孔内部的Si膜的表面成为凸形状的机理进行说明。
对于ClF3气体与F2气及NH3气，不仅其分子量不同，而且对Si膜的表面吸附性及对Si膜的反应特性也不同。
另外，在对Si膜S进行蚀刻时，对于到达Si膜S的表面的蚀刻气体分子的密度而言，图案P的孔Pa内部的中心部比周边部高。
如果考虑仅使用ClF3气体的情况，则根据ClF3气体的表面吸附性或反应特性，在图案P的孔Pa内部，难以沿着Si膜S的表面等在平行于晶圆W的表面的方向扩散。因而，可以认为，在针对Si膜S的蚀刻气体仅为ClF3气体的情况下，如图9所示，图案P的孔Pa内的蚀刻后的Si膜的表面变成向下凹陷的凹形状。
另一方面，如果考虑仅使用F2气及NH3气的情况，则根据两气体的表面吸附性或反应特性，容易在图案P的孔Pa内部扩散。因而，不会如仅使用ClF3气体的情况那样孔Pa的中心的Si膜S容易被蚀刻。另外，在分成多个循环进行蚀刻时，因NH3气的存在而导致在前一个循环中产生的反应产物在循环间排气时大多残留在孔Pa内的周边部。而且，通过上述反应产物可促进仅使用F2气及NH3气的蚀刻。因此，在孔Pa内部，与中心部相比周边部进行蚀刻。因而，可以认为，在针对Si膜S的蚀刻气体仅为F2气及NH3气的情况下，如图8所示，图案P的孔Pa内的蚀刻后的Si膜的表面变成向上突出的凸形状。
相对于此，在使用ClF3气体与F2气及NH3气两者的情况下，在设定为首先使用例如F2气及NH3气时，如图11(a)所示，在该阶段前述反应产物H的量在孔Pa内无不均匀存在，因此，孔Pa内部的蚀刻后的Si膜S的表面基本上平坦。然而，该阶段的蚀刻量不充分。其后进行排气时，如图11(b)所示，反应产物H在孔Pa内部倾向残留于周边部。然后，进行使用有ClF3气体的蚀刻时，与前述同样地根据ClF3气体的表面吸附性或反应特性，如图11(c)所示，图案P的孔Pa内的蚀刻后的Si膜的表面成为凹形状。然后，在排气后使用F2气及NH3气时，与中心部相比通过反应产物H可促进在孔Pa内部的周边部的蚀刻，因此，如图11(d)所示，在孔Pa内的蚀刻后的Si膜的表面成为凸形状。然后，在排气后使用ClF3气体时，膜厚较大的孔Pa的中心容易被蚀刻，因此，如图11(e)所示，孔Pa内的蚀刻后的Si膜的表面成为凸形状。可考虑这样的机理。
＜其它实施方式＞
以上对于Si膜的蚀刻方法进行了说明，但本发明的蚀刻方法也可以应用于其它含硅膜。
例如，在对硅锗(SiGe)膜进行蚀刻时，蚀刻气体可使用包含F2气而不包含NH3气的第一含氟气体与包含ClF3气体的第二含氟气体两者。
另外，在以上实施方式中，与包含F2气的第一含氟气体不同的第二含氟气体是包含ClF3气体的气体，但并不限于该例，只要是至少包含ClF3气体、IF7气体、IF5气体或SF6气体的气体即可。
在以上实施方式中，交替地供给包含F2气的第一含氟气体与包含ClF3气体的第二含氟气体，但也可以将第一含氟气体与第二含氟气体混合后同时供给而作为蚀刻气体使用。
另外，将使用有第一含氟气体的蚀刻、第一含氟气体的排气、使用有第二含氟气体的蚀刻及第二含氟气体的排气设定为1个步骤，在重复该步骤时，可以逐渐减少各步骤中的蚀刻量。由此，能够进一步减小蚀刻后的含硅膜的表面粗糙度。
以上对本发明的实施方式进行了说明，但本发明并不限定于上述例子。对于本发明所属的技术领域的普通技术人员而言，显然可以在权利要求书所记载的技术思想的范畴中想到各种变更例或修订例，可理解这些当然属于本发明的保护范围内。

Claims (6)

1.一种含硅膜的蚀刻方法，其特征在于，
其是对基板上的含硅膜进行蚀刻的方法，
使用至少包含F2气的第一含氟气体和至少包含ClF3气体、IF7气体、IF5气体或SF6气体的第二含氟气体两者，对所述含硅膜进行蚀刻。
2.根据权利要求1所述的含硅膜的蚀刻方法，其特征在于，交替地供给所述第一含氟气体和所述第二含氟气体。
3.根据权利要求2所述的含硅膜的蚀刻方法，其特征在于，交替地重复供给所述第一含氟气体和所述第二含氟气体。
4.根据权利要求1所述的含硅膜的蚀刻方法，其特征在于，同时供给所述第一含氟气体和所述第二含氟气体。
5.一种计算机可读存储介质，其存储有在控制蚀刻装置的控制部的计算机上运行的程序，以通过该蚀刻装置执行权利要求1～4中的任一项所述的蚀刻方法。
6.一种含硅膜的蚀刻装置，其特征在于，
其是对基板上的含硅膜进行蚀刻的装置，
具备：
腔室，其收纳所述基板；和，
给气部，其对所述含硅膜供给至少包含F2气的第一含氟气体和至少包含ClF3气体、IF7气体、IF5气体或SF6气体的第二含氟气体两者。
CN201910375455.4A 2018-05-16 2019-05-07 含硅膜的蚀刻方法、计算机存储介质及含硅膜的蚀刻装置 Active CN110504165B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018094597A JP7072440B2 (ja) 2018-05-16 2018-05-16 シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
JP2018-094597 2018-05-16

Publications (2)

Publication Number Publication Date
CN110504165A true CN110504165A (zh) 2019-11-26
CN110504165B CN110504165B (zh) 2023-12-26

Family

ID=68533416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910375455.4A Active CN110504165B (zh) 2018-05-16 2019-05-07 含硅膜的蚀刻方法、计算机存储介质及含硅膜的蚀刻装置

Country Status (5)

Country Link
US (1) US11189498B2 (zh)
JP (1) JP7072440B2 (zh)
KR (1) KR102174108B1 (zh)
CN (1) CN110504165B (zh)
TW (1) TWI797326B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227440A (ja) * 2011-04-21 2012-11-15 Ulvac Japan Ltd シリコン基板のエッチング方法、及びシリコン基板のエッチング装置
CN103782369A (zh) * 2011-09-07 2014-05-07 中央硝子株式会社 干蚀刻方法
CN106663626A (zh) * 2014-09-24 2017-05-10 中央硝子株式会社 附着物的去除方法、干式蚀刻方法以及基板处理装置
CN107112223A (zh) * 2014-10-10 2017-08-29 关东电化工业株式会社 硅化合物用蚀刻气体组合物及蚀刻方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153711A (ja) 1994-11-26 1996-06-11 Semiconductor Energy Lab Co Ltd エッチング装置
US20130295712A1 (en) * 2012-05-03 2013-11-07 Advanced Technology Materials, Inc. Methods of texturing surfaces for controlled reflection
JP6426489B2 (ja) 2015-02-03 2018-11-21 東京エレクトロン株式会社 エッチング方法
WO2017022086A1 (ja) 2015-08-04 2017-02-09 株式会社日立国際電気 半導体装置の製造方法、エッチング方法、及び基板処理装置並びに記録媒体
DE102016200506B4 (de) 2016-01-17 2024-05-02 Robert Bosch Gmbh Ätzvorrichtung und Ätzverfahren
US9984890B2 (en) * 2016-03-02 2018-05-29 Tokyo Electron Limited Isotropic silicon and silicon-germanium etching with tunable selectivity
US10847374B2 (en) * 2017-10-31 2020-11-24 Lam Research Corporation Method for etching features in a stack
US10580782B2 (en) * 2017-12-28 2020-03-03 Micron Technology, Inc. Methods of forming an array of elevationally-extending strings of memory cells individually comprising a programmable charge-storage transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012227440A (ja) * 2011-04-21 2012-11-15 Ulvac Japan Ltd シリコン基板のエッチング方法、及びシリコン基板のエッチング装置
CN103782369A (zh) * 2011-09-07 2014-05-07 中央硝子株式会社 干蚀刻方法
CN106663626A (zh) * 2014-09-24 2017-05-10 中央硝子株式会社 附着物的去除方法、干式蚀刻方法以及基板处理装置
CN107112223A (zh) * 2014-10-10 2017-08-29 关东电化工业株式会社 硅化合物用蚀刻气体组合物及蚀刻方法

Also Published As

Publication number Publication date
KR20190131428A (ko) 2019-11-26
TW202004867A (zh) 2020-01-16
KR102174108B1 (ko) 2020-11-04
TWI797326B (zh) 2023-04-01
US20190355589A1 (en) 2019-11-21
US11189498B2 (en) 2021-11-30
JP2019201102A (ja) 2019-11-21
CN110504165B (zh) 2023-12-26
JP7072440B2 (ja) 2022-05-20

Similar Documents

Publication Publication Date Title
US10191378B2 (en) Mask pattern forming method, fine pattern forming method, and film deposition apparatus
US8722510B2 (en) Trench-filling method and film-forming system
TWI808199B (zh) 選擇性地形成膜之方法及系統
US8093159B2 (en) Manufacturing method of semiconductor device, and semiconductor device
US11342177B2 (en) Treatment to control deposition rate
US20160064246A1 (en) Substrate processing apparatus and method of processing a substrate
TW201403674A (zh) 非晶矽膜形成方法及非晶矽膜形成裝置
KR20130011926A (ko) 어모퍼스 실리콘막의 성막 방법 및 성막 장치
US11984319B2 (en) Substrate processing method and film forming system
CN110504165A (zh) 含硅膜的蚀刻方法、计算机存储介质及含硅膜的蚀刻装置
JP2019129313A (ja) エッチング方法
JP4954734B2 (ja) 基板処理装置及びガス供給方法
WO2011114734A1 (ja) 薄膜形成装置
US11600490B2 (en) Silicon film forming method and substrate processing apparatus
JP7174180B2 (ja) シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
US5460691A (en) Method of treating surface of semiconductor substrate
JP2010202912A (ja) 原子層成長装置および方法
WO2024190150A1 (ja) エッチング方法及びエッチング装置
JP7486398B2 (ja) エッチング方法およびエッチング装置
WO2021060109A1 (ja) 成膜方法
JP2009209435A (ja) 原子層成膜装置
JP6971823B2 (ja) シリコン含有膜のエッチング方法、コンピュータ記憶媒体、及びシリコン含有膜のエッチング装置
TW202338990A (zh) 基板處理裝置、基板處理方法、半導體裝置之製造方法及程式
JP2024129581A (ja) エッチング方法及びエッチング装置
JP2024129590A (ja) エッチング方法及びエッチング装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant