CN110474640A - 具有不确定的保持时间的采样和保持电路 - Google Patents

具有不确定的保持时间的采样和保持电路 Download PDF

Info

Publication number
CN110474640A
CN110474640A CN201910391798.XA CN201910391798A CN110474640A CN 110474640 A CN110474640 A CN 110474640A CN 201910391798 A CN201910391798 A CN 201910391798A CN 110474640 A CN110474640 A CN 110474640A
Authority
CN
China
Prior art keywords
section
sampling
signal
comparator
sar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910391798.XA
Other languages
English (en)
Inventor
R·V·库尔卡尼
S·A·莫尔
K·U·贾德吉尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN110474640A publication Critical patent/CN110474640A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/462—Details of the control circuitry, e.g. of the successive approximation register
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本申请公开了具有不确定的保持时间的采样和保持电路。设备(100，第13段)包括电容式数模转换器(CDAC)(102，第14段)，其还包括多个电容器(200，第19段)，以对模拟输入信号(109，第19段)进行采样。采样的模拟输入信号被转换成数字信号(第15段)，并且数字信号由逐次逼近寄存器(SAR)(108，第14段)存储。此后，SAR将存储的数字信号再生成(第17段)到复位的多个电容器，并且比较器(114，第38段)被配置为放大器(第38段)以生成存储的数字信号的等效模拟电压(第17段)。

Description

具有不确定的保持时间的采样和保持电路
背景技术
采样和保持电路用于各种应用，诸如示波器、模拟解调器、手势识别等。采样和保持电路执行的基本功能是促进示波器中的设置触发、执行数据解调或设置无线电接收器中的解调偏置电平、存储最后记录的手势等。
采样和保持电路还用在逐次逼近模数转换器中，该逐次逼近模数转换器是一种模数转换器，其经由二分查找将连续的模拟波形转换为离散的数字表示。
发明内容
比较器和保持电路包括电容式数模转换器(CDAC)，其还包括多个电容器，以对模拟输入信号进行采样。耦合到CDAC的比较器将采样的模拟输入信号转换为数字信号，该数字信号被存储在逐次逼近寄存器(SAR)中。此后，SAR将存储的数字信号再生成到复位的多个电容器，以及比较器被配置为放大器以生成存储的数字信号的等效模拟电压。
如本文中所描述的，比较器的输出在采样期间耦合到SAR并且将采样的模拟输入信号转换成数字信号。然而，对于存储的数字信号的等效模拟电压的生成，比较器的输出被反馈到其反相输入。在这种情况下，比较器作为放大器操作，其放大多个电容器的输出，这些电容器利用再生成的存储的数字信号再充电。
附图说明
详细的描述参考附图被描述。在附图中，参考标记的最左边的(一个或更多个)数字标识首次出现参考标记的图。在整个附图中使用相同的数字来引用类似的特征和组件。
图1是逐次逼近寄存器模数转换器(SAR ADC)的示例框图，其实施具有如本文中所描述的不确定保持时间的采样和保持电路(S&H电路)。
图2是在如本文中所描述的模拟输入信号的采样期间的SAR ADC的CDAC和比较器的一个示例实施方式。
图3是在如本文中所描述的设备转换模式期间的SAR ADC的CDAC和比较器的一个示例实施方式。
图4是在如本文中所描述的复位或移除多个电容器上的电压期间的SARADC的CDAC和比较器的一个示例实施方式。
图5是在如本文中所描述的再生成采样的模拟输入电压的过程期间的SAR ADC的CDAC和比较器的一个示例实施方式。
图6是如本文中所描述的说明SAR ADC的操作的示例时序图。
图7是如本文中所描述的说明用于使用SAR-ADC构建框来生成模拟输出的示例方法的示例过程图表。
具体实施方式
图1是设备100的框图。设备100是用于数据转换器的采样和保持电路。在本文中所描述的实施例中，设备100是逐次逼近寄存器模数转换器(SARADC)。因此，在某些情况下，设备100也称为SAR ADC 100。
如所描绘的，SAR ADC 100包括：电容式数模转换器(CDAC)102，其接收模拟输入信号(Vin)104和控制信号106；逐次逼近寄存器(SAR)108，其耦合到CDAC 102，其中SAR 108接收采样信号110和比较器输出112；以及比较器114，其耦合到SAR108。SAR ADC 100还示出了比较器114以接收偏置电压(Vbias)116和来自CDAC 102的模拟信号输出118。此外，SAR 108示出了数字输出值120，该数字输出值120包括采样的Vin 104的数字表示。
在一个实施例中，SAR ADC 100可以被配置成处于转换模式。在转换模式中，SARADC 100通过CDAC 102对Vin 104进行采样。此后，SAR ADC 100执行二分查找以将Vin 104的采样转换为其数字等效。例如，二分查找包括“N”个(其中N是整数)转换循环(cycle)以确定最佳地表示Vin 104的采样的N位数字值。在该示例中，控制信号106促进CDAC 102的电容器的逐次切换(如下面进一步描述的)，以生成采样的Vin 104的N位数字值。在该转换模式中，比较器114的输出被反馈到SAR 108。
如本文中所描述的，SAR 108被配置为存储采样的Vin 104的N位数字值。此外，SAR108将控制信号106提供给CDAC 102。控制信号106可以包括时钟信号，该时钟信号用于触发Vin 104的采样、采样的Vin 104的转换以及将存储的N位数字信号再生成到复位的CDAC102，如本文中所描述的。
在利用再生成的N位数字信号对复位的CDAC 102充电之后，比较器114被配置为用作放大器以便放大CDAC 102的输出(即，模拟信号输出118)。放大器的输出包括存储的N位数字信号的等效模拟电压。
图2说明在如本文中所描述的模拟输入信号的采样期间，SAR ADC 100的CDAC 102和比较器114的一个示例实施方式。例如，采样由来自控制信号106的时钟信号(未示出)触发。在该示例中，时钟信号可以从由SAR 108接收的外部采样信号110导出。
如所示出的，CDAC 102包括多个“N”电容器200、多个“N”开关202、具有Vin开关204的输入电压(Vin)104、参考电压(Vref)206、接地开关208、多个接地端210、比较器114、具有Vout开关214的输出电压(Vout)212以及将比较器114的输出连接到SAR 108的反馈112。CDAC 102还示出控制信号106，该控制信号106控制多个开关202、Vin开关204和接地开关208。
在一个实施例中，通过多个电容器200A、200B、200C到200-N对Vin 104进行采样，其中N是用于采样的多个量化位的数量。例如，电容器200A至200D用于对Vin 104进行采样。在该示例中，用于该采样的位的等效数量是至少四位(即，N＝4)。即，每个采样可以由数字输出值120处的四位数字信号表示。因此，多个电容器200中的每个电容器被配置为根据要采样的Vin 104的量而充电特定的电压。
为了实施Vin 104的采样，例如，控制信号106将诸如时钟信号的控制信号发送到CDAC 102。该时钟信号促进多个开关202、Vin开关204和接地开关208的激活。Vin开关204的激活将多个电容器200的一端连接到Vin 104，而激活的接地开关208将多个电容器200的另一端连接到地210。例如，取决于要采样的Vin 104的值，多个电容器200中的每个电容器将被充电到对应的值。在上面的示例中，其中N是四位，Vin 104的最大值可以将多个电容器200中的每个电容器充电到它们对应的最大值。
例如，对于十六伏-最大值(其中N＝4)，则电容器200A至200D将被充电至其对应的最大充电值。在该示例中，对应的最大充电值分别包括电容器200A至200D的8V、4V、2V和1V。即，在最大值处，电容器200A至200D中的每个将对应于位值1，即“1111”。
在Vin 104的采样值是一伏特的另一示例中，最低有效位(LSB)-电容器200D被充电到其最大值。在该另一示例中，电容器200A至200D的电荷对应于位值“0001”。
在如上所述的Vin 104的采样期间，Vout 212与比较器114的输出断开连接。换句话说，Vout开关214断开，并且SAR ADC 100不生成N位数字值的等效模拟电压。
图3说明在如本文中所描述的转换模式期间，SAR ADC 100的CDAC 102和比较器114的一个示例实施方式。
如上面在图2中所描述的对Vin 104进行采样之后，SAR ADC 100被配置为执行将采样的模拟Vin 104转换为N位数字信号。N位数字信号包括大致上(more or less)对应于采样的Vin 104的N位数字值。小的差异或变化是由于采样期间的量化误差。
例如，在通过电容器200A至200D对Vin 104进行采样的情况下，N位数字信号被配置为具有四位(即，N＝4)。在该示例中，电容器200的数量可以限于至少四个电容器以生成位0000至1111。
如所描绘的，控制信号106可以逐次地激活多个开关202，以便将多个电容器200中的每个连接到Vref 206。另一方面，在将多个电容器200的电荷转换成其N位数字信号的过程期间，控制信号106可以使Vin开关204、接地开关208和Vout开关214不激活。
在一个实施例中，来自控制信号106的不同量的Vref 206用于检测在Vin104的采样期间多个电容器200中的哪个或哪些特定电容器被充电。
例如，在上面的图1中的Vin 104的采样之后，通过将开关202A连接到Vref 206来确定最高有效位(MSB)，同时将多个开关202中的其余开关连接到接地端210。比较器114将电容器200A的电荷和Vref 206之间的组合(例如，差异)与Vbias 116进行比较，以便获得MSB。在此示例中，比较输出用于将MSB设置为逻辑1或0。
例如，如果电容器200A没有任何电荷，则来自比较器114的比较输出用作将MSB状态改变为逻辑0的基础。否则，所得到的比较用于维持MSB的逻辑1。此后，对电容器200B执行类似的过程，直到确定N位数字信号。
在一个实施例中，SAR 108用作上述导出的N位数字信号的存储装置或存储器(例如，用于充电的电容器200A至200D的位1111)。在该实施例中，可以稍后将数字信号再生成到如本文中所描述的复位的多个电容器200。
与上面的Vin 104的采样类似，在将采样的Vin 104转换为其N位数字信号或值期间，Vout 212与比较器114的输出断开连接。换句话说，Vout开关214断开，并且SAR ADC 100不生成N位数字值的等效模拟电压。
图4说明在复位或移除如本文中所描述的多个电容器的电压电荷期间，SAR ADC100的CDAC 102和比较器114的一个示例实施方式。
如上面在图3中所描述的，在将采样的Vin 104转换为其N位数字等效或值之后，CDAC 102被配置为执行多个电容器200中的电荷的移除。
在一个实施例中，控制信号106激活多个开关202，以便将多个电容器200连接到接地端210。此外，控制信号106配置接地开关208以将多个电容器200的另一端连接到如所示的顶部接地端210。在该实施例中，多个电容器200中的每个电容器的两端连接到地，用于电容器放电。
例如，在Vin 104的采样导致电容器200A和200B的电压电荷的情况下，复位将这些电压电荷汲取(drain)到地面。在该示例中，电容器200A和200B在复位之后将具有零电压。
在复位CDAC 102中的多个电容器200期间，通过将比较器114的输出连接到反相输入400以形成反馈402，比较器可以被配置用作放大器。例如，不是在采样和转换采样模拟Vin 104期间将比较器输出112连接到SAR 108，而是比较器输出112被反馈到比较器114的反相输入400，以形成反馈402。在该示例中，比较器114的配置被变换以用作模拟输出信号118的放大器。
类似于上面的Vin 104的采样和采样的Vin 104的转换，在CDAC 102的复位期间，Vout 212与比较器114的输出断开连接。换句话说，Vout开关214是断开的，并且SAR ADC100不生成N位数字值的等效模拟电压。
图5说明了在如本文中所描述的再生成采样的模拟输入电压的过程期间，SAR ADC100的CDAC 102和比较器114的一个示例实施方式。
在将采样的Vin 104转换为其N位数字值、移除如上面所描述的多个电容器200中的电荷，以及复位CDAC 102之后，存储的N位数字等效可以是由SAR 102再生成并重新供应给多个电容器200的。在N位数字等效或值的再生成期间，比较器114被配置为用作模拟输出信号118的放大器，比较器114从CDAC 102接收该模拟输出信号118。
在一个实施例中，再生成的N位数字信号可以通过控制信号106耦合到多个电容器200。例如，对于具有逻辑位“1000”的再生成的数字信号，最高有效位(MSB)-电容器200A将被充电到其最大值以对应于逻辑1，而电容器200B-200D未被充电(即，连接到接地端210)以对应于逻辑0。在该示例中，通过将电容器200A连接到Vref 206，电容器200A被充电到其最大值。在该示例中，控制信号106促进开关202A的激活，以便将电容器200A连接到Vref 206。该连接对应于MSB中的逻辑1。
如本文中所描述的，由比较器变来的放大器可以在Vout 212处提供再生成的N位数字值的等效模拟电压信号。采样、转换、复位、配置比较器以用作放大器，以及N位数字值的再生成的步骤克服了如本文中所描述的CDAC102中的下降。
图6说明了如本文中所描述的SAR ADC 100的操作的示例时序图600。
如所描绘的，获取时间(tACQ)602是Vin 104的采样周期，其中采样周期包括信号采样开始时间604和转换开始时间606之间的差。在一个实施例中，信号采样开始时间604和转换开始时间606分别包括采样控制信号608的上升沿和下降沿。在该实施例中，采样控制信号608类似于来自控制信号106的时钟信号，其中时钟信号用作Vin 104的采样的参考。如所示出的，tACQ602包括由CDAC 102的多个电容器200对Vin 104进行采样的时间。
另一方面，转换时间周期(tCNV)610由时钟信号或采样控制信号608的下降沿触发。采样控制信号608的下降沿启动转换开始时间606。在一个实施例中，tCNV 608包括在N个转换循环之后将采样的Vin 104转换成N位数字信号的时间周期。在该实施例中，tCNV 610包括复位开始时间612和转换开始时间606之间的时间差。例如，复位开始时间610包括将多个电容器200连接到电路接地端210的时间。
在一个实施例中，在采样周期一直到复位开始时间612期间，Vout 212未定义(即，无输出)。原因是，Vout开关214将Vout 212与比较器114断开连接。然而，当在再生成开始时间614处将N位数字信号再生成到多个电容器200，并且配置比较器114以用作放大器时，Vout 212包括大致上等于采样的模拟Vin 104的模拟信号。
图7示出了如本文中所描述的说明用于使用SAR-ADC构建框来生成模拟输出的示例方法的示例过程图表700。描述该方法的顺序不旨在被解释为限制，并且可以以任何顺序组合任何数量的所描述的方法框以实施该方法或替代方法。附加地，在不脱离本文中所描述的主题的精神和范围的情况下，可以从方法中删除个别框。此外，该方法可以以任何合适的硬件、软件、固件或其组合来实施，而不脱离本发明的范围。
在框702处，执行由多个电容器对模拟输入信号进行采样。例如，多个电容器200用于对Vin 104进行采样。在该示例中，取决于要采样的Vin 104的量，多个电容器200中的每个电容器将被充电到特定值。
例如，在N是四位的情况下，最大采样值可以将多个电容器200中的每个电容器充电到它们的对应的最大值。
在一个实施例中，在如图6中所示的tACQ 602时间周期期间，执行Vin 104的采样。在该实施例中，当采样控制信号608的时钟信号处于逻辑高时实施采样。
在框704处，通过比较器将采样的模拟输入信号转换为数字信号。例如，从采样控制信号608的下降沿(即，转换开始时间606)开始，SAR ADC 100被配置为执行将采样的模拟Vin 104转换为N位数字信号。在该示例中，控制信号106用于促进N个转换循环以导出N位数字信号。在该示例中，采样控制信号608的时钟信号处于逻辑低。
在框706处，执行通过逐次逼近寄存器(SAR)存储数字信号。例如，SAR 108或SAR逻辑108用作存储N位数字信号的存储器。
在框708处，执行复位多个电容器。例如，多个电容器200中的每个电容器的两端连接到地面。在该示例中，控制信号106促进多个电容器200的接地。
在框710处，确定采样信号是否等于“1”。如果确定为“是”，则执行框712。
在框712处，Vout与放大器断开连接。在框710处，如果确定为“否”，则执行框714。
在框714处，执行基于存储在SAR中的数字信号将电荷再生成到多个电容器。例如，SAR 108通过将逻辑位供应给CDAC 102来再生成存储的N位数字信号。在该示例中，CDAC102的多个电容器200生成数字信号300的等效模拟信号。
在框716处，确定采样信号是否等于“1”。如果确定为“是”，则执行框712。
在框712处，Vout与放大器断开连接。在框716处，如果确定为“否”，则执行框718。
在框718处，执行将比较器变换到放大器。例如，比较器114的输出被反馈到其反相输入。在该示例中，比较器被配置为用作放大器，即放大器-比较器。
在框720处，确定采样信号是否等于“1”。如果确定为“是”，则执行框712。
在框712处，Vout与放大器断开连接。在框720处，如果确定为“否”，则执行框722。
在框722处，执行由比较器变来的放大器生成等效模拟输入信号。例如，在框702处，Vout 212生成大致上等于采样的模拟输入信号104的等效模拟输入信号。在该示例中，用作放大器的比较器114放大模拟输出信号118，其是再生成的N位数字信号的等效模拟值。
在框724处，执行开始内部时间。例如，内部计时器是采样控制信号608的时钟信号的逻辑低。在该示例中，当Vout开关214将Vout 212连接到比较器变来的放大器的输出时，内部时间开始。
在框726处，执行内部时间与阈值的比较。例如，阈值被配置为包括Vout212生成等效模拟输入信号的时间周期。在该示例中，当阈值至少等于内部时间时，则在框728处，Vout212与比较器变来的放大器断开连接。在断开连接时，该过程再次返回到框708处的复位多个电容器。
否则，如果内部时间小于阈值，则在框730处，确定采样信号是否等于“1”。如果确定为“是”，则执行框712。
在框712处，Vout与放大器断开连接。在框720处，如果确定为“否”，则在726处执行内部时间与阈值的比较。

Claims (20)

1.一种采样和保持电路(100，第13段)，其包括：
电容式数模转换器即CDAC(102，第14段)，所述CDAC包括：
多个电容器(200，第19段)，其采样模拟输入信号(104，第19段)；
耦合到所述多个电容器的接地端(210，第19段)，其中，在对所述模拟输入信号的所述采样之后，所述接地端提供所述多个电容器中的复位(第37段)；
耦合到所述多个电容器的比较器(114，第38段)，其中，所述比较器将采样的模拟输入信号转换成数字信号(第15段)；
逐次逼近寄存器即SAR(108，第14段)，所述SAR接收并存储所述数字信号，其中，所述SAR将所述数字信号再生成并耦合(第17段)到所述CDAC的所述多个电容器，其中，所述比较器被配置为放大器(第38段)以放大所述CDAC的输出。
2.根据权利要求1所述的采样和保持电路，其还包括多个开关(202，第19段)，以将所述多个电容器连接到所述接地端，以复位所述多个电容器。
3.根据权利要求2所述的采样和保持电路，其中，在将采样的输入信号转换成所述数字信号之后执行所述复位(第37段)。
4.根据权利要求1所述的采样和保持电路，其中，在转换模式期间，通过将所述多个电容器上的电压与偏置电压即Vbias进行比较来导出所述数字信号。
5.根据权利要求1所述的采样和保持电路，其还包括控制信号(106，第10段)，所述控制信号由所述SAR提供给所述CDAC，其中，所述控制信号包括具有上升沿的时钟信号(第45段)，所述上升沿触发由所述CDAC进行的所述采样。
6.根据权利要求5所述的采样和保持电路，其中，当时钟信号处于逻辑高状态时(第51段)，所述放大器的输出电压即Vout(212，第47段)由Vout开关(214，第47段)断开连接。
7.根据权利要求5所述的采样和保持电路，其中，所述时钟信号的下降沿(第45段)触发转换模式(第15段)，所述转换模式包括将所述采样的模拟输入信号转换成所述数字信号。
8.根据权利要求1所述的采样和保持电路，其中，通过将所述比较器的输出反馈(第38段)到所述比较器的反相输入来配置所述放大器。
9.一种设备(100，第13段)，其包括：
电路接地端(210，第19段)；
多个电容器(200，第19段)，其采样模拟输入信号(104，第19段)；
耦合到所述多个电容器的比较器(114，第38段)，其中，其将采样的模拟输入信号转换(第15段)为数字信号(第15段)，其中，在所述采样的模拟输入信号的转换之后复位所述多个电容器，其中，将所述数字信号耦合到所述多个电容器，并且所述比较器被配置为放大器(第38段)以放大所述多个电容器的输出，其中，所述放大器生成所述数字信号的等效模拟电压(第17段)。
10.根据权利要求9所述的设备，其还包括多个开关(202，第19段)，以将所述多个电容器连接到接地端，以复位所述多个电容器。
11.根据权利要求9所述的设备，其还包括逐次逼近寄存器即SAR(108，第14段)，所述SAR存储数字等效，其中，将所述数字信号耦合到所述多个电容器。
12.根据权利要求9所述的设备，其中，所述多个电容器接收控制信号(106，第36段)，所述控制信号包括具有上升沿(第45段)的时钟信号，其中所述上升沿触发所述模拟输入信号的所述采样。
13.根据权利要求12所述的设备，其中，所述时钟信号的下降沿(第45段)触发转换模式(第15段)，所述转换模式包括将所述采样的模拟输入信号转换成所述数字信号。
14.根据权利要求11所述的设备，其中，通过将所述比较器的输出反馈(第38段)到所述比较器的反相输入来配置所述放大器。
15.一种逐次逼近寄存器模数转换器即SAR ADC(100，第13段)包括：
多个电容器(200，第19段)，其采样模拟输入信号(104，第19段)；
耦合到所述多个电容器的接地端(210，第19段)，其中，所述接地端复位(第37段)所述多个电容器中的每个电容器；
耦合到所述多个电容器的比较器(114，第38段)，其中，所述比较器将采样的模拟输入信号转换(第15段)为数字信号；
逐次逼近寄存器即SAR(108，第14段)，所述SAR存储所述数字信号，其中，所述SAR将存储的数字信号再生成并耦合(第17段)到复位的所述多个电容器，其中，所述比较器被配置为放大器(第38段)，以生成所述数字信号的等效模拟电压(第17段)。
16.根据权利要求15所述的SAR ADC，其还包括多个开关(202，第19段)，以将所述多个电容器连接到所述接地端，以复位所述多个电容器。
17.根据权利要求16所述的SAR ADC，其中，在将采样的输入电压信号转换为所述数字信号(第37段)之后执行所述复位。
18.根据权利要求15所述的SAR ADC，其中，所述比较器通过将所述多个电容器的电容器电荷与偏置电压即Vbias(第30段)进行比较来导出所述数字信号。
19.根据权利要求15所述的SAR ADC，其还包括控制信号(106，第36段)所述控制信号由所述SAR提供给所述多个电容器，其中，所述控制信号包括具有上升沿(第45段)的时钟信号，所述上升沿触发所述模拟输入信号的所述采样。
20.根据权利要求19所述的SAR ADC，其中，所述时钟信号的下降沿(第45段)触发转换模式，所述转换模式包括将所述采样的模拟输入信号转换为所述数字信号。
CN201910391798.XA 2018-05-11 2019-05-13 具有不确定的保持时间的采样和保持电路 Pending CN110474640A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/977,910 2018-05-11
US15/977,910 US10673455B2 (en) 2018-05-11 2018-05-11 Sample and hold circuit with indefinite holding time

Publications (1)

Publication Number Publication Date
CN110474640A true CN110474640A (zh) 2019-11-19

Family

ID=68463366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910391798.XA Pending CN110474640A (zh) 2018-05-11 2019-05-13 具有不确定的保持时间的采样和保持电路

Country Status (2)

Country Link
US (2) US10673455B2 (zh)
CN (1) CN110474640A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117957780A (zh) * 2021-06-14 2024-04-30 特忆智能科技 用于交叉开关电路的多级模数转换器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10673455B2 (en) * 2018-05-11 2020-06-02 Texas Instruments Incorporated Sample and hold circuit with indefinite holding time
CN110912545A (zh) * 2019-12-04 2020-03-24 电子科技大学 低输入信号串扰多路时分复用sar adc电路系统
JPWO2022044491A1 (zh) * 2020-08-28 2022-03-03
GB2605466A (en) * 2021-06-21 2022-10-05 Nordic Semiconductor Asa Error-feedback SAR-ADC
CN114826259A (zh) * 2022-04-13 2022-07-29 中国电子科技集团公司第三十八研究所 一种高速低功耗逐次逼近型模数转换器及模数转换方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576708A (en) * 1994-01-05 1996-11-19 Texas Instruments Incorporated Automatic offset tracking and correcting circuit and method of operation
US20090073018A1 (en) * 2007-09-13 2009-03-19 Texas Instruments Incorporated High Speed High Resolution ADC Using Successive Approximation Technique
US7741981B1 (en) * 2008-12-30 2010-06-22 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Dual-use comparator/op amp for use as both a successive-approximation ADC and DAC
US20110080925A1 (en) * 2009-10-07 2011-04-07 Texas Instruments Incorporated Low power, high speed multi-channel data acquisition system and method
US20120075128A1 (en) * 2010-09-29 2012-03-29 Fujitsu Semiconductor Limited Successive approximation a/d converter
US20120218235A1 (en) * 2011-02-25 2012-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Systems And Methods Providing Active And Passive Charge Sharing In A Digital To Analog Converter
US20120326901A1 (en) * 2010-12-20 2012-12-27 Stmicroelectronics R&D (Shanghai) Co. Ltd. System and Method for Analog to Digital (A/D) Conversion
CN104205645A (zh) * 2012-03-22 2014-12-10 美国亚德诺半导体公司 适用于模数转换器的参考电路与包括这样参考电路的模数转换器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4200863A (en) * 1977-10-03 1980-04-29 The Regents Of The University Of California Weighted capacitor analog/digital converting apparatus and method
US4641130A (en) * 1985-03-29 1987-02-03 Rca Corporation Analog-to-digital converter with scaling of input signal
US4709225A (en) * 1985-12-16 1987-11-24 Crystal Semiconductor Corporation Self-calibration method for capacitors in a monolithic integrated circuit
DE3750797D1 (de) * 1986-09-01 1995-01-12 Siemens Ag Analog-Digital-Umsetzer mit Kapazitätsnetzwerk.
US4982194A (en) * 1989-04-20 1991-01-01 Harris Corporation Back-sampling charge redistribution analog to digital converter
JP3902778B2 (ja) * 2004-01-07 2007-04-11 株式会社半導体理工学研究センター アナログディジタル変換回路
US7796079B2 (en) * 2009-01-28 2010-09-14 Freescale Semiconductor, Inc. Charge redistribution successive approximation analog-to-digital converter and related operating method
JP5332041B2 (ja) * 2009-03-13 2013-11-06 ルネサスエレクトロニクス株式会社 固体撮像装置
US8797204B2 (en) * 2009-09-01 2014-08-05 The Regents Of The University Of Michigan Low-power area-efficient SAR ADC using dual capacitor arrays
US20110254569A1 (en) * 2010-04-15 2011-10-20 Peter Bogner Measurement apparatus
US8581770B2 (en) * 2011-05-04 2013-11-12 Texas Instruments Incorporated Zero-power sampling SAR ADC circuit and method
JP2013201691A (ja) * 2012-03-26 2013-10-03 Toshiba Corp 逐次比較型ａ／ｄ変換器
TWI514777B (zh) * 2012-08-03 2015-12-21 Realtek Semiconductor Corp 預測性逐漸逼近式類比數位轉換裝置及其方法
JP6213570B2 (ja) * 2013-10-01 2017-10-18 富士通株式会社 Ａ／ｄ変換器およびａ／ｄ変換器の校正方法
US9998137B1 (en) * 2016-09-19 2018-06-12 Marvell International Ltd. Power-efficient successive-approximation analog-to-digital converter using LSB averaging
US10673455B2 (en) * 2018-05-11 2020-06-02 Texas Instruments Incorporated Sample and hold circuit with indefinite holding time

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5576708A (en) * 1994-01-05 1996-11-19 Texas Instruments Incorporated Automatic offset tracking and correcting circuit and method of operation
US20090073018A1 (en) * 2007-09-13 2009-03-19 Texas Instruments Incorporated High Speed High Resolution ADC Using Successive Approximation Technique
US7741981B1 (en) * 2008-12-30 2010-06-22 Hong Kong Applied Science And Technology Research Institute Co., Ltd. Dual-use comparator/op amp for use as both a successive-approximation ADC and DAC
US20110080925A1 (en) * 2009-10-07 2011-04-07 Texas Instruments Incorporated Low power, high speed multi-channel data acquisition system and method
US20120075128A1 (en) * 2010-09-29 2012-03-29 Fujitsu Semiconductor Limited Successive approximation a/d converter
US20120326901A1 (en) * 2010-12-20 2012-12-27 Stmicroelectronics R&D (Shanghai) Co. Ltd. System and Method for Analog to Digital (A/D) Conversion
US20120218235A1 (en) * 2011-02-25 2012-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Systems And Methods Providing Active And Passive Charge Sharing In A Digital To Analog Converter
CN104205645A (zh) * 2012-03-22 2014-12-10 美国亚德诺半导体公司 适用于模数转换器的参考电路与包括这样参考电路的模数转换器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117957780A (zh) * 2021-06-14 2024-04-30 特忆智能科技 用于交叉开关电路的多级模数转换器
CN117957780B (zh) * 2021-06-14 2024-07-19 特忆智能科技 用于交叉开关电路的多级模数转换器

Also Published As

Publication number Publication date
US20200252077A1 (en) 2020-08-06
US11139823B2 (en) 2021-10-05
US20190348993A1 (en) 2019-11-14
US10673455B2 (en) 2020-06-02

Similar Documents

Publication Publication Date Title
CN110474640A (zh) 具有不确定的保持时间的采样和保持电路
US20200412373A1 (en) Method and circuit for noise shaping sar analog-to-digital converter
US8669896B2 (en) Successive-approximation-register analog-to-digital convertor and related controlling method
CN109644003B (zh) 具有重叠参考电压范围的逐次逼近寄存器（sar）模数转换器（adc）
US8633844B2 (en) Performing digital windowing in an analog-to-digital converter (ADC)
US7049993B2 (en) Analog-to-digital converter and microcomputer in which the same is installed
US10778239B2 (en) Electronic circuit for implementing modulator configured to perform noise shaping in digital domain
US20110148500A1 (en) Sample hold circuit and method thereof for eliminating offset voltage of analog signal
US8836563B2 (en) Analog to digital converter (ADC) with comparator function for analog signals
WO2003084072A2 (en) Analog-to-digital conversion
KR102139939B1 (ko) 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법
US10461767B1 (en) Successive approximation register (SAR) analog to digital converter (ADC) with switchable reference voltage
WO2013015672A1 (en) Low power high resolution analogue to digital converter and method thereof
CN109921795B (zh) 逐次逼近型模数转换器、基于双比较器的纠错方法及装置
JP5695629B2 (ja) 逐次比較型ａ／ｄ変換器及びそれを用いたマルチビットデルタシグマ変調器
CN217470116U (zh) 一种信号量化装置和图像传感器
KR101982635B1 (ko) 아날로그-디지털 신호 변환 장치 및 신호 변환 방법
CN113126540B (zh) 微控制器及控制方法
US20190363727A1 (en) Analog-to-digital converter and electronic device comprising the same
KR101354650B1 (ko) 연속 근사 아날로그-디지털 변환기
CN110474643A (zh) 具有反冲线性化的逐次逼近寄存器模/数转换器
US11913788B2 (en) Round robin sensor device for processing sensor data
US11245412B2 (en) SAR ADC using value shifted capacitive DAC for improved reference settling and higher conversion rate
EP3145087B1 (en) Method and apparatus for indirect conversion of voltage value to digital word
Jingjing et al. 200MS/s 10bit SAR ADC with 1.5 bit redundant acceleration

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination