CN110459477A - 半导体器件的制造方法 - Google Patents
半导体器件的制造方法 Download PDFInfo
- Publication number
- CN110459477A CN110459477A CN201910716852.3A CN201910716852A CN110459477A CN 110459477 A CN110459477 A CN 110459477A CN 201910716852 A CN201910716852 A CN 201910716852A CN 110459477 A CN110459477 A CN 110459477A
- Authority
- CN
- China
- Prior art keywords
- semiconductor devices
- groove
- gate
- silicon
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 94
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 86
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 86
- 239000010703 silicon Substances 0.000 claims abstract description 86
- 238000005530 etching Methods 0.000 claims abstract description 68
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 230000003647 oxidation Effects 0.000 claims abstract description 4
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 4
- 239000010410 layer Substances 0.000 claims description 138
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 22
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000004020 conductor Substances 0.000 claims description 10
- 239000011229 interlayer Substances 0.000 claims description 10
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 10
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 8
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000007788 liquid Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 230000003628 erosive effect Effects 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims 1
- 239000010931 gold Substances 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000006835 compression Effects 0.000 description 2
- 238000007906 compression Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种半导体器件的制造方法，半导体器件的嵌入式外延层的形成步骤包括：步骤一、在硅衬底上定义出嵌入式外延层的形成区域；步骤二、采用第一次干法硅刻蚀工艺形成第一凹槽，所述第一凹槽的剖面结构呈方形或U形；步骤三、采用第二次湿法硅刻蚀工艺使第一凹槽刻蚀成为剖面结构呈Σ形状的第二凹槽；步骤四、对第二凹槽进行扩大，包括分步骤：步骤41、采用硅的热氧化工艺在第二凹槽的内侧面形成一层热氧化层；步骤42、去除热氧化层；步骤43、采用第三次湿法硅刻蚀工艺继续对硅进行刻蚀使第二凹槽第二次扩大；重复0次以上步骤41至43；步骤五、在第二凹槽中填充嵌入式外延层。本发明能增加嵌入式外延层的体积，提高器件的性能。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种半导体器件的制造方法。
背景技术
应力沟道晶体管，在集成电路工业中被广泛的研究，利用镶嵌的外延层如SiGe 技术，可以显著的提高沟道的载流子迁移率，从而提高器件的性能，进而不断地微缩 晶体管的尺寸，实现更大规模的集成度。从现有的研究来看在沟道上施加拉应力能提 高电子的迁移率，而施加压应力则能提高空穴的迁移率。嵌入式锗硅(SiGe)外延层 被广发应用以提高PMOS的的性能，嵌入式SiGe外延层通过在PMOS在源区或漏区嵌 入SiGe外延层材料，能够向沟道区施加压应力，使得PMOS的性能得到显著的提升。 一般应力越大，沟道载流子的迁移率提升越高。同样，NMOS管也能通过嵌入式外延层 来提高沟道载流子的迁移率。
如图1A至图1B所示，是现有半导体器件的制造方法的各步骤中的器件结构示意图；现有半导体器件的制造方法中的半导体器件具有嵌入式外延层，嵌入式外延层的 形成步骤包括：
步骤一、如图1A所示，在硅衬底101上定义出嵌入式外延层的形成区域。
现有方法中，在所述硅衬底101上还形成有场氧化层102，由所述场氧化层102 隔离出有源区。在所述有源区中也能根据需要形成阱区。
定义所述嵌入式外延层的形成区域是采用到硬质掩模层105，首先在所述硅衬底101上形成所述硬质掩模层105，之后光刻打开所述嵌入式外延层的形成区域，之后 进行所述硬质掩模层105的刻蚀将所述嵌入式外延层的形成区域的所述硬质掩模层 105去除。
所述硬质掩模层105的材料包括氮化硅。
所述半导体器件包括有栅极结构，所述嵌入式外延层位于所述半导体器件的源区或漏区，所述源区和所述漏区分别位于所述栅极结构的两侧。
所述栅极结构包括叠加而成的栅介质层103和栅极导电材料层如多晶硅栅104。
所述半导体器件为PMOS管时，所述嵌入式外延层的材料为SiGe。所述半导体器 件为NMOS管时，所述嵌入式外延层的材料为SiP。
步骤二、如图1A所示，采用干法硅刻蚀工艺在所述硅衬底101上的所述嵌入式 外延层的形成区域形成第一凹槽106a，所述第一凹槽106a的剖面结构呈方形或U形。
步骤三、如图1B所示，采用湿法硅刻蚀工艺继续对所述嵌入式外延层的形成区 域的硅进行刻蚀，所述第二次湿法硅刻蚀工艺使所述第一凹槽106a刻蚀成为第二凹 槽106b，所述第二凹槽106b的剖面结构呈Σ形状。
所述湿法硅刻蚀工艺的刻蚀液通常采用TMAH。
之后，在所述第二凹槽106b中填充所述嵌入式外延层。
由上可知，现有工艺中采用一次干法硅刻蚀和一次湿法硅刻蚀形成所述第二凹槽106b，当所述第二凹槽106b的剖面结构为Σ形状之后，湿法刻蚀工艺无法使所述第 二凹槽106b的尺寸即容积增加，从而使得所述第二凹槽106b的容积受到Σ形状的限 制的特征，不利于进一步提高器件的性能。
发明内容
本发明所要解决的技术问题是提供一种半导体器件的制造方法，能增加嵌入式外延层的体积，提高器件的性能。
为解决上述技术问题，本发明提供的半导体器件的制造方法中的半导体器件具有嵌入式外延层，嵌入式外延层的形成步骤包括：
步骤一、在硅衬底上定义出嵌入式外延层的形成区域。
步骤二、采用第一次干法硅刻蚀工艺在所述硅衬底上的所述嵌入式外延层的形成区域形成第一凹槽，所述第一凹槽的剖面结构呈方形或U形。
步骤三、采用第二次湿法硅刻蚀工艺继续对所述嵌入式外延层的形成区域的硅进行刻蚀，所述第二次湿法硅刻蚀工艺使所述第一凹槽刻蚀成为第二凹槽，所述第二凹 槽的剖面结构呈Σ形状。
步骤四、对所述第二凹槽进行扩大，包括如下分步骤：
步骤41、采用硅的热氧化工艺在所述第二凹槽的内侧面形成一层热氧化层。
步骤42、去除所述热氧化层使所述第二凹槽进行第一次扩大且使所述第二凹槽的剖面结构偏离Σ形状。
步骤43、采用第三次湿法硅刻蚀工艺继续对所述嵌入式外延层的形成区域的硅进行刻蚀，所述第三次湿法硅刻蚀工艺使所述第二凹槽在刻蚀层具有Σ形状的剖面结构 并使所述第二凹槽第二次扩大。
重复0次以上的步骤41至步骤43使所述第二凹槽扩大到所需要的容积。
步骤五、采用外延生长工艺在所述第二凹槽中填充所述嵌入式外延层。
进一步的改进是，步骤一中定义所述嵌入式外延层的形成区域是采用到硬质掩模层，首先在所述硅衬底上形成所述硬质掩模层，之后光刻打开所述嵌入式外延层的形 成区域，之后进行所述硬质掩模层的刻蚀将所述嵌入式外延层的形成区域的所述硬质 掩模层去除。
进一步的改进是，所述硬质掩模层的材料包括氮化硅。
进一步的改进是，所述半导体器件包括有栅极结构，所述嵌入式外延层位于所述半导体器件的源区或漏区，所述源区和所述漏区分别位于所述栅极结构的两侧。
进一步的改进是，所述栅极结构包括叠加而成的栅介质层和栅极导电材料层。
进一步的改进是，所述栅介质层的材料包括氧化硅、氮氧化硅或高介电常数材料。
进一步的改进是，所述高介电常数材料包括二氧化铪。
进一步的改进是，所述栅极导电材料层为多晶硅栅；在进行步骤一之前，还包括在所述硅衬底表面上形成栅极结构的步骤，形成所述栅极结构的分步骤包括：
依次形成所述栅介质层和多晶硅栅。
光刻定义出所述栅极结构的形成区域。
依次对所述多晶硅栅和所述栅介质层进行刻蚀形成由所述栅介质层和所述多晶硅栅叠加而成的所述栅极结构。
进一步的改进是，所述栅极导电材料层为金属栅；在进行步骤一之前，还包括在所述硅衬底表面上形成伪栅极结构的步骤，形成所述伪栅极结构的分步骤包括：
依次形成所述栅介质层和多晶硅栅。
光刻定义出所述伪栅极结构的形成区域；所述伪栅极结构的形成区域为所述栅极结构的形成区域。
依次对所述多晶硅栅和所述栅介质层进行刻蚀形成由所述栅介质层和所述多晶硅栅叠加而成的所述伪栅极结构。
所述伪栅极结构的所述多晶硅栅在后续第零层层间膜形成之后被去除，在所述多晶硅栅去除区域填充所述金属栅。
进一步的改进是，所述半导体器件为PMOS管，所述嵌入式外延层的材料为SiGe。
进一步的改进是，所述半导体器件为NMOS管，所述嵌入式外延层的材料为SiP。
进一步的改进是，步骤五完成之后还包括：
在所述多晶硅栅的侧面形成侧墙。
进行源漏注入在所述多晶硅栅两侧自对准形成源区和漏区。
进一步的改进是，在所述源漏注入工艺之后还包括步骤：
形成第零层层间膜并进行平坦化，平坦化后的所述第零层层间膜的表面和所述多晶硅栅的表面相平。
当所述栅极结构采用金属栅时，还包括去除所述多晶硅栅，之后再在所述多晶硅栅去除区域形成所述金属栅的步骤。
进一步的改进是，所述第二次湿法硅刻蚀工艺和所述第三次湿法硅刻蚀工艺的刻蚀液都采用TMAH。
进一步的改进是，步骤42中采用氢氟酸去除所述热氧化层。
相对于现有工艺中采用一次干法硅刻蚀和一次湿法硅刻蚀形成的剖面结构为Σ形状的凹槽的大小即容积受到Σ形状的限制的特征，本发明在现有采用一次干法硅刻 蚀和一次湿法硅刻蚀即第二次湿法硅刻蚀工艺的基础上，增加了热氧化层形成和去除 以及第三次湿法硅刻蚀工艺，通过热氧化层的形成和去除工艺，能使第二凹槽再扩大 的同时使第二凹槽的剖面结构偏离Σ形状，这样能够继续进行第三次湿法硅刻蚀工艺 使第二凹槽再刻蚀为剖面结构为Σ形状的结构，同时使第二凹槽扩大，所以本发明能 提高第二凹槽的容积，也即最后能提高形成于第二凹槽中的嵌入式外延层的体积，嵌 入式外延层的体积越大，对半导体器件的应力作用如沟道区的应力作用越大，从而能 提升器件的性能。
本发明能重复进行热氧化层形成和去除以及第三次湿法硅刻蚀工艺，从而能使第二凹槽的容积调节到需要的大小，从而更加有利于器件的性能提升和调节。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1A-图1B是现有半导体器件的制造方法的各步骤中的器件结构示意图；
图2是本发明实施例半导体器件的制造方法的流程图；
图3A-图3D是本发明实施例半导体器件的制造方法的各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例半导体器件的制造方法的流程图；如图3A至图3D 所示，是本发明实施例半导体器件的制造方法的各步骤中的器件结构示意图；本发明 实施例半导体器件的制造方法中的半导体器件具有嵌入式外延层，嵌入式外延层的形 成步骤包括：
步骤一、如图3A所示，在硅衬底1上定义出嵌入式外延层的形成区域。
本发明实施例方法中，在所述硅衬底1上还形成有场氧化层2，由所述场氧化层 2隔离出有源区。在所述有源区中也能根据需要形成阱区。
定义所述嵌入式外延层的形成区域是采用到硬质掩模层5，首先在所述硅衬底1上形成所述硬质掩模层5，之后光刻打开所述嵌入式外延层的形成区域，之后进行所 述硬质掩模层5的刻蚀将所述嵌入式外延层的形成区域的所述硬质掩模层5去除。
所述硬质掩模层5的材料包括氮化硅。
所述半导体器件包括有栅极结构，所述嵌入式外延层位于所述半导体器件的源区或漏区，所述源区和所述漏区分别位于所述栅极结构的两侧。
所述栅极结构包括叠加而成的栅介质层3和栅极导电材料层。
所述栅介质层3的材料包括氧化硅、氮氧化硅或高介电常数材料。所述高介电常数材料包括二氧化铪。
本发明实施例方法中，所述栅极导电材料层为多晶硅栅4；在进行步骤一之前， 还包括在所述硅衬底1表面上形成栅极结构的步骤，形成所述栅极结构的分步骤包括：
依次形成所述栅介质层3和多晶硅栅4。
光刻定义出所述栅极结构的形成区域。
依次对所述多晶硅栅4和所述栅介质层3进行刻蚀形成由所述栅介质层3和所述多晶硅栅4叠加而成的所述栅极结构。
在其他实施例方法中也能为：所述栅极导电材料层为金属栅；在进行步骤一之前，还包括在所述硅衬底1表面上形成伪栅极结构的步骤，形成所述伪栅极结构的分步骤 包括：
依次形成所述栅介质层3和多晶硅栅4。
光刻定义出所述伪栅极结构的形成区域；所述伪栅极结构的形成区域为所述栅极结构的形成区域。
依次对所述多晶硅栅4和所述栅介质层3进行刻蚀形成由所述栅介质层3和所述多晶硅栅4叠加而成的所述伪栅极结构。
所述伪栅极结构的所述多晶硅栅4在后续第零层层间膜形成之后被去除，在所述多晶硅栅4去除区域填充所述金属栅。
本发明实施例方法中，所述半导体器件为PMOS管，所述嵌入式外延层的材料为SiGe。在其他实施例方法中也能为：所述半导体器件为NMOS管，所述嵌入式外延层 的材料为SiP。
步骤二、如图3A所示，采用第一次干法硅刻蚀工艺在所述硅衬底1上的所述嵌 入式外延层的形成区域形成第一凹槽6a，所述第一凹槽6a的剖面结构呈方形或U形。
步骤三、如图3B所示，采用第二次湿法硅刻蚀工艺继续对所述嵌入式外延层的 形成区域的硅进行刻蚀，所述第二次湿法硅刻蚀工艺使所述第一凹槽6a刻蚀成为第 二凹槽6b，所述第二凹槽6b的剖面结构呈Σ形状。
所述第二次湿法硅刻蚀工艺的刻蚀液采用TMAH。
步骤四、对所述第二凹槽6b进行扩大，包括如下分步骤：
步骤41、如图3C所示，采用硅的热氧化工艺在所述第二凹槽6b的内侧面形成一 层热氧化层7。
步骤42、如图3D所示，去除所述热氧化层7使所述第二凹槽6b进行第一次扩大 且使所述第二凹槽6b的剖面结构偏离Σ形状。
采用氢氟酸去除所述热氧化层7。
步骤43、如图3D所示，采用第三次湿法硅刻蚀工艺继续对所述嵌入式外延层的 形成区域的硅进行刻蚀，所述第三次湿法硅刻蚀工艺使所述第二凹槽6b在刻蚀层具 有Σ形状的剖面结构并使所述第二凹槽6b第二次扩大。
所述第三次湿法硅刻蚀工艺的刻蚀液采用TMAH。
重复0次以上的步骤41至步骤43使所述第二凹槽6b扩大到所需要的容积。
步骤五、采用外延生长工艺在所述第二凹槽6b中填充所述嵌入式外延层。
步骤五完成之后还包括：
在所述多晶硅栅4的侧面形成侧墙。
进行源漏注入在所述多晶硅栅4两侧自对准形成源区和漏区。
形成第零层层间膜并进行平坦化，平坦化后的所述第零层层间膜的表面和所述多晶硅栅4的表面相平。
当所述栅极结构采用金属栅时，还包括去除所述多晶硅栅4，之后再在所述多晶硅栅4去除区域形成所述金属栅的步骤。
之后，形成后续的层间膜、接触孔、正面金属层并图形化以及各正面金属层之间的通孔。
相对于现有工艺中采用一次干法硅刻蚀和一次湿法硅刻蚀形成的剖面结构为Σ形状的凹槽的大小即容积受到Σ形状的限制的特征，本发明实施例方法在现有采用一 次干法硅刻蚀和一次湿法硅刻蚀即第二次湿法硅刻蚀工艺的基础上，增加了热氧化层 7形成和去除以及第三次湿法硅刻蚀工艺，通过热氧化层7的形成和去除工艺，能使 第二凹槽6b再扩大的同时使第二凹槽6b的剖面结构偏离Σ形状，这样能够继续进行 第三次湿法硅刻蚀工艺使第二凹槽6b再刻蚀为剖面结构为Σ形状的结构，同时使第 二凹槽6b扩大，所以本发明能提高第二凹槽6b的容积，也即最后能提高形成于第二 凹槽6b中的嵌入式外延层的体积，嵌入式外延层的体积越大，对半导体器件的应力 作用如沟道区的应力作用越大，从而能提升器件的性能。
本发明实施例方法能重复进行热氧化层7形成和去除以及第三次湿法硅刻蚀工艺，从而能使第二凹槽6b的容积调节到需要的大小，从而更加有利于器件的性能提 升和调节。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这 些也应视为本发明的保护范围。
Claims (15)
1.一种半导体器件的制造方法，其特征在于，半导体器件具有嵌入式外延层，嵌入式外延层的形成步骤包括：
步骤一、在硅衬底上定义出嵌入式外延层的形成区域；
步骤二、采用第一次干法硅刻蚀工艺在所述硅衬底上的所述嵌入式外延层的形成区域形成第一凹槽，所述第一凹槽的剖面结构呈方形或U形；
步骤三、采用第二次湿法硅刻蚀工艺继续对所述嵌入式外延层的形成区域的硅进行刻蚀，所述第二次湿法硅刻蚀工艺使所述第一凹槽刻蚀成为第二凹槽，所述第二凹槽的剖面结构呈Σ形状；
步骤四、对所述第二凹槽进行扩大，包括如下分步骤：
步骤41、采用硅的热氧化工艺在所述第二凹槽的内侧面形成一层热氧化层；
步骤42、去除所述热氧化层使所述第二凹槽进行第一次扩大且使所述第二凹槽的剖面结构偏离Σ形状；
步骤43、采用第三次湿法硅刻蚀工艺继续对所述嵌入式外延层的形成区域的硅进行刻蚀，所述第三次湿法硅刻蚀工艺使所述第二凹槽在刻蚀层具有Σ形状的剖面结构并使所述第二凹槽第二次扩大；
重复0次以上的步骤41至步骤43使所述第二凹槽扩大到所需要的容积；
步骤五、采用外延生长工艺在所述第二凹槽中填充所述嵌入式外延层。
2.如权利要求1所述的半导体器件的制造方法，其特征在于：步骤一中定义所述嵌入式外延层的形成区域是采用到硬质掩模层，首先在所述硅衬底上形成所述硬质掩模层，之后光刻打开所述嵌入式外延层的形成区域，之后进行所述硬质掩模层的刻蚀将所述嵌入式外延层的形成区域的所述硬质掩模层去除。
3.如权利要求2所述的半导体器件的制造方法，其特征在于：所述硬质掩模层的材料包括氮化硅。
4.如权利要求1所述的半导体器件的制造方法，其特征在于：所述半导体器件包括有栅极结构，所述嵌入式外延层位于所述半导体器件的源区或漏区，所述源区和所述漏区分别位于所述栅极结构的两侧。
5.如权利要求4所述的半导体器件的制造方法，其特征在于：所述栅极结构包括叠加而成的栅介质层和栅极导电材料层。
6.如权利要求5所述的半导体器件的制造方法，其特征在于：所述栅介质层的材料包括氧化硅、氮氧化硅或高介电常数材料。
7.如权利要求6所述的半导体器件的制造方法，其特征在于：所述高介电常数材料包括二氧化铪。
8.如权利要求6所述的半导体器件的制造方法，其特征在于：所述栅极导电材料层为多晶硅栅；在进行步骤一之前，还包括在所述硅衬底表面上形成栅极结构的步骤，形成所述栅极结构的分步骤包括：
依次形成所述栅介质层和多晶硅栅；
光刻定义出所述栅极结构的形成区域；
依次对所述多晶硅栅和所述栅介质层进行刻蚀形成由所述栅介质层和所述多晶硅栅叠加而成的所述栅极结构。
9.如权利要求6所述的半导体器件的制造方法，其特征在于：所述栅极导电材料层为金属栅；在进行步骤一之前，还包括在所述硅衬底表面上形成伪栅极结构的步骤，形成所述伪栅极结构的分步骤包括：
依次形成所述栅介质层和多晶硅栅；
光刻定义出所述伪栅极结构的形成区域；所述伪栅极结构的形成区域为所述栅极结构的形成区域；
依次对所述多晶硅栅和所述栅介质层进行刻蚀形成由所述栅介质层和所述多晶硅栅叠加而成的所述伪栅极结构；
所述伪栅极结构的所述多晶硅栅在后续第零层层间膜形成之后被去除，在所述多晶硅栅去除区域填充所述金属栅。
10.如权利要求4所述的半导体器件的制造方法，其特征在于：所述半导体器件为PMOS管，所述嵌入式外延层的材料为SiGe。
11.如权利要求4所述的半导体器件的制造方法，其特征在于：所述半导体器件为NMOS管，所述嵌入式外延层的材料为SiP。
12.如权利要求8或9所述的半导体器件的制造方法，其特征在于：步骤五完成之后还包括：
在所述多晶硅栅的侧面形成侧墙；
进行源漏注入在所述多晶硅栅两侧自对准形成源区和漏区。
13.如权利要求12所述的半导体器件的制造方法，其特征在于：在所述源漏注入工艺之后还包括步骤：
形成第零层层间膜并进行平坦化，平坦化后的所述第零层层间膜的表面和所述多晶硅栅的表面相平；
当所述栅极结构采用金属栅时，还包括去除所述多晶硅栅，之后再在所述多晶硅栅去除区域形成所述金属栅的步骤。
14.如权利要求1所述的半导体器件的制造方法，其特征在于：所述第二次湿法硅刻蚀工艺和所述第三次湿法硅刻蚀工艺的刻蚀液都采用TMAH。
15.如权利要求1所述的半导体器件的制造方法，其特征在于：步骤42中采用氢氟酸去除所述热氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910716852.3A CN110459477B (zh) | 2019-08-05 | 2019-08-05 | 半导体器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910716852.3A CN110459477B (zh) | 2019-08-05 | 2019-08-05 | 半导体器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110459477A true CN110459477A (zh) | 2019-11-15 |
| CN110459477B CN110459477B (zh) | 2022-10-21 |
Family
ID=68484870
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910716852.3A Active CN110459477B (zh) | 2019-08-05 | 2019-08-05 | 半导体器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110459477B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856199A (zh) * | 2011-06-28 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103177962A (zh) * | 2011-12-20 | 2013-06-26 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN104752225A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105244278A (zh) * | 2014-07-08 | 2016-01-13 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的形成方法 |
| CN105990342A (zh) * | 2015-02-13 | 2016-10-05 | 上海华力微电子有限公司 | 具有用于嵌入锗材料的成形腔的半导体器件及其制造工艺 |
| CN107658227A (zh) * | 2017-09-26 | 2018-02-02 | 上海华力微电子有限公司 | 源/漏的形成方法以及半导体器件的形成方法 |
| CN109065624A (zh) * | 2018-07-13 | 2018-12-21 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的mos晶体管的制造方法 |
-
2019
- 2019-08-05 CN CN201910716852.3A patent/CN110459477B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102856199A (zh) * | 2011-06-28 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
| CN103177962A (zh) * | 2011-12-20 | 2013-06-26 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN104752225A (zh) * | 2013-12-31 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 晶体管的形成方法 |
| CN105244278A (zh) * | 2014-07-08 | 2016-01-13 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管的形成方法 |
| CN105990342A (zh) * | 2015-02-13 | 2016-10-05 | 上海华力微电子有限公司 | 具有用于嵌入锗材料的成形腔的半导体器件及其制造工艺 |
| CN107658227A (zh) * | 2017-09-26 | 2018-02-02 | 上海华力微电子有限公司 | 源/漏的形成方法以及半导体器件的形成方法 |
| CN109065624A (zh) * | 2018-07-13 | 2018-12-21 | 上海华力集成电路制造有限公司 | 具有锗硅源漏的mos晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110459477B (zh) | 2022-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10326021B2 (en) | Source/drain profile for FinFeT | |
| KR101558061B1 (ko) | Ｆｉｎｆｅｔ들 및 그 형성 방법 | |
| CN103296085B (zh) | 鳍轮廓结构及其制造方法 | |
| US8431466B2 (en) | Method of forming finned semiconductor devices with trench isolation | |
| JP5230737B2 (ja) | 異なる高さの隣接シリコンフィンを製造する方法 | |
| CN103854989B (zh) | 具有相同鳍型场效晶体管栅极高度的结构及其形成方法 | |
| US8946010B2 (en) | Three dimensional FET devices having different device widths | |
| TWI424504B (zh) | 形成一半導體結構之方法 | |
| CN105097649B (zh) | 半导体结构的形成方法 | |
| JP2014017515A (ja) | フィン型電界効果トランジスタおよびその製造方法 | |
| CN103515215A (zh) | 一种鳍式场效应管制作方法 | |
| CN104064468B (zh) | 半导体器件及其形成方法 | |
| US9620589B2 (en) | Integrated circuits and methods of fabrication thereof | |
| JP6948099B2 (ja) | マルチ閾値ＰＭＯＳトランジスタのための埋め込みＳｉＧｅプロセス | |
| CN110459477A (zh) | 半导体器件的制造方法 | |
| CN105742359A (zh) | 鳍型场效应晶体管的鳍及其制备方法 | |
| CN103681342B (zh) | 一种导电沟道制作方法 | |
| CN105097522B (zh) | 半导体器件及其形成方法 | |
| CN103915344B (zh) | 半导体器件及其形成方法 | |
| TWI512946B (zh) | 應變矽半導體結構 | |
| CN104576366B (zh) | 多栅极晶体管及其制备方法 | |
| EP3876287A1 (en) | Inner spacers for nanowires or nanosheets | |
| CN109309052A (zh) | 半导体装置及其制造方法 | |
| CN115312461A (zh) | 嵌入式外延层的沟槽的形成方法 | |
| CN113113360A (zh) | 半导体器件及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |