CN110459467A - 一种电路基板封装切割工艺 - Google Patents

一种电路基板封装切割工艺 Download PDF

Info

Publication number
CN110459467A
CN110459467A CN201910668248.8A CN201910668248A CN110459467A CN 110459467 A CN110459467 A CN 110459467A CN 201910668248 A CN201910668248 A CN 201910668248A CN 110459467 A CN110459467 A CN 110459467A
Authority
CN
China
Prior art keywords
circuit substrate
chip
colloid
measured
cutting technique
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910668248.8A
Other languages
English (en)
Inventor
宋文洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Guang Tai Industrial Co Ltd
Original Assignee
Shenzhen Guang Tai Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Guang Tai Industrial Co Ltd filed Critical Shenzhen Guang Tai Industrial Co Ltd
Priority to CN201910668248.8A priority Critical patent/CN110459467A/zh
Publication of CN110459467A publication Critical patent/CN110459467A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Device Packages (AREA)

Abstract

本发明公开了一种电路基板封装切割工艺，通过在电路基板的正面贴上双面胶膜，在双面胶上排列多个晶片，形成矩形晶片阵列，模造透光性胶体，使其包覆矩形晶片阵列，对矩形晶片阵列进行切割，得到多个单颗晶片区域，在透光性胶体上贴上单面胶膜，依次取下电路基板、双面胶膜、单面胶膜，得到多个单颗待测晶片，每个单颗待测晶片包括晶片和部分透光性胶体，晶片包裹在部分透光性胶体中。使用过程中晶片的金属电极可以直接焊接在应用电路板上，相比传统技术有更好的热导率以及更大的散热面积，散热效果好。本发明可广泛应用于电路基板封装切割工艺领域。

Description

一种电路基板封装切割工艺
技术领域
本发明涉及电路基板封装领域，尤其是涉及一种电路基板封装切割工艺。
背景技术
CSP：Chip Size Package：芯片尺寸封装。
现有CSP的制作方法是直接在晶片上方及四周模造透光性胶体形成光源，通过晶片底部电极与PCB板导通的方式形成通电回路。使用过程中再将PCB板电极焊接到应用电路板上，晶片发光产生的热能需要先通过固晶胶再将热能传导出去，散热效果不佳。
此外，由于现有的业界CSP封装产品体积较大，无法满足更多用户对轻薄型产品的需求。因此，如何减小CSP封装产品体积以及散热效果成为本领域技术人员需要解决的技术问题。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的是提供一种电路基板封装切割工艺，有利于产品的小薄型化和散热。
本发明所采用的技术方案是：一种电路基板封装切割工艺，包括以下步骤：
提供电路基板，所述电路基板包括正面和反面；
在所述电路基板的正面贴上双面胶膜；
在所述双面胶上排列多个晶片，形成矩形晶片阵列；
模造透光性胶体，使其包覆所述矩形晶片阵列；
对所述矩形晶片阵列进行切割，得到多个单颗晶片区域；
在所述透光性胶体上贴上单面胶膜；
依次取下所述电路基板、所述双面胶膜、所述单面胶膜，得到多个单颗待测晶片，每个所述单颗待测晶片包括晶片和部分透光性胶体，所述晶片包裹在所述部分透光性胶体中。
进一步地，所述晶片的尺寸为：长度介于0.03～0.3mm，宽度介于0.03～0.2mm，高度介于0.05～0.2mm。
进一步地，所述透光性胶体的表面采用平面设计或球头设计或菲涅尔透镜设计。
进一步地，所述步骤对所述矩形晶片阵列进行切割，得到多个单颗晶片区域具体包括：
使用宽度介于0.0995～1.005mm的切割刀对所述矩形晶片阵列进行切割，得到多个单颗晶片区域。
进一步地，所述单颗晶片区域包括一个或多个晶片，对应的，所述单颗待测晶片包括一个或多个晶片。
进一步地，所述单颗待测晶片包括一个晶片时，所述单颗待测晶片的尺寸为：长度介于0.1～0.6mm，宽度介于0.1～0.3mm，高度介于0.08～0.4mm。
进一步地，所述电路基板封装切割工艺还包括步骤：
对每个所述单颗待测晶片进行点亮测试。
本发明的有益效果是：
本发明通过在电路基板的正面贴上双面胶膜，在双面胶上排列多个晶片，形成矩形晶片阵列，模造透光性胶体，使其包覆矩形晶片阵列，对矩形晶片阵列进行切割，得到多个单颗晶片区域，在透光性胶体上贴上单面胶膜，依次取下电路基板、双面胶膜、单面胶膜，得到多个单颗待测晶片，每个单颗待测晶片包括晶片和部分透光性胶体，晶片包裹在部分透光性胶体中。使用过程中晶片的金属电极可以直接焊接在应用电路板上，相比传统技术有更好的热导率以及更大的散热面积，散热效果好。
附图说明
图1是本发明中电路基板封装切割工艺的一实施例的流程示意图；
图2a是本发明中单颗待测晶片的一实施例的仰视图；
图2b是本发明中单颗待测晶片的一实施例的正视图；
图3是本发明中电路基板封装切割工艺的另一实施例的流程示意图；
图4a是本发明中单颗待测晶片的另一实施例的仰视图；
图4b是本发明中单颗待测晶片的另一实施例的侧视图；
图5是本发明中电路基板封装切割工艺的再一实施例的流程示意图；
图6是本发明中单颗待测晶片的一实施例的两个不同视角的整体示意图；
图7是本发明中单颗待测晶片的另一实施例的两个不同视角的整体示意图；
图8是本发明中电路基板封装切割工艺的再一实施例的流程示意图；
图9是本发明中单颗待测晶片的再一实施例的两个不同视角的整体示意图。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。
实施例一
本实施例提供了一种电路基板封装切割工艺，如图1所示，是本实施例中电路基板封装切割工艺的流程示意图，其中，每个步骤均以正视图示例，包括以下步骤：
S1.提供电路基板，该电路基板包括正面和反面；
S2.在电路基板的正面贴上双面胶膜；
S3.在双面胶上排列多个晶片，形成矩形晶片阵列；
S4.模造透光性胶体，使其包覆矩形晶片阵列；
S5.对矩形晶片阵列进行切割，得到多个单颗晶片区域；
S6.在透光性胶体上贴上单面胶膜；
S7.依次取下电路基板、双面胶膜、单面胶膜，得到多个单颗待测晶片，每个单颗待测晶片包括晶片和部分透光性胶体，晶片包裹在部分透光性胶体中。
具体地，参照图1：
步骤S1：提供电路基板1，该电路基板1包括正面11和反面12；
步骤S2：在电路基板1的正面11贴上双面胶膜2，目的在于双面胶膜2的一面粘住电路基板1，另一面便于后续固定晶片；
步骤S3：在双面胶膜2上排列多个晶片3使其粘贴在双面胶膜2上，形成矩形晶片阵列；
步骤S4：在晶片3上方模造透光性胶体4，使其包覆矩形晶片阵列。本实施例中，透光性胶体4的表面采用平面设计，即透光性胶体4的表面呈平面结构；
步骤S5：使用宽度介于0.0995～1.005mm的切割刀(图中未示出)对上述矩形晶片阵列进行切割，切割方向如图所示，切割深度为切割刀延伸至双面胶膜2为止，得到多个单颗晶片区域，从图1中可看出，每个单颗晶片区域里有一个晶片；
步骤S6：切割步骤完成后，在透光性胶体4上贴上单面胶膜5，单面胶膜5具有粘性的一面与透光性胶体4的表面粘贴；
步骤S7(图中未示出)：依次取下电路基板1、双面胶膜2、单面胶膜5，如图2a和图2b所示，得到多个单颗待测晶片6。图2a和图2b分别是单颗待测晶片6的仰视图和正视图。结合图1、图2a和图2b可以看出，每个单颗待测晶片6包括一个晶片3和部分透光性胶体4，且该晶片3包裹在部分透光性胶体4中。其中，31和32为晶片3的两个电极。
本实施例中，单颗待测晶片6包括一个晶片3时，参照图2a和图2b，单颗待测晶片6的尺寸为：长度介于0.1～0.6mm，宽度介于0.1～0.3mm，高度介于0.08～0.4mm。另外，透光性胶体4的高度比晶片3高出0.03～0.2mm。
更进一步地，该电路基板封装切割工艺还包括步骤：
对每个单颗待测晶片6进行点亮测试，以保证LED产品品质。
实施例二
如图3所示，是本实施例中电路基板封装切割工艺的流程示意图。与实施例一不同的是，参照图3，步骤S3’排列晶片3时，矩形晶片阵列的每行中，可以多个一组进行排列，以三个一组为例，即每个单颗晶片区域包括三个晶片3，则切割后，每个单颗待测晶片6包括三个晶片3和分别包裹每个晶片3的透光性胶体，如图4a和图4b所示，图4a和图4b分别是单颗待测晶片6的仰视图和侧视图。单颗待测晶片6包括三个晶片3时，单颗待测晶片6的尺寸为：长度介于0.1～0.7mm，宽度介于0.1～0.4mm，高度介于0.08～0.4mm。另外，透光性胶体4的高度比晶片3高出0.03～0.2mm。
实施例一和本实施例二中，为了有利于产品的小薄型化，选取小薄型晶片，参照图2a、图2b、图4a和图4b，晶片3的尺寸为：长度介于0.03～0.3mm，宽度介于0.03～0.2mm，高度介于0.05～0.2mm。
实施例三
基于对实施例一的改进，实施例三中，透光性胶体4的表面采用球头设计，相较于平面设计，可以使晶片发光角度或光接收角度更小，从而更有利于透光。
如图5所示，是本实施例中电路基板封装切割工艺的流程示意图。与实施例一不同的是，在步骤S4”中，在模造透光性胶体4时，透光性胶体4的表面采用球头设计，参照图5和图6，透光性胶体4的表面，球体结构与平面结构相间隔。具体模造过程为：选用成型模具，透光性胶体4从成型模具的胶道流入到模具里面后烘烤成型。显而易见的，不同形状的透光性胶体4可选用不同的成型模具。
本实施例中，依次取下电路基板1、双面胶膜2、单面胶膜5，如图6所示，得到多个单颗待测晶片6。图6为单颗待测晶片6的两个不同视角的整体示意图。其中，球头结构的直径小于或等于单颗待测晶片6的宽度0.1～0.3mm。
本实施例中，单颗待测晶片6的尺寸与实施例一相同，此处不再赘述。
实施例四
本实施例中，透光性胶体4的表面同样采用球头设计，与实施例三不同的是，如图7所示，球头结构的两侧具有剖面，且宽度同样小于或等于单颗待测晶片6的宽度0.1～0.3mm。具体模造过程为：选用成型模具(相较于实施例三种的成型模具，本实施例中的成型模具球头部分直径较大)，透光性胶体4从成型模具的胶道流入到模具里面后烘烤成型，而后将球头两侧超出晶片部分切割，形成剖面。或者直接选用可以形成图7中具有剖面的球头结构的模具，透光性胶体4从该模具的胶道流入到模具里面后烘烤成型，无需切割。
本实施例中，单颗待测晶片6的尺寸与实施例一相同，此处不再赘述。
实施例五
基于对实施例一的改进，实施例五中，透光性胶体4的表面采用菲涅尔透镜设计，相较于平面设计，可以使晶片发光角度或光接收角度更小，从而更有利于透光。
如图8所示，是本实施例中电路基板封装切割工艺的流程示意图。与实施例一不同的是，在步骤S4”’中，在模造透光性胶体4时，透光性胶体4的表面采用菲涅尔透镜设计。菲涅尔透镜，又名螺纹透镜，镜片表面一面刻录了由小到大的同心圆，它的纹理是根据光的干涉及扰射以及相对灵敏度和接收角度要求来设计的。参照图8和图9，透光性胶体4的表面，由于刻录了由小到大的同心圆，因此从正视角度可以看到很多锯齿型凹槽。
本实施例中，依次取下电路基板1、双面胶膜2、单面胶膜5，如图9所示，得到多个单颗待测晶片6。图9为单颗待测晶片6的两个不同视角的整体示意图。
本实施例中，单颗待测晶片6的尺寸与实施例一相同，此处不再赘述。
传统的LED设计，是将晶片通过固晶胶固定在PCB板上，然后将晶片电极通过导电金属线焊接在PCB板的电极上，形成通电回路，使用过程中再将PCB板电极焊接到应用电路板上，此种技术晶片发光产生的热能需要先通过固晶胶再将热能传导出去。而本发明的产品只有透光性胶体以及透光性胶体包裹的晶片，没有PCB板，使用过程中晶片的金属电极可以直接焊接在应用电路板上，相比传统技术有更好的热导率以及更大的散热面积，散热效果好。
以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (7)

1.一种电路基板封装切割工艺，其特征在于，包括以下步骤：
提供电路基板，所述电路基板包括正面和反面；
在所述电路基板的正面贴上双面胶膜；
在所述双面胶上排列多个晶片，形成矩形晶片阵列；
模造透光性胶体，使其包覆所述矩形晶片阵列；
对所述矩形晶片阵列进行切割，得到多个单颗晶片区域；
在所述透光性胶体上贴上单面胶膜；
依次取下所述电路基板、所述双面胶膜、所述单面胶膜，得到多个单颗待测晶片，每个所述单颗待测晶片包括晶片和部分透光性胶体，所述晶片包裹在所述部分透光性胶体中。
2.根据权利要求1所述的一种电路基板封装切割工艺，其特征在于，所述晶片的尺寸为：长度介于0.03～0.3mm，宽度介于0.03～0.2mm，高度介于0.05～0.2mm。
3.根据权利要求1所述的一种电路基板封装切割工艺，其特征在于，所述透光性胶体的表面采用平面设计或球头设计或菲涅尔透镜设计。
4.根据权利要求1所述的一种电路基板封装切割工艺，其特征在于，所述步骤对所述矩形晶片阵列进行切割，得到多个单颗晶片区域具体包括：
使用宽度介于0.0995～1.005mm的切割刀对所述矩形晶片阵列进行切割，得到多个单颗晶片区域。
5.根据权利要求4所述的一种电路基板封装切割工艺，其特征在于，所述单颗晶片区域包括一个或多个晶片，对应的，所述单颗待测晶片包括一个或多个晶片。
6.根据权利要求5所述的一种电路基板封装切割工艺，其特征在于，所述单颗待测晶片包括一个晶片时，所述单颗待测晶片的尺寸为：长度介于0.1～0.6mm，宽度介于0.1～0.3mm，高度介于0.08～0.4mm。
7.根据权利要求1至6任一项所述的一种电路基板封装切割工艺，其特征在于，还包括步骤：
对每个所述单颗待测晶片进行点亮测试。
CN201910668248.8A 2019-07-23 2019-07-23 一种电路基板封装切割工艺 Pending CN110459467A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910668248.8A CN110459467A (zh) 2019-07-23 2019-07-23 一种电路基板封装切割工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910668248.8A CN110459467A (zh) 2019-07-23 2019-07-23 一种电路基板封装切割工艺

Publications (1)

Publication Number Publication Date
CN110459467A true CN110459467A (zh) 2019-11-15

Family

ID=68483150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910668248.8A Pending CN110459467A (zh) 2019-07-23 2019-07-23 一种电路基板封装切割工艺

Country Status (1)

Country Link
CN (1) CN110459467A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764547A (zh) * 2021-08-30 2021-12-07 东莞市中麒光电技术有限公司 一种Mini-LED器件的制作方法
CN113764546A (zh) * 2021-08-30 2021-12-07 东莞市中麒光电技术有限公司 一种Mini-LED器件、LED显示模块及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150311405A1 (en) * 2012-12-10 2015-10-29 Citizen Holding Co., Ltd. Led device and manufacturing method thereof
CN105047786A (zh) * 2015-05-29 2015-11-11 广州市鸿利光电股份有限公司 芯片级封装led的封装方法
CN105390570A (zh) * 2015-11-13 2016-03-09 广州市鸿利光电股份有限公司 一种led封装结构及制造方法
CN105449071A (zh) * 2015-12-31 2016-03-30 广州市鸿利光电股份有限公司 芯片级封装led成型方法及芯片级封装led

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150311405A1 (en) * 2012-12-10 2015-10-29 Citizen Holding Co., Ltd. Led device and manufacturing method thereof
CN105047786A (zh) * 2015-05-29 2015-11-11 广州市鸿利光电股份有限公司 芯片级封装led的封装方法
CN105390570A (zh) * 2015-11-13 2016-03-09 广州市鸿利光电股份有限公司 一种led封装结构及制造方法
CN105449071A (zh) * 2015-12-31 2016-03-30 广州市鸿利光电股份有限公司 芯片级封装led成型方法及芯片级封装led

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764547A (zh) * 2021-08-30 2021-12-07 东莞市中麒光电技术有限公司 一种Mini-LED器件的制作方法
CN113764546A (zh) * 2021-08-30 2021-12-07 东莞市中麒光电技术有限公司 一种Mini-LED器件、LED显示模块及其制作方法

Similar Documents

Publication Publication Date Title
CN104282819B (zh) 倒装式发光二极管封装模块及其制造方法
TWI320237B (en) Si-substrate and structure of opto-electronic package having the same
CN104134741B (zh) Led显示屏模组的封装方法
WO2008138183A1 (fr) Diode électroluminescente de type à rayonnement latéral
EP3300126B1 (en) Process method for refining photoconverter to bond-package led and refinement equipment system
CN110459467A (zh) 一种电路基板封装切割工艺
CN103855259A (zh) Led封装方法
CN201057438Y (zh) 一种三基色片式发光二极管
CN106935694A (zh) 一种csp led封装方法
TWI344227B (en) Led chip package structure generating a high-efficiency light-emitting effect via rough surfaces and method for manufacturing the same
CN201741711U (zh) 成型led集成结构的定位或成型透镜的塑胶件的注塑模
EP3300127B1 (en) Process method using thermoplastic resin photoconverter to bond-package led by rolling
CN114464608B (zh) 一种摄影灯cob双色光源及其封装方法
CN103296188B (zh) Led封装结构及其制作方法
US20120009700A1 (en) Method of manufacturing a led chip package structure
CN109411588B (zh) 一种平行贴装led元件、透明显示屏模组及其生产方法
CN106058021A (zh) 芯片级封装发光装置及其制造方法
CN103022327B (zh) Led封装结构及其制作方法
CN206340574U (zh) 一种qfn表面贴装式rgb‑led封装支架
CN203617344U (zh) 贴片式led引线框架
JP3138706U (ja) 高効率横型発光効果を有する発光ダイオードチップの封止構造。
KR101308090B1 (ko) 광 디바이스용 기판 제조 방법 및 이에 의해 제조된 광 디바이스용 기판
CN215600389U (zh) 一种非热电分离结构的发光二极管
CN105845674B (zh) 晶圆级led阵列封装的方法
CN201655841U (zh) 一种侧入式led背光源散热封装光条

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191115

RJ01 Rejection of invention patent application after publication