CN110445481B - 一种采样间隔不均匀性修正电路及方法 - Google Patents

Abstract

本发明涉及一种采样间隔不均匀性修正电路及方法，其特征在于，包括时钟电路、缓冲电路、滤波电路、扇出电路、模拟开关和调理电路；所述时钟电路依次连接所述缓冲电路、滤波电路和扇出电路，所述扇出电路的输出端并联连接若干所述模拟开关的一输入端，每一所述模拟开关的输出端均通过连接相应所述调理电路的输入端，每一所述调理电路的输出端均用于连接开关电容阵列芯片电路，本发明可以广泛应用于开关电容阵列芯片电路中。

Description

一种采样间隔不均匀性修正电路及方法

技术领域

本发明是关于一种采样间隔不均匀性修正电路及方法，属于开关电容阵列领域。

背景技术

传统的探测器读出电子学中能量信息常采用积分成形+ADC(模数转换器)获取，时间信息采用甄别+TDC(时间数字转换器)获取。然而，随着半导体工艺的快速发展和集成电路设计的提高，在芯片内部可以集成大量的电容，所以基于开关电容阵列(SCA) 的高速波形数字化方法是近些年发展起来的一种较新颖的技术路线，它是一种非主流但实用的方法，主要由开关电容单元和多米诺延迟环组成。每一延时单元均由两个反相器组成，两反相器之间晶体管的阻值和电路的寄生电容构成电路，外部控制信号可以通过控制管栅极的电压来调节管的阻值，进而调节每一延时单元的延时。该方法将探测器输出的原始波形进行高速模拟采样和存储，然后以适当采样速率的ADC进行数字化依次读出。优点是：1)通过获取原始的波形，保留所有的有效数据，方便同时获取时间与能量信息；2)可解决高速采 样和高精度A/D变换、高功耗之间的矛盾，同时避免使用FADC(快速模数转换器)带来的成本和系统复杂性的问题；3)消除传统电荷积分放大带来的“堆积”效应；4)物理学家可以采用任何可能的数字处理方法处理数据；5)采样电容中存储的模拟量可以以较低的速度读出，普通商业级的ADC即可完成存储电荷的数字化。目前，主流的基于开关电容阵列的波形数字化方法的芯片基本工作原理均相同，例如ATWD、SAM、TARGET7和DRS4等芯片。

由于基于开关电容阵列的波形数字化路线相比于传统的读出电子学或FADC有很多优点，所以，各国科学家在一些探测器的读出电子学系统中开始采用基于开关电容阵列的波形数字化路线，其中比较典型的例如ANTARES实验、ANITA实验、AMANDA实验等。

随着半导体工艺的限制，每一延时单元在加工的过程中均存在不一致性，每一延时单元的延时会有差异，使得每一采样单元延时均不一致。如果不加以修正，会导致采 样波形的非线性失真，然而，现有技术中对于多通道开关电容阵列芯片电路的采样间隔测量往往采用FPGA产生一对差分时钟信号，送入多通道开关电容阵列芯片电路的某一通道，以这一通道测量的采样间隔的结果作为其它通道的采样间隔值，存在以下缺点：1)FPGA(现场可编程门阵列)时钟精度不够稳定；2)虽然所有通道共用一个多米诺环，但是通道间相对应的采样单元存在差别，以某通道测量的采样间隔值不能准确代表其它通道的采样间隔值，使得开关电容阵列芯片电路相应采样单元的采样间隔精度低，非线性误差增大。

发明内容

针对上述问题，本发明的目的是提供一种时钟精度稳定且能够提高采样间隔精度的采样间隔不均匀性修正电路及方法。

为实现上述目的，本发明采取以下技术方案：一种采样间隔不均匀性修正电路，其特征在于，包括时钟电路、缓冲电路、滤波电路、扇出电路、模拟开关和调理电路；所述时钟电路依次连接所述缓冲电路、滤波电路和扇出电路，所述扇出电路的输出端并联连接若干所述模拟开关的一输入端，每一所述模拟开关的另一输入端均用于接收外部输入信号，每一所述模拟开关的输出端均通过连接相应所述调理电路的输入端，每一所述调理电路的输出端均用于连接开关电容阵列芯片电路。

进一步地，所述滤波电路包括第一～第二电阻、第一～第三电容和第一～第二电感；所述第一电阻的一端连接所述缓冲电路，所述第一电阻的另一端并联连接所述第一电容和第一电感，所述第一电容的另一端接地，所述第一电感的另一端并联连接所述第二电容和第二电感，所述第二电容的另一端接地，所述第二电感的另一端并联连接所述第三电容和第二电阻，所述第三电容的另一端接地，所述第二电阻的另一端连接所述扇出电路。

进一步地，所述扇出电路包括若干第三电阻和若干第四电容；每一所述第三电阻的一端均连接所述滤波电路，每一所述第三电阻的另一端均通过对应所述第四电容连接对应所述模拟开关。

进一步地，所述扇出电路采用时钟扇出芯片。

进一步地，每一所述调理电路均包括运算放大器和DAC器件；所述运算放大器用于对对应所述模拟开关的输出信号进行调理，所述DAC器件用于产生直流电平供给所述运算放大器，使得所述运算放大器的输出具有一定的共模电平，该共模电平幅值满足所述开关电容阵列芯片电路的输入要求。

进一步地，所述时钟电路采用外部低抖动的时钟振荡器。

进一步地，所述缓冲电路采用施密特型缓冲器。

进一步地，所述模拟开关采用吸收式多选一模拟开关。

一种采样间隔不均匀性修正方法，其特征在于，包括以下步骤：1)时钟电路产生固定频率的时钟信号，发送至缓冲电路；2)缓冲电路对时钟信号进行整形后，发送至滤波电路；3)滤波电路对整形后的时钟信号进行滤波，发送至扇出电路；4)扇出电路将滤波后的时钟信号扇出为多路输出信号，并分别发送至每一模拟开关；5)模拟开关的一输入端用于接收外部输入信号，当需要测量采样间隔时，将每一模拟开关均置于与扇出电路输出信号相连接的输入端；当正常工作时，将每一模拟开关均置于与外部输入信号相连接的输入端；6)每一模拟开关的输出信号均通过相应调理电路进行调理，将信号转换为开关电容阵列芯片电路可接收的信号，使得开关电容阵列芯片电路能够根据该信号得到修正后的实际采样间隔，重构数据波形。

本发明由于采取以上技术方案，其具有以下优点：1、本发明可以对开关电容阵列芯片电路的所有通道均进行采样间隔的测量，可以大大提高采样间隔的测量精度。2、本发明将低抖动时钟信号作为参考输入信号，该信号稳定，有利于提高测量的精度。3、本发明由于设置有模拟开关，当需要测量采样间隔时，在FPGA控制下，将模拟开关置到与扇出电路输出信号相连接的输入端，可以与外部正常工作时的输入信号隔离，能够降低干扰且提高测量精度。当正常工作时，在FPGA控制下，将模拟开关置到与正常外部输入信号相连接的输入端即可，与扇出电路输出信号也是隔离的，互不影响，可以广泛应用于开关电容阵列芯片电路中。

附图说明

图1是本发明的结构示意图；

图2是本发明中滤波电路的结构示意图；

图3是本发明中扇出电路的结构示意图；

图4是本发明中扇出电路采用有源器件的结构示意图；

图5是本发明中模拟开关的结构示意图。

具体实施方式

以下结合附图来对本发明进行详细的描绘。然而应当理解，附图的提供仅为了更好地理解本发明，它们不应该理解成对本发明的限制。在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅仅是用于描述的目的，而不能理解为指示或暗示相对重要性。

如图1、图5所示，本发明提供的采样间隔不均匀性修正电路包括时钟电路1、缓冲电路2、滤波电路3、扇出电路4、模拟开关5和调理电路6，每一模拟开关5和调理电路6均构成一个通道。

时钟电路1依次连接缓冲电路2、滤波电路3和扇出电路4，时钟电路1用于产生固定频率的时钟信号例如200MHz，缓冲电路2用于对时钟信号进行整形和增加驱动能力得到整形后的时钟信号，滤波电路3用于对整形后的时钟信号进行滤波得到滤波后的时钟信号，扇出电路4用于将滤波后的时钟信号扇出为多路输出信号。扇出电路4 的输出端并联连接若干模拟开关5的一输入端S1，每一模拟开关5的另一输入端S2 均用于接收外部输入信号，每一模拟开关5的输出端O1均连接相应调理电路6的输入端，每一调理电路6的输出端均用于连接开关电容阵列芯片电路7，模拟开关5用于对扇出电路4的一路输出信号与外部输入信号进行切换，调理电路6用于将相应模拟开关5输出的信号进行调理得到开关电容阵列芯片电路7可接收的信号，使得开关电容阵列芯片电路7能够根据该信号得到修正后的实际采样间隔，重构数据波形。

在一个优选的实施例中，如图2所示，滤波电路3包括第一电阻R1、第二电阻R2、第一电容C1、第二电容C2、第三电容C3、第一电感L1和第二电感L2。第一电阻R1 的一端A连接缓冲电路2，第一电阻R1的另一端并联连接第一电容C1和第一电感L1，第一电容C1的另一端接地，第一电感L1的另一端并联连接第二电容C2和第二电感 L2，第二电容C2的另一端接地，第二电感L2的另一端并联连接第三电容C3和第二电阻R2，第三电容C3的另一端接地，第二电阻R2的另一端B连接扇出电路4。

在一个优选的实施例中，如图3所示，扇出电路4包括若干第三电阻R3和若干第四电容C4。每一第三电阻R3的一端B均连接滤波电路3，每一第三电阻R3的另一端均通过对应第四电容C4连接对应模拟开关5。图3所示的扇出电路4采用无源器件电阻和电容构成，具有简单且成本低的优点。

在一个优选的实施例中，如图4所示，扇出电路4可以采用有源器件例如时钟扇出芯片，可以将滤波电路3输出的信号扇出为多路输出。

在一个优选的实施例中，每一调理电路6均包括运算放大器和DAC(数模转换器)器件。运算放大器用于对对应模拟开关5的输出信号进行处理，例如将单端信号转换成差分信号，对信号进行放大，DAC器件用于产生一定的直流电平供给运算放大器，以使运算放大器的输出具有一定的共模电平，该共模电平幅值满足开关电容阵列芯片电路7的输入要求。

在一个优选的实施例中，时钟电路1可以采用外部低抖动的时钟振荡器。

在一个优选的实施例中，缓冲电路2可以采用施密特型缓冲器。

在一个优选的实施例中，模拟开关5可以采用吸收式多选一模拟开关。

基于上述采样间隔不均匀性修正电路，本发明还提供一种采样间隔不均匀性修正方法，包括以下步骤：

1)时钟电路1产生低抖动固定频率的时钟信号，发送至缓冲电路2。

2)缓冲电路2对时钟信号进行整形，增加时钟信号的驱动能力后，发送至滤波电路3。

3)滤波电路3对整形后的时钟信号进行RLC滤波，发送至扇出电路4。

4)扇出电路4将滤波后的时钟信号扇出为多路输出信号，并分别发送至每一模拟开关5。

5)模拟开关5采用分流引脚的模拟开关，一输入端用于接收外部输入信号，当需要测量采样间隔时，通过其内的CMOS(互补金属氧化物半导体)控制逻辑，将每一模拟开关5均置于与扇出电路4输出信号相连接的输入端；当正常工作时，通过其内的 CMOS控制逻辑，将每一模拟开关5均置于与外部输入信号相连接的输入端。

6)每一模拟开关5的输出信号均通过相应调理电路6进行调理，将信号转换为开关电容阵列芯片电路7可接收的信号，使得开关电容阵列芯片电路7能够根据该信号得到修正后的实际采样间隔，重构数据波形，其中，将信号转换为开关电容阵列芯片电路7可接收的信号例如将单端信号转换为差分信号，配置一定的共模电平。

上述各实施例仅用于说明本发明，其中各部件的结构、连接方式和制作工艺等都是可以有所变化的，凡是在本发明技术方案的基础上进行的等同变换和改进，均不应排除在本发明的保护范围之外。

Claims (8)

1.一种采样间隔不均匀性修正电路，其特征在于，包括时钟电路、缓冲电路、滤波电路、扇出电路、模拟开关和调理电路；

所述时钟电路依次连接所述缓冲电路、滤波电路和扇出电路，所述扇出电路的输出端并联连接若干所述模拟开关的一输入端，每一所述模拟开关的另一输入端均用于接收外部输入信号，每一所述模拟开关的输出端均通过连接相应所述调理电路的输入端，每一所述调理电路的输出端均用于连接开关电容阵列芯片电路；

每一所述调理电路均包括运算放大器和DAC器件；

所述运算放大器用于对对应所述模拟开关的输出信号进行调理，所述DAC器件用于产生直流电平供给所述运算放大器，使得所述运算放大器的输出具有一定的共模电平。

2.如权利要求1所述的一种采样间隔不均匀性修正电路，其特征在于，所述滤波电路包括第一～第二电阻、第一～第三电容和第一～第二电感；

所述第一电阻的一端连接所述缓冲电路，所述第一电阻的另一端并联连接所述第一电容和第一电感，所述第一电容的另一端接地，所述第一电感的另一端并联连接所述第二电容和第二电感，所述第二电容的另一端接地，所述第二电感的另一端并联连接所述第三电容和第二电阻，所述第三电容的另一端接地，所述第二电阻的另一端连接所述扇出电路。

3.如权利要求2所述的一种采样间隔不均匀性修正电路，其特征在于，所述扇出电路包括若干第三电阻和若干第四电容；

每一所述第三电阻的一端均连接所述滤波电路，每一所述第三电阻的另一端均通过对应所述第四电容连接对应所述模拟开关。

4.如权利要求2所述的一种采样间隔不均匀性修正电路，其特征在于，所述扇出电路采用时钟扇出芯片。

5.如权利要求1至4任一项所述的一种采样间隔不均匀性修正电路，其特征在于，所述时钟电路采用外部低抖动的时钟振荡器。

6.如权利要求1至4任一项所述的一种采样间隔不均匀性修正电路，其特征在于，所述缓冲电路采用施密特型缓冲器。

7.如权利要求1至4任一项所述的一种采样间隔不均匀性修正电路，其特征在于，所述模拟开关采用吸收式多选一模拟开关。

8.一种采样间隔不均匀性修正方法，其特征在于，包括以下步骤：

1)时钟电路产生固定频率的时钟信号，发送至缓冲电路；

2)缓冲电路对时钟信号进行整形后，发送至滤波电路；

3)滤波电路对整形后的时钟信号进行滤波，发送至扇出电路；

4)扇出电路将滤波后的时钟信号扇出为多路输出信号，并分别发送至每一模拟开关；

5)模拟开关的一输入端用于接收外部输入信号，当需要测量采样间隔时，将每一模拟开关均置于与扇出电路输出信号相连接的输入端；当正常工作时，将每一模拟开关均置于与外部输入信号相连接的输入端；

6)每一模拟开关的输出信号均通过相应调理电路进行调理，将信号转换为开关电容阵列芯片电路可接收的信号，使得开关电容阵列芯片电路能够根据该信号得到修正后的实际采样间隔，重构数据波形。

Images