CN112946726B - 基于fpga-adc模块输出信号的非线性修正方法、系统 - Google Patents

Abstract

本发明提供了一种基于FPGA‑ADC模块输出信号的非线性修正方法、系统及计算机可读存储介质，通过以所述数字模拟转换器的输出信号代替所述FPGA‑ADC模块的真实输出信号，与参考信号进行对比获取数字脉冲信号，测量获取的所述数字脉冲信号的脉宽即表征了所述数字模拟转换器的输出信号的幅值，根据不同所述数字模拟转换器的输出信号的幅值和与其相对应的数字脉冲信号的脉宽即可建立所述修正查找表；通过所述FPGA‑ADC模块的真实输出信号的脉宽和所述修正查找表，对所述FPGA‑ADC模块的真实输出信号的幅值进行修正，改善现有技术中通过所述FPGA‑ADC模块输出的信号在模数转换过程中存在的非线性问题。

Description

基于FPGA-ADC模块输出信号的非线性修正方法、系统

技术领域

本发明涉及FPGA-ADC模块的信号转换技术技术领域，尤其涉及一种基于 FPGA-ADC模块输出信号的非线性修正方法、系统及计算机可读存储介质。

背景技术

正电子发射计算机断层扫描成像系统(Positron Emission TomographyScanner，PET) 是一种核医学影像设备，通过采集判选注入活体的放射性示踪剂产生的一对gamma光子来实现断层扫描成像。其基本原理是利用闪烁晶体将高能gamma光子捕获转换为低能可见光，然后通过光电转换器件将可见光转换为模拟电信号，并利用模拟调理电路将模拟电信号进行放大成形后送入能量测量装置(Analog-Digital Converter，ADC)和时间测量装置(Time-Digital Converter,TDC)得到该信号的能量和到达时间信息。通过汇总整个PET 系统所有探测器测量得到的所有信息，并对这些信息在后端进行合理的符合判选可以挑选出真实有效的信号。在这个过程中，能量测量和时间测量，对PET系统来说具有至关重要的作用,能量分辨率和时间分辨率是影响PET图像的重要参数之一。

当前主流的能量测量装置是利用商用的ADC芯片对模拟电信号进行模数变换，但商用的ADC芯片本身具有成本高，功耗大等缺点，加之PET系统通道数很多，传统的能量测量方案不利于在PET系统中进行多通道集成，因此设计低成本、低功耗、高性能的能量测量装置成为PET探测器电子学系统设计的关键问题之一，而基于可编程逻辑门阵列(FieldProgram GateArray，FPGA)的ADC装置(以下简称FPGA-ADC)由于其成本低、结构简单、算法可移植性高和高集成度等优势成为在PET装置中取代传统ADC 芯片的有效技术手段，越来越引起相关技术人员的重视。一种FPGA-ADC装置主要是利用FPGA差分输入引脚作为比较器，将参考信号和待测模拟信号分别送入比较器的p/n 端进行比较，得到数字脉冲。数字脉冲宽度可近似与输入模拟信号的幅度成正比，测量其脉宽即完成模数变换。但由于参考信号波形本身并不严格呈三角波形式，而是服从指数波形式，因此比较器输出的脉冲宽度与模拟信号的幅度不严格成比例，即模数转换过程存在非线性，会最终导致系统能量性能恶化。

发明内容

为了克服上述技术缺陷，本发明的目的在于提供一种用于解决FPGA-ADC模块的非线性问题、从而提高模数转换精度、进而提升PET探测器的能量性能的一种基于 FPGA-ADC模块输出信号的非线性修正方法、系统及计算机可读存储介质。

本发明公开了一种基于FPGA-ADC模块输出信号的非线性修正方法，包括如下步骤：将时钟信号经低通滤波处理后作为第一信号，将数字模拟转换器的输出的模拟信号作为第二信号，将第一信号与所述第二信号输入所述FPGA-ADC模块的p/n输入端，测量获得所述第二信号数字化后的幅度值；改变所述第二信号的电平值，获取不同所述第二信号数字化后的幅度值；将所述幅度值作为查找参考值、将所述第二信号的电平值作为查找目的值建立修正查找表；测量获取真实模拟信号的脉冲宽度，将所述脉冲宽度作为查找参考值代入所述修正查找表获取相对应的电平值，将所述电平值作为所述真实模拟信号的数字信号输出。

优选地，所述将第一信号与所述第二信号输入所述FPGA-ADC模块的p/n输入端，测量获得所述第二信号数字化后的幅度值包括：通过所述FPGA-ADC中的比较器将第一信号和第二信号比较得到数字脉冲信号；获取所述数字脉冲信号前沿到达时间，记为第一时间；获取所述数字脉冲信号后沿到达时间，记为第二时间；通过所述第一时间和所述第二时间计算获取所述脉冲宽度，所述脉冲宽度即为所述幅度值。

优选地，所述改变所述第二信号的电平值，获取不同所述第二信号数字化后的幅度值；将所述幅度值作为查找参考值、将所述第二信号的电平值作为查找目的值建立修正查找表包括：取所述第二信号的第一预设电平值，测量获取若干个对应所述第一预设电平值的所述数字脉冲信号的幅度值，并取平均值作为所述第一预设电平值相对应的幅度值；将所述第二信号的所述第一预设电平值进行归一化处理至预设大小，得到第一查找电平值；以预设步进值逐步改变所述第二信号的电平值，获取若干个待处理预设电平值，并获取若干个所述待处理预设电平值所对应的幅度值和查找电平值；将所述幅度值作为查找参考值、将所述查找电平值作为查找目的值建立修正查找表。

优选地，所述将所述幅度值作为查找参考值、将所述查找电平值作为查找目的值建立修正查找表还包括：若干个所述幅度值构成实际查找参考值清单；所述修正查找表还包括预设查找参考值清单，所述预设查找参考值清单包括若干个预设查找参考值；当所述幅度值存在于所述预设查找参考值清单而不存在于所述实际查找参考值清单中时，取与本幅度值的相邻值相对应的查找目的值作为本幅度值的查找目的值；所述相邻值存在于所述实际查找参考值清单中。

本发明还公开了一种基于FPGA-ADC模块输出信号的非线性修正系统，包括数字模拟转换器、修正表生成模块、在线修正模块和DAC配置模块；所述FPGA-ADC模块包括时钟发生器、低通滤波电路和脉宽测量单元，所述时钟发生器通过锁相环产生模数采样时钟，所述模数采样时钟经过所述低通滤波电路得到第一信号，获取所述数字模拟转换器输出的模拟信号作为第二信号，将第一信号与所述第二信号输入所述FPGA-ADC模块的p/n输入端，测量获得所述第二信号数字化后的幅度值；所述DAC配置模块与所述数字模拟转换器连接，通过所述DAC配置模块改变所述第二信号的电平值，通过所述 FPGA-ADC模块获取不同所述第二信号数字化后的幅度值；所述修正表生成模块将所述幅度值作为查找参考值、将所述第二信号的电平值作为查找目的值建立修正查找表；通过所述脉宽测量单元测量获得真实模拟信号的脉冲宽度，所述在线修正模块将所述脉冲宽度代入所述修正查找表获取相对应的电平值，将所述电平值作为所述真实模拟信号的数字信号输出。

优选地，所述FPGA-ADC模块还包括时间测量单元，通过所述FPGA-ADC中的比较器将第一信号和第二信号比较得到数字脉冲信号；所述时间测量单元获取所述数字脉冲信号前沿到达时间记为第一时间、所述数字脉冲信号后沿到达时间记为第二时间；所述脉宽测量单元通过所述第一时间和所述第二时间计算获取所述脉冲宽度，所述脉冲宽度即为所述幅度值。

优选地，所述修正表生成模块包括取值单元、归一化处理单元和查找表生成单元；所述取值单元取所述第二信号的第一预设电平值，所述FPGA-ADC模块测量获取若干个对应所述第一预设电平值的所述数字脉冲信号的幅度值，所述取值单元取平均值作为所述第一预设电平值相对应的幅度值；所述归一化处理单元将所述第二信号的所述第一预设电平值进行归一化处理至预设大小，得到第一查找电平值；所述取值单元以预设步进值逐步改变所述第二信号的电平值，获取若干个待处理预设电平值，并通过所述 FPGA-ADC模块和所述取值单元分别获取若干个所述待处理预设电平值所对应的幅度值和查找电平值；所述查找表生成单元将所述幅度值作为查找参考值、将所述查找电平值作为查找目的值建立修正查找表。

优选地，若干个所述幅度值构成实际查找参考值清单；所述修正查找表还包括预设查找参考值清单，所述预设查找参考值清单包括若干个预设查找参考值；当所述幅度值在于所述预设查找参考值清单而不存在于所述实际查找参考值清单中时，所述差值单元取与本幅度值的相邻值相对应的查找目的值作为本幅度值的查找目的值；所述相邻值存在于所述实际查找参考值清单中。

本发明还公开了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任一所述的方法的步骤。

采用了上述技术方案后，与现有技术相比，具有以下有益效果：

1.本发明通过以所述数字模拟转换器的输出信号代替所述PET探测器的真实输出信号，与参考信号进行对比获取数字脉冲信号，测量获取的所述数字脉冲信号的脉宽即表征了所述数字模拟转换器的输出信号的幅值，根据不同所述数字模拟转换器的输出信号的幅值和与其相对应的数字脉冲信号的脉宽即可建立所述修正查找表；通过所述PET探测器的真实输出信号的脉宽和所述修正查找表，对所述PET探测器的真实输出信号的幅值进行修正，改善现有技术中所述PET探测器的真实输出信号的真实输出信号在模数转换过程中存在的非线性问题，整个修正过程实时在线进行。

附图说明

图1为本发明提供的基于FPGA-ADC模块输出信号的非线性修正方法的流程图；

图2为本发明提供的基于FPGA-ADC模块输出信号的非线性修正系统的整体框图；

图3为本发明提供的基于FPGA-ADC模块输出信号的非线性修正系统的所述 FPGA-ADC模块的框图；

图4为本发明提供的基于FPGA-ADC模块输出信号的非线性修正系统的原理图，其中，图a的虚线为模数采样时钟经低通滤波处理后的波形示意图、实线为待转换的模拟信号，图b为比较器输出的待测的脉冲信号；

图5为本发明提供的基于FPGA-ADC模块输出信号的非线性修正方法的输出信号修正前与修正后的对比图；

图6为本发明提供的基于FPGA-ADC模块输出信号的非线性修正系统的一种优选实施例在修正前的信号性能；

图7为本发明提供的基于FPGA-ADC模块输出信号的非线性修正系统的一种优选实施例在修正后的信号性能；

图8为本发明提供的基于FPGA-ADC模块输出信号的非线性修正系统的一种优选实施例在修正前后的各项性能比较图表。

附图标记：1-数字模拟转换器，2-FPGA-ADC模块，3-修正表生成模块，4-在线修正模块，5-模数采样时钟，6-锁相环，7-比较器，8-时间测量单元，9-脉宽测量单元，10-DAC 配置模块。

具体实施方式

以下结合附图与具体实施例进一步阐述本发明的优点。

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。

在本公开使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本公开。在本公开和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。还应当理解，本文中使用的术语“和/或”是指并包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本公开可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本公开范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，如在此所使用的词语“如果”可以被解释成为“在……时”或“当……时”或“响应于确定”。

在本发明的描述中，需要理解的是，术语“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

在本发明的描述中，除非另有规定和限定，需要说明的是，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。

在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身并没有特定的意义。因此，“模块”与“部件”可以混合地使用。

参见附图1，本发明公开了一种基于FPGA-ADC模块输出信号的非线性修正方法，包括如下步骤：

S1、将时钟信号经低通滤波处理后作为第一信号，将数字模拟转换器的输出的模拟信号作为第二信号，将第一信号与第二信号输入FPGA-ADC模块的p/n输入端，测量获得第二信号数字化后的幅度值；

S2、改变第二信号的电平值，获取不同第二信号数字化后的幅度值；将幅度值作为查找参考值、将第二信号的电平值作为查找目的值建立修正查找表；

S3、测量获取真实模拟信号的脉冲宽度，将脉冲宽度作为查找参考值代入修正查找表获取相对应的电平值，将电平值作为真实模拟信号的数字信号输出。

步骤S1将第一信号与第二信号FPGA-ADC模块的p/n输入端，测量获得第二信号数字化后的幅度值具体为，通过FPGA-ADC中的比较器将第一信号和第二信号比较得到数字脉冲信号，获取数字脉冲信号前沿到达时间，记为第一时间；获取数字脉冲信号后沿到达时间，记为第二时间，通过第一时间和第二时间计算获取脉冲宽度，脉冲宽度即为幅度值。

需要说明的是，最优选的，本发明适用于修正PET探测器的输出信号，由于PET探测器的输出信号是模拟信号，需要通过FPGA-ADC模块将模拟信号转换为数字信号，但在这个过程中会出现信号的非线性问题，故通过本发明的修正方法和修正系统进行修正，但并不限于应用于PET探测器。

步骤S2具体包括：

S201、取第二信号的第一预设电平值，为了提高测量精度，测量获取若干个对应第一预设电平值的数字脉冲信号的幅度值，并取平均值作为第一预设电平值相对应的幅度值；

S202、将第二信号的第一预设电平值进行归一化处理至预设大小，得到第一查找电平值；

S203、以预设步进值逐步改变第二信号的电平值，获取若干个待处理预设电平值，并获取若干个待处理预设电平值所对应的幅度值和查找电平值；

S204、将幅度值作为查找参考值、将查找电平值作为查找目的值建立修正查找表。

S205、若干个幅度值构成实际查找参考值清单；修正查找表还包括预设查找参考值清单，预设查找参考值清单包括若干个预设查找参考值；当幅度值存在于预设查找参考值清单而不存在于实际查找参考值清单中时，取与本幅度值的相邻值相对应的查找目的值作为本幅度值的查找目的值；相邻值存在于实际查找参考值清单中，有对应的电平值。

通过步骤S201提高第一信号的测量精度；通过步骤S202对第一信号进行归一化处理为预设大小，方便后续处理；通过步骤S203以均步间隔获取修正查找表的若干个查找对象；通过步骤S204补充修正查找表的空缺部分，保证其完整性。

参见附图2，本发明还公开了一种基于FPGA-ADC模块输出信号的非线性修正系统，包括：

数字模拟转换器1，用于输出指定电压幅度；

FPGA-ADC模块，用于将待测量模拟信号转换为数字信号，实现模拟-数字转换功能，并测量数字脉冲信号的脉宽；

修正表生成模块3，生成电平幅值与脉宽相对应的修正查找表；

在线修正模块4，通过修正查找表修正替换PET探测器的真实输出值；

DAC配置模块10，与数字模拟转换器1连接，配置改变数字模拟转换器1输出的第二信号的电平值。

具体的，参见附图3-4，FPGA-ADC模块2包括时钟发生器、低通滤波电路、时间测量单元8(Time-Digital Converter，TDC)和脉宽测量单元9，时钟发生器通过锁相环6产生模数采样时钟5，模数采样时钟5经过低通滤波电路得到第一信号。在本实施例中，模数采样时钟5的频率为25MHz，高电平为3.3V。低通滤波电路是由FPGA芯片外串接电阻R和管脚寄生电容Cp组成，低通滤波后第一信号的幅值约350mV～2.95V。数字模拟转换器1(Digital-Analog Converter，DAC)输出的模拟信号作为第二信号，将第一信号与第二信号共同输入比较器7的p/n端得到待测的数字脉冲信号，比较器7是由FPGA 内部IBUFDS资源组成。待测的数字脉冲信号的脉宽近似与输入模拟信号的幅值成正比。 TDC获取数字脉冲信号前后沿到达时间，分别记为第一时间和第二时间，脉宽测量单元 9通过第一时间和第二时间计算获取脉冲宽度。

参见附图5-8，由于参考信号波形为指数波形式，因此比较器7输出的脉冲宽度与模拟信号的幅度并不严格成比例关系，即在模数转换过程中存在非线性，因此会造成能量测量误差，需要通过修正表进行修正，后脉冲宽度严格与模拟信号幅度成比例关系。

相比于现有技术，本发明使用DAC输出的电平代替真实待测模拟信号输入FPGA-ADC模块的比较器7与参考信号即第一信号进行比较，得到待测数字脉冲，该数字脉冲信号的脉宽即代表了DAC输出电平的幅值。

具体的，通过DAC配置模块10配置改变第一信号的电平值，得到若干个幅值不同的第一信号，直流电平信号作为第n路的FPGA-ADC模块内的比较器7的n端输入，其中[0，n-1]的n路对应不同的PET探测器能量测量通道，第n路专门用于计算非线性修正查找表，所有通道共用一个参考信号。此时FPGA-ADC测量的脉冲宽度即对应DAC 输出的电平值。修正表生成模块3将幅度值作为查找参考值、将第二信号的电平值作为查找目的值建立幅度值与电平值一一对应的修正查找表，将修正查找表存入RAM中进行保存。

最后[0，n-1]的n路PET探测器能量测量通道通过各自的FPGA-ADC装置将PET 探测器的真实模拟信号转换为数字信号，在线修正模块4将幅度值代入修正查找表中查找获取相对应的电平值，将电平值替换FPGA-ADC测量值作为PET探测器的数字信号进行输出，以此完成对FPGA-ADC模块的输出信号的在线修正，由图8可知，修正后的输出信号在信噪比、信纳比、有效位数及无杂散噪声动态范围等方面均有明显提升。

较佳地，修正表生成模块3包括取值单元、归一化处理单元和查找表生成单元、和插值单元，下面通过一实施例具体说明修正查找表的生成流程。

取值单元取300mV的第二信号，FPGA-ADC模块2测量连续获取1024个对应300mV 的第二信号的数字脉冲信号的脉冲宽度的幅度值，取值单元取平均值作为300mV的第二信号相对应的幅度值；

归一化处理单元将第二信号的第一预设电平值归一化处理至10bit，归一化后为

取值单元以5mV为步进值逐步改变第二信号的电平值，获取若干个待处理预设电平值，第二信号的输出范围为300mV～3.0V。通过FPGA-ADC模块2和取值单元分别获取若干个待处理预设电平值所对应的幅度值和归一化处理后的查找电平值，查找表生成单元将若干个幅度值作为查找参考值、将若干个查找电平值作为查找目的值建立幅度值与电平值一一对应的修正查找表，并存入RAM中进行保存。

在其他实施例中，根据TDC的bin size和采样时钟频率调整步进值。

较佳地，在实际操作过程中，还存在幅度值未扫描到的情况，需要将对应位置中的进行补值，保证查找表的完整性。

具体的，若干个幅度值构成实际查找参考值清单，修正查找表还包括预设查找参考值清单，预设查找参考值清单包括若干个预设查找参考值。遍历RAM中的修正查找表，当幅度值存在于预设查找参考值清单而不存在于实际查找参考值清单中，即幅度值为0，即取与本幅度值的相邻值相对应的查找目的值作为本幅度值的查找目的值。相邻值存在于实际查找参考值清单中，有对应的电平值。

本发明还公开了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述任一的方法的步骤。

应当注意的是，本发明的实施例有较佳的实施性，且并非对本发明作任何形式的限制，任何熟悉该领域的技术人员可能利用上述揭示的技术内容变更或修饰为等同的有效实施例，但凡未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改或等同变化及修饰，均仍属于本发明技术方案的范围内。

Claims (9)

1.一种基于FPGA-ADC模块输出信号的非线性修正方法，其特征在于，包括如下步骤：

将时钟信号经低通滤波处理后作为第一信号，将数字模拟转换器的输出的模拟信号作为第二信号，将第一信号与所述第二信号输入所述FPGA-ADC模块的p/n输入端，测量获得所述第二信号数字化后的幅度值；

改变所述第二信号的电平值，获取不同所述第二信号数字化后的幅度值；将所述幅度值作为查找参考值、将所述第二信号的电平值作为查找目的值建立修正查找表；

测量获取真实模拟信号的脉冲宽度，将所述脉冲宽度作为查找参考值代入所述修正查找表获取相对应的电平值，将所述电平值作为所述真实模拟信号的数字信号输出。

2.根据权利要求1所述的非线性修正方法，其特征在于，所述将第一信号与所述第二信号输入所述FPGA-ADC模块的p/n输入端，测量获得所述第二信号数字化后的幅度值包括：

通过所述FPGA-ADC中的比较器将第一信号和第二信号比较得到数字脉冲信号；

获取所述数字脉冲信号前沿到达时间，记为第一时间；获取所述数字脉冲信号后沿到达时间，记为第二时间；

通过所述第一时间和所述第二时间计算获取所述脉冲宽度，所述脉冲宽度即为所述幅度值。

3.根据权利要求1所述的非线性修正方法，其特征在于，所述改变所述第二信号的电平值，获取不同所述第二信号数字化后的幅度值；将所述幅度值作为查找参考值、将所述第二信号的电平值作为查找目的值建立修正查找表包括：

取所述第二信号的第一预设电平值，测量获取若干个对应所述第一预设电平值的数字脉冲信号的幅度值，并取平均值作为所述第一预设电平值相对应的幅度值；

将所述第二信号的所述第一预设电平值进行归一化处理至预设大小，得到第一查找电平值；

以预设步进值逐步改变所述第二信号的电平值，获取若干个待处理预设电平值，并获取若干个所述待处理预设电平值所对应的幅度值和查找电平值；

将所述幅度值作为查找参考值、将所述查找电平值作为查找目的值建立修正查找表。

4.根据权利要求3所述的非线性修正方法，其特征在于，所述将所述幅度值作为查找参考值、将所述查找电平值作为查找目的值建立修正查找表还包括：

若干个所述幅度值构成实际查找参考值清单；

所述修正查找表还包括预设查找参考值清单，所述预设查找参考值清单包括若干个预设查找参考值；当所述幅度值存在于所述预设查找参考值清单而不存在于所述实际查找参考值清单中时，取与本幅度值的相邻值相对应的查找目的值作为本幅度值的查找目的值；所述相邻值存在于所述实际查找参考值清单中。

5.一种基于FPGA-ADC模块输出信号的非线性修正系统，其特征在于，包括数字模拟转换器、修正表生成模块、在线修正模块和DAC配置模块；

所述FPGA-ADC模块包括时钟发生器、低通滤波电路和脉宽测量单元，所述时钟发生器通过锁相环产生模数采样时钟，所述模数采样时钟经过所述低通滤波电路得到第一信号，获取所述数字模拟转换器输出的模拟信号作为第二信号，将第一信号与所述第二信号输入所述FPGA-ADC模块的p/n输入端，测量获得所述第二信号数字化后的幅度值；

所述DAC配置模块与所述数字模拟转换器连接，通过所述DAC配置模块改变所述第二信号的电平值，通过所述FPGA-ADC模块获取不同所述第二信号数字化后的幅度值；所述修正表生成模块将所述幅度值作为查找参考值、将所述第二信号的电平值作为查找目的值建立修正查找表；

通过所述脉宽测量单元测量获得真实模拟信号的脉冲宽度，所述在线修正模块将所述脉冲宽度代入所述修正查找表获取相对应的电平值，将所述电平值作为所述真实模拟信号的数字信号输出。

6.根据权利要求5所述的非线性修正系统，其特征在于，所述FPGA-ADC模块还包括时间测量单元，通过所述FPGA-ADC模块中的比较器将第一信号和第二信号比较得到数字脉冲信号；所述时间测量单元获取所述数字脉冲信号前沿到达时间记为第一时间、所述数字脉冲信号后沿到达时间记为第二时间；所述脉宽测量单元通过所述第一时间和所述第二时间计算获取所述脉冲宽度，所述脉冲宽度即为所述幅度值。

7.根据权利要求5所述的非线性修正系统，其特征在于，所述修正表生成模块包括取值单元、归一化处理单元和查找表生成单元；

所述取值单元取所述第二信号的第一预设电平值，所述FPGA-ADC模块测量获取若干个对应所述第一预设电平值的数字脉冲信号的幅度值，所述取值单元取平均值作为所述第一预设电平值相对应的幅度值；

所述归一化处理单元将所述第二信号的所述第一预设电平值进行归一化处理至预设大小，得到第一查找电平值；

所述取值单元以预设步进值逐步改变所述第二信号的电平值，获取若干个待处理预设电平值，并通过所述FPGA-ADC模块和所述取值单元分别获取若干个所述待处理预设电平值所对应的幅度值和查找电平值；

所述查找表生成单元将所述幅度值作为查找参考值、将所述查找电平值作为查找目的值建立修正查找表。

8.根据权利要求7所述的非线性修正系统，其特征在于，所述修正表生成模块还包括插值单元；

若干个所述幅度值构成实际查找参考值清单；

所述修正查找表还包括预设查找参考值清单，所述预设查找参考值清单包括若干个预设查找参考值；当所述幅度值存在于所述预设查找参考值清单而不存在于所述实际查找参考值清单中时，所述插值单元取与本幅度值的相邻值相对应的查找目的值作为本幅度值的查找目的值；所述相邻值存在于所述实际查找参考值清单中。

9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-4中任一所述的方法的步骤。

Images