CN110429085B - 一种铁电三位存储器、制备方法及其操作方法 - Google Patents

Abstract

本发明涉及一种铁电三位存储器、制备方法及其操作方法，所述铁电三位存储器包括铁电薄膜层、铁电存储单元和读写电极层，所述铁电存储单元设置于铁电薄膜层上方，所述读写电极层被间隙分割成两部分，形成第一电极和第二电极，所述第一电极和第二电极中至少之一搭在所述铁电存储单元表面的长度大于零且小于铁电存储单元的宽度。与现有技术相比，本发明具有三位信息存储功能，能够提高存储单元的存储密度，具有制备简单、成本低廉等优点。

Description

一种铁电三位存储器、制备方法及其操作方法

技术领域

本发明属于铁电存储技术领域，具体涉及一种基于电畴壁导电的铁电多位存储器的设计及操作方法，尤其涉及一种可实现大电流读出的三位存储单元和电极结构的铁电存储器、制备方法及其操作方法。

背景技术

传统铁电存储器是利用铁电材料的两种极化状态实现非挥发性的二位信息存储。近年来，本研究团队成员利用绝缘铁电材料中的畴壁导电原理发明了新型的铁电存储器(中国专利申请号CN201510036526.X、CN201510036586.1、 CN201610098138.9和美国专利公开号9685216B2)。以上发明提出了与传统铁电存储器的信息读出原理不同的电流读出机制，利用外加电场使存储单元内局部电畴反转，并与其周边未反转的电畴交界处形成导电畴壁通道，导致器件电阻瞬间减小，而当电场撤销过后该导电通道保持不变，从而可以通过施加较小的读出电压实现信息“1”非破坏性地电流读取。当施加足够大的反向电场，使得局部反转的电畴回到初始状态“0”时，畴壁导电通道消失，读取电流很小。以上通过读取电流的大小识别存储单元内的两种逻辑状态“1”或“0”。目前国际上使用原子力显微镜纳米探针尖对铁电薄膜微区施加电场形成导电通道的办法，只能读取pA-nA量级的电流。本研究团队通过面内读写存储单元结构，在BiFeO₃、LiNbO₃等铁电材料的研究过程中，读出的畴壁电流信号为nA-μA量级，读出电流越大，存储器信息的读出速度越快。因此，以上发明的技术在一定程度上实现了存储器信息的快速读出。

在传统的存储中，通常是单值单元(Single level cell，SLC)存储两种状态，只有擦出状态和编程状态，即布尔逻辑“0”和“1”，也就是说一个单元只能存储两种状态。随着存储器不断向着高容量、低成本的趋势发展，特别随着存储器单元的缩微化进入纳米量级后，仅仅依靠减小单元尺寸来增大存储容量已十分困难。多值存储单元(Multilevel cell，MLC)能够将多个信息状态存入同一个存储单元中，多个信息状态对应着不同的信息写入电压，从而实现大容量存储。在读取具有多个信息状态存储单元时，可以通过施加一个很小的信息读出电压，不会改变所写入的电畴的状态，不同电畴的状态对应了不同的电流值读出大小，从而确定所存储的多位电畴信息。但目前多值存储技术还较为复杂，亟需进行改进。

发明内容

本发明的目的在于克服上述现有技术存在的缺陷而提供一种铁电三位存储器、制备方法及其操作方法。

本发明的目的可以通过以下技术方案来实现：

一种铁电三位存储器，包括铁电薄膜层、铁电存储单元和读写电极层，所述铁电存储单元设置于铁电薄膜层上方，所述读写电极层被间隙分割成两部分，形成第一电极和第二电极，

所述第一电极和第二电极中至少之一搭在所述铁电存储单元表面的长度大于零且小于铁电存储单元的宽度。

进一步地，所述第一电极和第二电极在所述铁电存储单元表面形成的所述间隙大于或等于2纳米且小于或等于500纳米。

进一步地，所述间隙为不规则图形或矩形。

进一步地，所述铁电存储单元在铁电薄膜层表面刻蚀形成。

进一步地，所述读写电极层包括一层或一层以上导电材料。

进一步地，所述铁电存储单元的宽度大于或等于5纳米且小于或等于10微米，长度大于等于5纳米且小于或等于10微米

一种铁电三位存储器的制备方法，包括以下步骤：

提供基底；

在所述基底上形成铁电薄膜层；

在铁电薄膜层表面刻蚀出铁电存储单元；以及

在所述铁电存储单元两边形成读写电极层，所述读写电极层被间隙分割成两部分，形成第一电极和第二电极；

所述第一电极和第二电极中至少之一搭在所述铁电存储单元表面的长度大于零且小于铁电存储单元的宽度。

进一步地，一种铁电三位存储器的操作方法，在读写电极层上偏置读/写电压实现读操作或写操作，所述写操作中，通过在读写电极层上偏置写电压信号使铁电存储单元内电畴局部反转或全部反转或返回初始状态，实现铁电存储单元的三种电阻态存储，所述电阻态包括低阻态“1”、低阻态“2”和高阻态“0”；

所述读操作中，通过在读写电极层上偏置读电压信号，根据读出电流大小判断铁电存储单元的电阻态，实现三种不同存储状态的读出。

进一步地，所述写操作具体为：

在所述读写电极层偏置第一方向写电压信号使间隙之间的所述铁电存储单元的电畴在写电压信号的作用下发生局部反转，其反转的电畴与其周围未反转的电畴形成畴壁导电通道，此时为低阻态“1”；增大写电压信号，畴壁导电通道扩展至整个铁电存储单元，此时为低阻态“2”；在所述读写电极层上偏置超过器件矫顽场足够大的与第一方向相反的第二方向写电压信号使铁电存储单元已反转的电畴在写电压作用下全部反转回初始电畴方向，所述畴壁导电通道全部关闭，此时为高组态“0”。

进一步地，所述写操作中，在某一写电压信号撤销，电阻保持不变。

进一步地，所述第一方向与所述铁电存储单元内及铁电薄膜层内初始电畴方向在读写电极层对面内投影方向相反；所述第二方向为与铁电存储单元内及铁电薄膜层内初始电畴方向在读写电极层对面内投影方向相同。

与现有技术相比，本发明具有如下有益效果：

1、本发明通过改变铁电单元和电极结构的设计，第一电极和第二电极至少一个电极要有部分搭在铁电凸块存储单元的上表面，且两电极间设置间隙，可以实现三位信息存储单元。根据本发明设计的铁电存储单元，畴壁通道关闭时，为高组态；畴壁导电通道打开时随着写信号电压不同，可以实现两种不同低阻态的信息写入，并且撤掉外加写电压后畴壁通道能够保持，即存储信息态不变。读操作时，是通过在读写电极对之间施加小读信号电压，该电压不会使电极对之间已反转电畴的极化状态产生影响，通过畴壁通道读出电流，根据所读出电流的大小值可以确定铁电单元被写电压所存储的信息为高阻态还是另外两种低阻态之一，可实现读出电流随写电压大小以三阶段性发生跳跃性变化，从而以非破坏性的方式读出所写入的三位电畴信息。

2、本发明可以实现单个存储单元能够存储3个电畴逻辑信息，n个存储单元组合就可以表示3ⁿ个不同状态，从而比通常单值存储单元的2ⁿ个状态要大得多，这样能够很大程度提高存储器的存储密度。

3、本发明只需要对电极结构做调整，不需要对铁电存储单元和电极形状做复杂变动，从而提高工艺稳定性，可实现快速读出的性能稳定的铁电三位存储器件，且相邻两位存储位之间读出电流相差近10倍，三位存储信息的读出不会相互干扰，器件结构简单，制备容易。

附图说明

从结合附图的以下详细说明中，将会使本发明的上述和其他目的及优点更加完整清楚，其中，相同或相似的要素采用相同的标号表示。

图1是本发明一实施例的铁电三位存储器的截面结构示意图；

图2是图1实施例的三位铁电存储单元之间电极设计的俯视图结构；

图3是图1实施例的铁电三位存储器的写入信息低阻态“1”的读写操作原理示意图，其中，(3a)为写操作截面图，(3b)为写操作俯视图，(3c)为读操作截面图， (3d)为读操作俯视图；

图4是图1实施例的铁电三位存储器的写入信息低阻态“2”的读写操作原理示意图，其中，(4a)为写操作截面图，(4b)为写操作俯视图，(4c)为读操作截面图， (4d)为读操作俯视图；

图5是图1实施例的铁电三位存储器的擦除信息的读写操作原理示意图，其中，(5a)为写操作截面图，(5b)为写操作俯视图，(5c)为读操作截面图，(5d)为读操作俯视图；

图6是本发明一实施例的铌酸锂铁电材料三位存储单元读写信号的电流-电压扫描图(I-V)和器件结构SEM图，其中，(6a)为电流-写电压扫描图，(6b)为电流-读电压扫描图，(6c)为器件结构SEM图；

图7是本发明一实施例的铁电三位存储单元制备方法过程示意图。

具体实施方式

下面结合附图和具体实施例对本发明进行详细说明。本实施例以本发明技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于下述的实施例。

在附图中，为了清楚起见，夸大了层和区域的厚度，图示中的各部分之间的尺寸比例关系并不反映实际的尺寸比例关系。

在以下实施例中，为了描述的清楚，示例性地给出了电畴方向或者极化方向，但是应当理解到，铁电存储器的电畴方向或极化方向并不限于如图所示实施例示出的方向。

铁电三位存储器利用铁电薄膜表面刻蚀出的铁电存储单元先在读写电极对之间的电场作用下发生小范围反转，反转的电畴与其周边初始态的电畴形成畴壁导电通道。

如图1-图2所示，本实施例提供一种非易失性铁电三位存储器，包括基底101、铁电薄膜层103、铁电存储单元105和读写电极层107，铁电存储单元105设置于铁电薄膜层103上方，读写电极层107被间隙109分割成两部分，形成第一电极 107A和第二电极107B，组成读电极对。为了实现三位信息存储，所述第一电极 107A和第二电极107B至少之一搭在铁电存储单元105表面的长度大于零且小于铁电存储单元的宽度L，第一电极和第二电极之间的间隙109最小值大于2纳米。如图1所示，第一电极107A和第二电极107B搭在铁电存储单元105表面的长度 L1、L2均大于零，且具有间隙109。在该实施例中，该读电极对构成了该实施例的电极层107，能用于该实施例的铁电三位存储器的写操作。

铁电薄膜层103的电畴方向(1031或相反方向)和铁电存储单元105的电畴 (1051或相反方向)的极化方向不平行于所述读写电极层107所在的法线方向。铁电薄膜层103和铁电存储单元105要求满足其铁电畴在面内有分量的条件，也即具有面内分量(铁电电畴的自发极化在膜面上的方向的投影)，铁电薄膜层103可以形成如图1所示电畴1031和其相反方向的电畴，在偏置大于矫顽电压后，电畴会沿电场方向取向，因此，在偏置电场方向与原电畴方向相反的电压且大于矫顽电压时，电畴1031或其相反方向的电畴会发生反转。在该实施例中，铁电薄膜层103 的电畴的极化方向基本不垂直且基本不平行电极层107的法线方向或者基本不垂直于读写电极层107。

第一电极107A和第二电极107B在铁电存储单元105表面形成的间隙109可以为不规则图形或矩形，使得第一电极和第二电极的间距最小值大于零。

间隙109用于将第一电极107A和第二电极107B实现相对电隔离(该电隔离不包括以下通过读操作过程中建立的畴壁导电通道的情形)，间隙109可以通过对金属平层电子束加工、纳米压印或其他光刻方法获得，但是间隙109的形成方法并不限于本发明实施例。间隙109的间距d的范围可以大于或等于2纳米且小于或等于500纳米，更优地大于或等于5纳米且小于或等于100纳米，例如可以为10纳米、135纳米、125纳米等，间距d越小，越有利于提高铁电存储器的存储密度，并且越有利于减小读电压和增大读电流，并且读功耗越小，因此，间隙109可以为各种纳米尺寸的间隙。间隙109的形状并不限于如图2所示形状，在其他实施例中，间隙109甚至还可以为锯齿形等。电极层107A和/或107B在垂直间隙方向上的宽度w尺寸(也即间隙的宽度尺寸)可以大于或等于5纳米且小于或等于500纳米，例如50纳米。

基底101可以是铁电存储器中常用的各种基底材料，例如其可以为Si、SrTiO₃或LiNbO₃。通常地，基底101的材料选择主要由铁电薄膜层103决定。在该实施例中，基底101可以是Si衬底，其易于与半导体CMOS工艺兼容，有助于大规模生产。

铁电薄膜层103形成在基底101之上，可以是任一具有合适畴结构的铁电材料，其具体可以选自于以下材料：铁酸铋、掺镧的铁酸铋盐、锆钛酸铅盐、钽酸锂盐、铌酸锂盐或者掺氧化镁(MgO)或掺铁(Fe)的铌酸锂盐。但是，应当理解到，铁电薄膜层103具体铁电材料类型不是限制的，本领域技术人员能够选用任何一种的铁电材料类型。铁电薄膜层103的制备方法也不是限制性的，例如，可以通过溅射、CVD、PLD等薄膜淀积方法制备形成。铁电薄膜层103的厚度范围可以大于或等于5纳米且小于或等于500纳米，例如，其可以为20nm、30nm或50nm。

铁电存储单元105在铁电薄膜层103表面刻蚀形成，铁电薄膜层103和表面刻蚀出的铁电存储单元105实为一体。铁电薄膜材料可以但是不限制为LiNbO₃、 LiTaO₃、Pb(Zr、Ti)O₃、BaTiO₃、BiFeO₃、HfO₂、Bi₄Ti₃O₁₂、SrBiTa₂O₉及其元素掺杂材料。具体地，通过半导体工艺光刻或电子束直写或纳米压印或光刻等技术实现存储结构的图形转移，而后通过干法或湿法刻蚀技术在薄膜层103上形成铁电存储单元105。铁电存储单元105的宽度大于或等于5纳米且小于或等于10微米，长度大于等于5纳米且小于或等于10微米。

铁电存储单元105在该实施例中可以是通过连续的金属薄膜层通过构图刻蚀间隙109来形成，当然，在其他实施例中，它们也可以分别地构图形成。第一电极 107A和第二电极107B组成读写电极对，在此处“读”反映它们至少具有读出操作的功能，但是，该第一电极107A和第二电极107B的功能不限于此，例如，在该实施例中，第一电极107A和第二电极107B部分搭在铁电存储单元105表面，促使间隙109表面部分电畴先反转。

读写电极层107包括一层或一层以上低电阻率的导电材料，如Pt、Au、Cu、 Ir、IrO₂、Cr、Ti、Ta、Ni、SiPt、SiNi、Co、Al中的一种或多种的组合。

上述实施例的铁电三位存储器的操作方法中，通过在读写电极层107上偏置读 /写电压实现读操作或写操作；写操作中，通过在读写电极层107上偏置写电压信号使铁电存储单元105内电畴局部反转或全部反转或返回初始状态，实现铁电存储单元105的三种电阻态存储，电阻态包括低阻态“1”、低阻态“2”和高阻态“0”；读操作中，通过在读写电极层107上偏置读电压信号，根据读出电流大小判断铁电存储单元105的电阻态，实现三种不同存储状态的读出。图3和图4所示为图1 所示实施例的铁电存储器的写入信息低阻态“1”和低阻态“2”读写操作过程及操作原理示意图，图5为图1所示实施例的铁电存储器的擦除信息过程读写操作过程及操作原理示意图。

该实施例中，以铁电存储单元105的电畴1051所在极化方向存储逻辑信息为示意进行说明。如图(3a)所示，在写操作过程中，在读写电极层107的读写电极对 107A和107B之间偏置写信号V_write1，写信号的方向为第一电极107A偏置正向、第二电极107B偏置负向，从而它们之间形成如图(3a)所示方向的电场E1。电场E1 可以对铁电存储单元105的电畴方向产生影响，电场E1在与铁电存储单元105的电畴极化方向相反的方向上的电场分量大于使该电畴发生反转的矫顽场Ec1时，该单元的电畴发生反转形成电畴1053，其与周边未反转的电畴1051形成畴壁1054，该畴壁形成导电通道，此时，铁电凸块存储单元105只有部分电畴极化反转，从而实现存储器逻辑信息的写入，此为低阻态“1”，随着写入电压V_write1增大至V_write2，间隙109部分和电极层底部铁电凸块存储单元105的电畴全部极化反转，畴壁通道会扩展至整个铁电凸块存储单元105，电流会瞬间降低，此为低阻态“2”，如图(4a) 所示。相反地，如图(5a)所示，在读写电极对107A和107B之间偏置一至少大于使铁电薄膜极化反转的与第一方向相反的第二方向E2写信号电压V_write0，此时间隙之间的铁电电畴统一反转回初始方向1051极化方向，导电通道关闭，实现信息擦除过程，此为高阻态“0”。

写操作中，在某一写电压信号撤销，电阻保持不变。

在本发明实施例中，形成的畴壁1054的具体形状不受本发明实施例限制的图示形状限制。

第一方向与铁电存储单元105内及铁电薄膜层103内初始电畴方向在读写电极层107对面内(或者横向)投影方向相反；第二方向为与铁电存储单元105内及铁电薄膜层103内初始电畴方向在读写电极层107对面内(或者横向)投影方向相同。

在该实施例中，在读信号操作过程如图(3b)和图(4b)所示，在读写电极对107A 和107B之间偏置一小于使读写电极对107A和107B间铁电存储单元105表面局部反转的矫顽场电压的某个方向E3读信号电压V_read1，此方向与写信号电压方向相同或者相反，此时畴壁导电通道的电阻值随写电压不同而变化，所读出的电流值不同，畴壁通道打开时可以读出低阻态“1”和低阻态“2”两种信息存储状态。若读操作前信息已被擦除，如图(5b)，在读写电极对107A和107B之间偏置一小于使电极对107A和107B间铁电存储单元105表面局部反转的矫顽场电压的某个方向 E4读信号电压V_read2，此方向与写信号电压方向相同或者相反，由于此时畴壁导电通道的关闭，器件读出电流非常小，对应高阻态“0”。在读操作时可实现读出电流随写电压大小以三阶段性发生跳跃性变化，从而以非破坏性的方式读出所写入的三位电畴信息。

其中，写信号V_write1、V_write2和V_write0与V_read1和V_read2具体信号形式不是限制性的，例如其可以为一定频率的电压脉冲信号等。

图6为图3和图4所示实施例的读写操作过程在读写电极107上进行电压扫描操作的电压电流(I-V)曲线图。结合图(6c)所示铁电存储器件结构，其上下电极间距为140纳米，上电极搭在铁电凸块单元105表面L1为50纳米，下电极搭在铁电凸块单元表面L2为160nm，电极宽度为350nm。如图(6a)所示，其中“+”电压扫描方向为写入信息，“-”电压方向为擦除信息。在“+”电压扫描方向上，电极间隙109之间铁电存储单元局部电畴极化方向为1051在电场E1作用下反转为极化方向1053，出现第一次局部电场反转，如图(6a)中所示“1”，本例中此时写入电压为4V，对应写操作时如图(3a)所示，即铁电存储单元105只有部分电畴发生反转，对应一存储状态——低阻态“1”。随着写入电压的增大到铁电凸块单元矫顽电压时，整个铁电凸块单元发生极化翻转，对应写操作时图(4a)所示，畴壁导电通道延展至整个铁电凸块存储单元105，电流瞬间减小，本例中对应写电压为5.7V，如图(6a) 中所示“2”，对应为存储状态——低阻态“2”。本例中低阻态“1”和低阻态“2”在3V的读出电流分别为3uA和0.25uA，而高组态“0”在3V的读出电流为0.04uA，如图(6b)所示，相邻状态之间读出电流差值近10倍，相互之间不会产生干扰。本实施例中读取电流较大，非常有利于应用于高速、高密度存储器。

图7为本发明一实施例的铁电多位存储器的制备方法过程示意图，结合图1 所示：

首先，提供基底101，在该实施例中，基底101可以是Si衬底，其易于与半导体CMOS工艺兼容。

进一步，形成铁电薄膜层103。在该实施例中，铁电薄膜层103可以不限于选自以下材料：铁酸铋、掺镧的铁酸铋盐、锆钛酸铅盐、钽酸锂盐、铌酸锂盐或者掺氧化镁(MgO)或掺铁(Fe)的铌酸锂盐。铁电薄膜层的制备方法也不是限制性的，例如，可以通过溅射、CVD、PLD等薄膜淀积方法制备形成。

进一步，形成铁电存储单元105。在该实施例中，铁电存储单元105是在基底 101上形成铁电薄膜103之后，通过半导体工艺光刻或电子束直写或纳米压印或光刻等技术实现存储结构的图形转移，而后通过干法或湿法刻蚀技术在薄膜层103 上形成存储单元105。

进一步，形成读写电极层107。在该实施例中，读写电极对由第一电极107A 和第二电极107B构成，第一电极107A和第二电极107B之间形成间隙109，第一电极107A和第二电极107B中至少之一搭在所述铁电存储单元105表面的长度大于零且小于铁电存储单元105的宽度。读写电极层107可以选自于如Pt、Au、Cu、 Ir、IrO₂、Cr、Ti、Ta、Ni、SiPt、SiNi、Co、Al中的一种或多种的组合。

以上例子主要说明了本发明的铁电存储器及其制备方法，尤其说明了读操作方法及原理。尽管只对其中一些本发明的实施方式进行了描述，但是本领域普通技术人员应当了解，本发明可以在不偏离其主旨与范围内以许多其他的形式实施。因此，所展示的例子与实施方式被视为示意性的而非限制性的，在不脱离如所附各权利要求所定义的本发明精神及范围的情况下，本发明可能涵盖各种的修改与替换。

Claims (6)

1.一种铁电三位存储器的操作方法，其特征在于，所述铁电三位存储器包括铁电薄膜层(103)、铁电存储单元(105)和读写电极层(107),所述铁电存储单元(105)设置于铁电薄膜层(103)上方，所述读写电极层(107)被间隙(109)分割成两部分，形成第一电极(107A)和第二电极(107B),所述第一电极(107A)和第二电极(107B)中至少之一搭在所述铁电存储单元(105)表面的长度大于零且小于铁电存储单元(105)的宽度，在读写电极层(107)上偏置读/写电压实现读操作或写操作，所述铁电存储单元(105)在铁电薄膜层(103)表面刻蚀形成；

所述写操作中，通过在读写电极层(107)上偏置写电压信号使铁电存储单元(105)内电畴局部反转或全部反转或返回初始状态，实现铁电存储单元(105)的三种电阻态存储，所述电阻态包括低阻态“1”、低阻态“2”和高阻态“0”；

所述读操作中，通过在读写电极层(107)上偏置读电压信号，根据读出电流大小判断铁电存储单元(105)的电阻态，实现三种不同存储状态的读出；

在所述读写电极层(107)偏置第一方向写电压信号使间隙(109)之间的所述铁电存储单元(105)的电畴(1051)在写电压信号的作用下发生局部反转，其反转的电畴与其周围未反转的电畴形成畴壁导电通道，此时为低阻态“1”；增大写电压信号，畴壁导电通道扩展至整个铁电存储单元(105),此时为低阻态“2”；在所述读写电极层(107)上偏置超过器件矫顽场足够大的与第一方向相反的第二方向写电压信号使铁电存储单元(105)已反转的电畴在写电压作用下全部反转回初始电畴方向，所述畴壁导电通道全部关闭，此时为高阻态“0”；

所述第一电极(107A)和第二电极(107B)在所述铁电存储单元(105)表面形成的所述间隙(109)大于或等于2纳米且小于或等于500纳米。

2.根据权利要求1所述的操作方法，其特征在于，所述间隙(109)为不规则图形或矩形。

3.根据权利要求1所述的操作方法，其特征在于，所述读写电极层(107)包括一层或一层以上导电材料。

4.根据权利要求1所述的操作方法，其特征在于，所述铁电存储单元(105)的宽度大于或等于5纳米且小于或等于10微米，长度大于等于5纳米且小于或等于10微米。

5.根据权利要求1所述的操作方法，其特征在于，所述写操作中，在某一写电压信号撤销，电阻保持不变。

6.根据权利要求1所述的操作方法，其特征在于，所述第一方向与所述铁电存储单元(105)内及铁电薄膜层(103)内初始电畴方向在读写电极层(107)对面内投影方向相反；所述第二方向为与铁电存储单元(105)内及铁电薄膜层(103)内初始电畴方向在读写电极层(107)对面内投影方向相同。

Images