CN110428857A - 一种基于滞回特性器件的存储器 - Google Patents

一种基于滞回特性器件的存储器 Download PDF

Info

Publication number
CN110428857A
CN110428857A CN201910614658.4A CN201910614658A CN110428857A CN 110428857 A CN110428857 A CN 110428857A CN 201910614658 A CN201910614658 A CN 201910614658A CN 110428857 A CN110428857 A CN 110428857A
Authority
CN
China
Prior art keywords
write
information storage
module
information
read operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910614658.4A
Other languages
English (en)
Other versions
CN110428857B (zh
Inventor
古明阳
李学清
刘勇攀
杨华中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201910614658.4A priority Critical patent/CN110428857B/zh
Publication of CN110428857A publication Critical patent/CN110428857A/zh
Application granted granted Critical
Publication of CN110428857B publication Critical patent/CN110428857B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种基于滞回特性器件的存储器的单元电路及由多个该单元电路组成的阵列电路，其中，该存储器单元电路包括：信息存储模块、写操作模块和读操作模块，信息存储模块包括写操作端和读操作端，主要由具有滞回特性的单元组成，利用滞回特性的状态存储信息；写操作模块与写操作端连接，该连接控制信息存储模块内存储的信息，并在存储单元的滞回特性状态偏离对应的滞回区域前，写控制电路可以将其重置到滞回曲线的某个区间内，且该重置操作无需预先获取所存储的信息；读操作模块与读操作端连接，该连接获取信息存储模块内的状态存储信息。该存储器通过具有滞回特性的器件实现信息存储，从而刷新时无需事先进行读操作，实现刷新操作的简化。

Description

一种基于滞回特性器件的存储器
技术领域
本发明涉及低功耗存储器结构技术领域，特别涉及一种基于滞回特性器件的存储器，包括该类型存储器的单元电路及由多个该单元电路组成的阵列电路。
背景技术
当前，伴随着人工智能以及物联网等技术的兴起，数据总量的不断增加使得人们对于存储器的存储容量、读写速度、使用寿命以及低功耗的要求也在不断上升。由于动态随机存储器(DRAM,即dynamic random access memory)具有存储密度高、读写速度快等优点，大部分的计算机系统使用DRAM作为主要的存储部分。
DRAM主要通过电容上的电荷存储信息，而由于晶体管漏电流的存在，电容上存储的电荷会逐渐泄漏并造成数据丢失，所以DRAM必须不断地刷新从而保持数据的有效性。传统的刷新操作较为繁琐：不同的单元所存取的数据不同，需要先读出每个单元所存的值之后，再重新写入相应值。而由于一次只能读取部分单元，刷新操作只能逐步进行，刷新整个阵列需要较长的时间。此外，对于正在刷新的存储单元的读写操作在刷新时需要被阻塞，这降低了存储器的性能，即降低访问存储器的数据率。随着存储器尺寸以及速度的不断提升，刷新操作造成的影响也变得更加显著。Ishwar Bhati等人在《DRAM Refresh Mechanisms,Penalties,and Trade-Offs》中的研究表明，对于32Gb的1T1C结构DRAM芯片，刷新操作所消耗的能量占到了芯片总功耗的三分之一，并使得芯片数据率降低20％；而这些影响还将随着存储容量的提升而进一步增加。
如图1所示，三管动态随机存储器(3T-DRAM)是一种动态存储器结构。信息以电荷的形式存储于晶体管M3的栅极的寄生电容上，通过晶体管M1改变M3栅极的电压以实现写操作。进行读操作时，晶体管M2导通，可以根据读位线RBL与地之间的阻抗判断M3处于导通或者截止状态，从而读出在其栅极上存储的信息。这一结构被广泛应用于嵌入式系统中，具有高密度、操作简单、读写分离、无比逻辑以及非损坏性读操作等等优点。
如图2所示，Wing K.Luk,等人于《A 3-Transistor DRAM Cell with Gated Diodefor Enhanced Speed and Retention Time》提出了针对三管动态随机存储器结构的一种改进方案：将晶体管M3的栅极通过一个栅控二极管(GD)与写字线相连，称为3T1D结构的动态存储单元。栅控二极管提供的额外电容可以延长数据的存储时间，从而降低刷新的频率，节省刷新功耗；并且该结构可以在读操作时向晶体管M3栅极电压提供增益，降低读操作延时。
然而，上述只是降低了刷新频率，并没有改变刷新操作需要先读后写的基本模式，从而无法从根本上解决刷新操作带来的额外功耗以及数据传输率降低等问题。
非易失存储器((NVM，即nonvolatile memories)在掉电之后保持数据不丢失，与DRAM相比能够极大地减少闲置状态下的功耗，并且非易失存储器可以实现接近DRAM的密度与读取速度，具有极大的应用前景。目前，较为成熟的非易失存储器包括闪存(Flash)、STT-MRAM、铁电存储器(FeRAM)等方案，但上述方案在写操作延时、写操作功耗、工艺稳定度与兼容性以及器件耐久度等方面存在着一定的不足，故目前还不能完全取代传统的CMOS存储器结构。
发明内容
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。
为此，本发明的一个目的在于提出一种基于滞回特性器件的存储器，该存储器可以通过简化存储器刷新方式从而极大降低使用成本的电路。
本发明还提出了该存储器的单元电路的结构及其工作原理和读写等操作的方法，进一步地，该存储器可以以阵列的形式组合在一起，同样可以减少存储器阵列的使用成本，故本发明的另一个目的在于提出一种基于该存储器的多个单元的阵列。
为达到上述目的，本发明一方面提出了基于滞回特性器件的存储器，包括：信息存储模块，用于利用滞回特性状态存储信息，其中，所述信息存储模块包括写操作端和读操作端；写操作模块，所述写操作模块与所述写操作端连接，用于控制所述信息存储模块内存储的信息，并在所述滞回特性状态偏离对应的滞回区域前，通过写控制电路将所述滞回特性状态重置到滞回曲线的预设区间内，其中，所述写操作模块的重置过程不需要预先获取所述信息存储模块内存储的信息；读操作模块，所述读操作模块与所述读操作端连接，用于读取出所述读操作的阻抗，以获取所述信息存储模块内的状态存储信息。
本发明实施例的一种基于滞回特性器件的存储器，通过使用具有滞回特性的新型器件，颠覆“先读后写”的传统刷新模式，提出了一种不需要事先进行读操作的全阵列刷新模式，从根本上改进了存储器的刷新操作，实现一次性全阵列快速刷新，而避免刷新操作对读写端口的占据，解决刷新操作导致的存储器数据率下降的问题，从而极大地降低存储器功耗并提升其性能，在低功耗存储器设计中具有很强的应用前景。
另外，根据本发明上述实施例的一种基于滞回特性器件的存储器还可以具有以下附加的技术特征：
进一步地，在本发明的一个实施例中，所述信息存储模块包括铁电晶体管、反铁电晶体管或纳米机电继电器，其中，所述铁电晶体管和所述反铁电晶体管的漏极与源极之间的阻抗由栅极或衬底的电压滞回控制。
进一步地，在本发明的一个实施例中，所述读操作端读取的阻抗由所述写操作端的电压控制，并且所述阻抗与电压之间存在滞回关系。
为达到上述目的，本发明另一方面提出了一种多个单元的阵列，所述阵列中至少一个单元采用的一种基于滞回特性器件的存储器的任一项，所述多个单元的阵列包括M行和N列，用于按行或按列的信息读写机制，同一行内的单元之间通过字线相连，同一列内的单元之内通过位线相连，N和M均为正整数。
本发明实施例的一种多个单元的阵列，通过使用具有滞回特性的新型器件，颠覆“先读后写”的传统刷新模式，提出了一种不需要事先进行读操作的全阵列刷新模式，从根本上改进了存储器的刷新操作，实现一次性全阵列快速刷新，而避免刷新操作对读写端口的占据，解决刷新操作导致的存储器数据率下降的问题，从而极大地降低存储器功耗并提升其性能，在低功耗存储器设计中具有很强的应用前景。
另外，根据本发明上述实施例的一种多个单元的阵列还可以具有以下附加的技术特征：
进一步地，在本发明的一个实施例中，所述字线包括写字线和读字线，所述位线包括写位线和读位线，其中，所述同一行内的单元共用一条写字线和一条读字线，所述同一列内的单元共用一条写位线和一条读位线。
进一步地，在本发明的一个实施例中，所述信息存储模块的栅极通过第一辅助晶体管与所述写位线相连，所述第一辅助晶体管的栅极与所述写字线相连，所述信息存储模块的漏极通过第二辅助晶体管与所述读位线相连，所述第二辅助晶体管的栅极与所述读字线相连。
进一步地，在本发明的一个实施例中，所述第一辅助晶体管和所述第二辅助晶体管均为辅助栅控二极管。
进一步地，在本发明的一个实施例中，进行写操作时，所述写字线驱动所述第一辅助晶体管使其导通，通过控制所述写位线的电压控制所述信息存储模块的栅极电压，以改变所述信息存储模块的滞回特性所处的状态。
进一步地，在本发明的一个实施例中，进行读操作时，所述读字线驱动所述第二辅助晶体管使其导通，通过所述信息存储模块的阻抗特性获取所存储的信息。
本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为传统的三管动态随机存储器存储单元的结构图；
图2为改进后的三管动态存储单元结构图；
图3为本发明实施例的一种基于滞回特性器件的存储器结构示意图；
图4为一种具有滞回特性的纳米机电继电器的电路符号以及其滞回特性示意图，(a)为电路符号示意图，(b)为滞回特性示意图；
图5为利用纳米机电继电器实现的一个发明实施例的存储单元结构图；
图6为本发明实施例中刷新操作的示意图；
图7为本发明实施例中的存储阵列结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。
下面参照附图描述根据本发明实施例提出的一种基于滞回特性器件的存储器。
图3是本发明一个实施例的一种基于滞回特性器件的存储器结构示意图。
如图3所示，一种基于滞回特性器件的存储器10包括：信息存储模块100、写操作模块200和读操作模块300。
信息存储模块100用于利用滞回特性状态存储信息，其中，信息存储模块100包括写操作端和读操作端；写操作模块200与写操作端连接，用于控制信息存储模块100内存储的信息，并在滞回特性状态偏离对应的滞回区域前，通过写控制电路将滞回特性状态重置到滞回曲线的预设区间内；读操作模块300与读操作端连接，用于读取出读操作的阻抗，以获取信息存储模块100内的状态存储信息。本发明实施例的存储器10通过具有滞回特性的器件实现信息存储，从而在刷新时不再需要事先进行读操作，实现刷新操作的简化。
具体地，信息存储模块主要由具有滞回特性的单元组成，利用滞回特性的状态存储信息，信息存储模块包括写操作端和读操作端，读操作端所读取的阻抗由写操作端的电压控制，且该阻抗与电压之间存在滞回关系，另外，在没有外部能量输入的情况下，所存储的信息可能发生改变；写操作模块与信息存储模块的写操作端连接，通过改变信息存储模块写操作端口的电压来控制信息存储模块内存储的信息，并且在存储单元偏离所存储信息对应的滞回特性的状态之前，写控制电路可以将该存储单元重置到与所存储信息对应的某个滞回特性的状态，且该重置操作不需要预先获取该单元所存储的信息；读操作模块与信息存储模块的读操作端连接，能够读出信息存储模块读操作端口的阻抗，进而获取信息存储模块内的状态存储信息。
本发明实施例中的信息存储模块利用铁电晶体管、反铁电晶体管或纳米机电继电器实现，其中，铁电晶体管和反铁电晶体管的漏极与源极之间的阻抗由栅极或衬底的电压滞回控制。
进一步地，本发明实施例提出的多个单元的阵列中，至少一个单元采用一种基于滞回特性器件的存储器，其中，多个单元的阵列包括M行和N列，用于按行或按列的信息读写机制，同一行内的单元之间通过字线相连，同一列内的单元之内通过位线相连，N和M均为正整数。
需要说明的是，字线包括写字线和读字线，位线包括写位线和读位线，同一行内的单元共用一条写字线和一条读字线，同一列内的单元共用一条写位线和一条读位线。
具体而言，本发明实施例的工作原理为：铁电晶体管、反铁电晶体管或纳米机电继电器的栅极通过第一辅助晶体管与写位线相连，第一辅助晶体管的栅极与写字线相连，铁电晶体管、反铁电晶体管或纳米机电继电器的漏极通过第二辅助晶体管与读位线相连，第二辅助晶体管的栅极与读字线相连。
进行写操作时，写字线驱动第一辅助晶体管使其导通，通过控制写位线的电压控制铁电晶体管、反铁电晶体管或纳米机电继电器的栅极电压，从而改变铁电晶体管、反铁电晶体管或纳米机电继电器的滞回特性所处的状态。在铁电晶体管、反铁电晶体管或纳米机电继电器的栅极电压由于可能的漏电等因素偏离与所存储的信息对应的滞回区域之前，通过第一辅助晶体管驱动铁电晶体管、反铁电晶体管或纳米机电继电器的栅极电压，使其重置到滞回曲线的某一个区间内，且该重置操作不需要预先获得铁电晶体管、反铁电晶体管或纳米机电继电器所存储的信息。
可以理解的是，本发明实施例的多个单元的阵列中至少一行单元能够同时进行重置操作。
进行读操作时，读字线驱动第二辅助晶体管使其导通，进而通过铁电晶体管、反铁电晶体管或纳米机电继电器的阻抗特性获取所存储的信息。
需要说明的是，第一辅助晶体管和第二辅助晶体管均为辅助栅控二极管。也就是说，铁电晶体管、反铁电晶体管或纳米机电继电器的栅极与一个辅助栅控二极管的栅极相连，读字线与另一个辅助栅控二极管的另一端相连。
相关技术中，有多种器件可以实现本发明中的具有滞回特性的单元，例如铁电晶体管、反铁电晶体管以及纳米机电继电器等，下面以纳米机电继电器为例说明本发明提出的一种基于滞回特性器件的存储器及多个单元的阵列的具体实施方式。
如图4所示，在该四端器件纳米机电继电器的DS端加一电压后，IDS与VGB的关系形成滞回曲线。
若B接地，则可以通过改变点G处的电压，进而改变器件在滞回曲线中所处的状态来实现信息的存储：例如，若存储“1”，则将节点电压写至高于VPI，此时DS之间为低阻态；若存储“0”，则将电压写到低于VPO，DS端口变为高阻态。读操作则可以通过多种方式读取DS端口之间的阻抗，进而得到存储的信息。
将B与S端相连并接地，将图1中的M3晶体管替换为纳米机电继电器N，即G端通过写控制晶体管与写位线(WBL)相连，写控制晶体管栅极由写字线(WWL)控制，D端通过读控制晶体管与读位线(RBL)相连，读控制晶体管栅极由读位线(RWL)控制，形成图5的存储单元。
与图2的3T1D结构类似，还可以通过添加辅助结构增大存储节点的电容，以实现更好的存储效果。
通过调整写字线WWL的电压值可以控制写晶体管M1，进而由写位线WBL控制纳米机电继电器G端口的电压值，由此实现数据的写操作。在写“1”时，需要将G端电压写到大于上拉电压VPI的某个值，写“0”时，则需要使G端口电压低于下拉电压VPO。
进行读操作时，可以先将读位线RBL预充电至某一值，再将读字线RWL置高电平使得读控制晶体管M2导通，通过灵敏电压(或电流)放大器判断读位线RBL对地的阻抗，进而读出存储的信息。
与传统的DRAM结构一样，在闲置状态时，电路中的漏电效应将使得纳米机电继电器N的栅极电压电压VG逐渐降低。对于存储值为“1”的单元，当栅极电压降至下拉电压VPI以下时，存储状态将发生改变，从而导致数据的丢失，因此需要不断对存储节点的电压进行刷新。但对于该结构而言，刷新操作可以通过器件的滞回特性便捷地实现。只需要将所有存储单元的存储节点电压写到滞回窗口内的某一值，就能够完成刷新操作，而无需预先再对存储的值进行读操作，这是由于器件的滞回特性决定了某一时刻的状态不仅依赖于此时的输入，还依赖于之前的状态。
如图6所示，1号单元存储的值为“1”，纳米机电继电器处于低阻状态，2号单元存储的值为“0”，纳米机电继电器处于高阻状态。将两个单元对应节点G1、G2的电压都写至滞回窗口内的某一值值VR后，由于滞回特性，1号单元的器件仍然处于低阻态，存储的值仍为“1”；2号单元仍然处于高阻态，存的值仍为“0”。只需保证VR位于滞回窗口内，就能在不需要预先进行读操作的情况下，极为简便地实现刷新操作。该机制可以极大地降低刷新操作所需要的功耗以及刷新过程所持续的时间。
将上述单元组成M×N的阵列，同一行的单元共用读、写字线，同一列的单元共用读、写位线，并添加相应的外围控制电路，即可实现大规模的信息存储。如图7所示为2×4的存储阵列。
在传统DRAM结构中，刷新操作需要事先进行读操作，而每次读操作只能读取一行数据，故对阵列的刷新操作需要以行为单位进行，并且在刷新时读写操作需要被阻塞。而在本发明实施例中，刷新操作并不需要事先进行读取，故整个阵列的所有单元都可以同时进行刷新，由此极大地降低阵列的刷新功耗并提升阵列的性能。
因此，本发明实施例基于某一特定的滞回性器件(即纳米机电继电器)实现的动态随机存储器结构，利用器件的滞回特性，极大地简化了动态随机存储器的刷新操作。
综上，根据本发明实施例提出的一种基于滞回特性器件的存储器，通过使用具有滞回特性的新型器件，颠覆“先读后写”的传统刷新模式，提出了一种不需要事先进行读操作的全阵列刷新模式，从根本上改进了存储器的刷新操作，实现一次性全阵列快速刷新，而避免刷新操作对读写端口的占据，解决刷新操作导致的存储器数据率下降的问题，从而极大地降低存储器功耗并提升其性能，在低功耗存储器设计中具有很强的应用前景。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (9)

1.一种基于滞回特性器件的存储器，其特征在于，包括：
信息存储模块，用于利用滞回特性状态存储信息，其中，所述信息存储模块包括写操作端和读操作端；
写操作模块，所述写操作模块与所述写操作端连接，用于控制所述信息存储模块内存储的信息，并在所述滞回特性状态偏离对应的滞回区域前，通过写控制电路将所述滞回特性状态重置到滞回曲线的预设区间内，其中，所述写操作模块的重置过程不需要预先获取所述信息存储模块内存储的信息；
读操作模块，所述读操作模块与所述读操作端连接，用于读取出所述读操作的阻抗，以获取所述信息存储模块内的状态存储信息。
2.根据权利要求1所述的一种基于滞回特性器件的存储器，其特征在于，所述信息存储模块的实现方式包括铁电晶体管、反铁电晶体管或纳米机电继电器，其中，所述铁电晶体管和所述反铁电晶体管的漏极与源极之间的阻抗由栅极或衬底的电压滞回控制。
3.根据权利要求1所述的一种基于滞回特性器件的存储器，其特征在于，所述读操作端读取的阻抗由所述写操作端的电压控制，并且所述阻抗与电压之间存在滞回关系。
4.一种多个单元的阵列，所述阵列中至少一个单元采用权利要求1-3中一种基于滞回特性器件的存储器的任一项，其特征在于，所述多个单元的阵列包括M行和N列，用于按行或按列的信息读写机制，同一行内的单元之间通过字线相连，同一列内的单元之内通过位线相连，N和M均为正整数。
5.根据权利要求4所述的一种多个单元的阵列，其特征在于，所述字线包括写字线和读字线，所述位线包括写位线和读位线，其中，所述同一行内的单元共用一条写字线和一条读字线，所述同一列内的单元共用一条写位线和一条读位线。
6.根据权利要5所述的一种多个单元的阵列，其特征在于，所述信息存储模块的栅极通过第一辅助晶体管与所述写位线相连，所述第一辅助晶体管的栅极与所述写字线相连，所述信息存储模块的漏极通过第二辅助晶体管与所述读位线相连，所述第二辅助晶体管的栅极与所述读字线相连。
7.根据权利要求6所述的一种多个单元的阵列，其特征在于，所述第一辅助晶体管和所述第二辅助晶体管均为辅助栅控二极管。
8.根据权利要求6所述的一种多个单元的阵列，其特征在于，进行写操作时，所述写字线驱动所述第一辅助晶体管使其导通，通过控制所述写位线的电压控制所述信息存储模块的栅极电压，以改变所述信息存储模块的滞回特性所处的状态。
9.根据权利要求6所述的一种多个单元的阵列，其特征在于，进行读操作时，所述读字线驱动所述第二辅助晶体管使其导通，通过所述信息存储模块的阻抗特性获取所存储的信息。
CN201910614658.4A 2019-07-09 2019-07-09 一种基于滞回特性器件的存储器 Active CN110428857B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910614658.4A CN110428857B (zh) 2019-07-09 2019-07-09 一种基于滞回特性器件的存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910614658.4A CN110428857B (zh) 2019-07-09 2019-07-09 一种基于滞回特性器件的存储器

Publications (2)

Publication Number Publication Date
CN110428857A true CN110428857A (zh) 2019-11-08
CN110428857B CN110428857B (zh) 2021-09-24

Family

ID=68409073

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910614658.4A Active CN110428857B (zh) 2019-07-09 2019-07-09 一种基于滞回特性器件的存储器

Country Status (1)

Country Link
CN (1) CN110428857B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627476A (zh) * 2020-05-11 2020-09-04 清华大学 具有低泄漏特性器件的动态存储器及阵列电路

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270967A (en) * 1991-01-16 1993-12-14 National Semiconductor Corporation Refreshing ferroelectric capacitors
JPH09265784A (ja) * 1996-03-25 1997-10-07 Sharp Corp 不揮発性半導体記憶装置
US6356476B1 (en) * 1999-07-21 2002-03-12 Hyundai Electronics Industries Co., Ltd. Sensing amplifier of nonvolatile ferroelectric memory device
HK1057287A1 (en) * 2000-07-07 2004-03-19 Thin Film Electronics Asa Method for addressing of memory matrix
CN1666293A (zh) * 2002-05-06 2005-09-07 塞姆特里克斯公司 铁电存储器
US20070025172A1 (en) * 2005-07-28 2007-02-01 Sanyo Electric Co., Ltd. Memory
CN101266832A (zh) * 2008-03-31 2008-09-17 清华大学 一种铁电存储器数据读出加速装置及方法
US20100265757A1 (en) * 2009-04-15 2010-10-21 Sony Corporation Resistance change memory device and operation method of the same
US10056129B1 (en) * 2017-08-10 2018-08-21 Micron Technology, Inc. Cell bottom node reset in a memory array
CN109643571A (zh) * 2016-08-31 2019-04-16 美光科技公司 包含铁电存储器及用于存取铁电存储器的设备及方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270967A (en) * 1991-01-16 1993-12-14 National Semiconductor Corporation Refreshing ferroelectric capacitors
JPH09265784A (ja) * 1996-03-25 1997-10-07 Sharp Corp 不揮発性半導体記憶装置
US6356476B1 (en) * 1999-07-21 2002-03-12 Hyundai Electronics Industries Co., Ltd. Sensing amplifier of nonvolatile ferroelectric memory device
HK1057287A1 (en) * 2000-07-07 2004-03-19 Thin Film Electronics Asa Method for addressing of memory matrix
CN1666293A (zh) * 2002-05-06 2005-09-07 塞姆特里克斯公司 铁电存储器
US20070025172A1 (en) * 2005-07-28 2007-02-01 Sanyo Electric Co., Ltd. Memory
CN101266832A (zh) * 2008-03-31 2008-09-17 清华大学 一种铁电存储器数据读出加速装置及方法
US20100265757A1 (en) * 2009-04-15 2010-10-21 Sony Corporation Resistance change memory device and operation method of the same
CN109643571A (zh) * 2016-08-31 2019-04-16 美光科技公司 包含铁电存储器及用于存取铁电存储器的设备及方法
US10056129B1 (en) * 2017-08-10 2018-08-21 Micron Technology, Inc. Cell bottom node reset in a memory array

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
XUEQING LI等: ""Design of 2T/Cell and 3T/Cell Nonvolatile Memories with Emerging Ferroelectric FETs"", 《WEB OF SCIENCE》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627476A (zh) * 2020-05-11 2020-09-04 清华大学 具有低泄漏特性器件的动态存储器及阵列电路

Also Published As

Publication number Publication date
CN110428857B (zh) 2021-09-24

Similar Documents

Publication Publication Date Title
CN101329904B (zh) 开放式位线dram和用于降低在dram中的读操作中的噪声的方法
US4449205A (en) Dynamic RAM with non-volatile back-up storage and method of operation thereof
TWI232451B (en) Memory array employing single three-terminal non-volatile storage elements
CN110415744A (zh) 基于铁电晶体管的非易失存储器
JPH02110895A (ja) 半導体メモリ
CN110428858A (zh) 基于具有滞回特性器件的静态存储器
JPH0834257B2 (ja) 半導体メモリセル
JPH0713877B2 (ja) 半導体メモリ
US20030028745A1 (en) Semiconductor storage device
CN105655342A (zh) 非易失性铁电存储器及其制备方法和读/写操作方法
CN110428857A (zh) 一种基于滞回特性器件的存储器
CN103811047B (zh) 一种基于分块dram的低功耗刷新方法
CN113096710B (zh) 一种单元电路及其动态三态内容寻址存储器
US7054201B2 (en) Driving circuit for non-volatile DRAM
CN110189780A (zh) 一种隧穿场效应晶体管静态随机存储器单元的电路结构
US20180268890A1 (en) Refresh-free tfet memory latch
CN101887748A (zh) 一种带影子非挥发存储器的cam/tcam
CN109935260A (zh) 一种利用多次复用策略的平均7t1r单元电路
CN115719600B (zh) 存储单元、存储的方法、存储阵列、存储器及其制备方法
CN109859791A (zh) 一种全隔离结构9管sram存储单元及其读写操作方法
CN108766494A (zh) 一种具有高读噪声容限的sram存储单元电路
CN101777377A (zh) 一种位线-板线合并结构的铁电存储器存储阵列
CN107195321A (zh) 一种交叉开关结构阻变式存储器性能优化方法及系统
CN111627476B (zh) 具有低泄漏特性器件的动态存储器及阵列电路
CN220065192U (zh) Dram存储单元电路及dram存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant