CN110402541A - 脉冲发生器 - Google Patents

脉冲发生器 Download PDF

Info

Publication number
CN110402541A
CN110402541A CN201880009973.8A CN201880009973A CN110402541A CN 110402541 A CN110402541 A CN 110402541A CN 201880009973 A CN201880009973 A CN 201880009973A CN 110402541 A CN110402541 A CN 110402541A
Authority
CN
China
Prior art keywords
arm
signal
switch element
impulse generator
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880009973.8A
Other languages
English (en)
Other versions
CN110402541B (zh
Inventor
尼古拉·安徒生
克里斯蒂安·格兰豪格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Norweda Co
Original Assignee
Norweda Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Norweda Co filed Critical Norweda Co
Publication of CN110402541A publication Critical patent/CN110402541A/zh
Application granted granted Critical
Publication of CN110402541B publication Critical patent/CN110402541B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/02—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S13/00
    • G01S7/28—Details of pulse systems
    • G01S7/282—Transmitters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/013—Modifications of generator to prevent operation by noise or interference
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/354—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/92—Generating pulses having essentially a finite slope or stepped portions having a waveform comprising a portion of a sinusoid
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/159—Applications of delay lines not covered by the preceding subgroups
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/7163—Spread spectrum techniques using impulse radio
    • H04B1/717—Pulse-related aspects
    • H04B1/7174—Pulse generation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S13/00—Systems using the reflection or reradiation of radio waves, e.g. radar systems; Analogous systems using reflection or reradiation of waves whose nature or wavelength is irrelevant or unspecified
    • G01S13/02—Systems using reflection of radio waves, e.g. primary radar systems; Analogous systems
    • G01S13/0209—Systems with very large relative bandwidth, i.e. larger than 10 %, e.g. baseband, pulse, carrier-free, ultrawideband
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
    • H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
    • H04B2201/7163—Orthogonal indexing scheme relating to impulse radio
    • H04B2201/71634—Applied to ranging

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Nonlinear Science (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

一种脉冲发生器，包括：第一信号生成臂，所述第一信号生成臂包括第一电感器和多个开关元件，每个开关元件被布置成汲取通过所述第一电感器的电流；以及控制器，所述控制器被布置成以预定顺序激活所述多个开关元件，以便在脉冲发生器输出端处生成预定脉冲波形。所述信号生成臂的所述开关元件和所述电感器一起形成脉冲合成器，所述脉冲合成器从所述控制器获取信号并使用它来合成输出脉冲。与常规的发射器架构相比，上变频混频器、DAC和功率放大器的功能都由单个简化电路执行。这既是区域有效又是高功效的。

Description

脉冲发生器
技术领域
本发明涉及一种RF脉冲发生器，特别是用于诸如超宽带(UWB)雷达的冲激雷达应用。
背景技术
作为背景技术，已知若干种不同的发射器架构用于发送复杂信号波形，通常用于数据传输以及测距和感测应用。两种常用的常规发射器架构如图1a和图1b所示。
图1a示出了直接转换发射器，其中基带信号通常被分成同相(I)和正交(Q)信号，然后在单独的发射器臂中对所述信号进行处理。在每个臂中，数据(或“调制”)信号(I或Q)由DAC转换为模拟域，并进行低通滤波以去除不需要的谐波。锁相环(PLL)生成载波，并且90度移相器将所述载波分成两个正交载波，每个发射器臂一个。载波与数据信号混合，从而产生“调制”输出信号，然后两个臂在由功率放大器(PA)放大之前组合(相加)并(例如，经由天线)传输。
图1b示出了一种类似的方法，但不是将数据分解成同相和正交数据流，而是将一个数据流用于相位调制(经由PLL)，而另一个数据流通过调整放大器(PA)上的增益用于后续的振幅调制。
这两种发射器架构之间的关键区别在于直接转换发射器在笛卡尔坐标系中操作，而极化发射器在极坐标系中操作。
基本的开关模式功率放大器在图2中示出。这是一种非线性功率放大器。开关用于调制通过电感器的电流。通过适当缩放偏置电感器(L)、交流耦合电容器(C)和输出负载(ZL)，可以生成ZL两端的期望输出波形。
上述发射器电路被设计用于通过基于传入数据流生成波形来进行一般数据传输，所述传入数据流稍后可以被解调和恢复。然而，特定波形生成也可用于生成诸如可用于冲激雷达应用的成形脉冲。例如，在UWB冲激雷达中，通常优选高斯导数脉冲形状以使可在允许的频率掩模内传输的功率最大化(尽管可以使用具有足够掩模利用率的任何脉冲)。通过调谐高斯导数脉冲的带宽和中心频率，可以调整传输功率以尽可能多地填充规定功率极限内的允许频谱。
功率消耗是许多冲激雷达应用中的重要考虑因素，特别是例如与便携式设备有关，诸如可用于便携式或电池供电的检测器。仅作为示例，可穿戴设备需要具有小形状因子，并且因此能够在有限的电池电力下操作。因此，期望通过使功率消耗最小化来使电池寿命最大化。
以低功率生成冲激雷达脉冲的先前尝试已使用非时钟解决方案，以便避免与计时相关联的相对高的功率消耗。例如，WO2012/038732的脉冲发生器采用开环延迟线来生成输出脉冲。当触发信号沿延迟线传递时，所述触发信号交替激发上拉晶体管和下拉晶体管，所述晶体管交替地将输出节点连接到高电压和低电压以产生输出脉冲波形。相应地调谐晶体管的尺寸以形成输出脉冲的包络。公共输出节点经由一对电阻器偏置为VDD/2，其中上拉晶体管和下拉晶体管将输出电压拉向任一VDD或接地。然而，虽然这种布置特别高功效，但由于延迟线的开环性质、由于输出频率的变化，某些实现方式可能存在问题。例如，温度变化可导致频率发生变化。制造过程中的可变性也可影响输出频率。此类变化可能通过违反频谱掩模而导致调节不顺从。可替代地，如果降低频谱以确保顺从性，则脉冲发生器不能充分利用可用频谱。为了减轻这些影响，可以使用定时测量电路和可编程延迟线，但是这些都增加了芯片面积并降低了电路的功率效率。
发明内容
根据第一方面，本发明提供一种脉冲发生器，包括：第一信号生成臂，所述第一信号生成臂包括第一电感器和多个开关元件，每个开关元件被布置成汲取通过所述第一电感器的电流；以及控制器，所述控制器被布置成以预定顺序激活所述多个开关元件，以便在脉冲发生器输出端处生成预定脉冲波形。
所述信号生成臂的所述开关元件和所述电感器一起形成脉冲合成器，所述脉冲合成器从所述控制器获取信号并使用它来合成输出脉冲。与常规的发射器架构(诸如图1a和图1b所示的那些)相比，上变频混频器、DAC和功率放大器的功能都由单个简化电路执行。这既是区域有效又是高功效的。
与早期的设计相比，使用电感器来偏置放大器提供了功率节省，其中中心节点通过一对电阻器偏置在VDD/2附近。在早期的设计中，这些电阻器消耗了与其电阻成比例的少量DC功率。电感器不会消耗任何DC功率，因此这种布置更高功效。还有其他益处，诸如改进的噪声处理能力(更好的电源抑制比)，以及利用谐振进行谐波衰减的可能性(尽管在后续阶段可以更好地处理)。
电感器的另一个优点是它的尺寸可被设定成形成具有电容的谐振器。所述电容可以是添加到电路的部件、已经存在的寄生电容或两者的组合。电感器尺寸可以被选择成使得将谐振频率设置为接近开关频率，使得开关元件的开关顺序引起驱动高于VDD的输出电压的谐振，从而进一步放大信号并提供更多输出功率而无需进一步从电源汲取功率。
电感器优选为片上部件，即作为芯片制造过程的一部分而不是作为单独的片外部件。应当注意，与其他CMOS器件相比，电感器通常是物理上较大的部件，并且它们通常需要单独的制造技术来沉积厚金属层，由所述金属层形成电感器。然而，上文列出的优点比这些潜在的缺点重要。
虽然单端脉冲发生器是有用的并且功能完善，但是提供差分布置还有其他益处。因此，在优选实施例中，脉冲发生器还包括：第二信号生成臂，所述第二信号生成臂包括第二电感器和多个开关元件，每个开关元件被布置成汲取通过第二电感器的电流；并且其中控制器被布置成以预定顺序激活第一信号生成臂的多个开关元件和第二信号生成臂的多个开关元件，以便将预定脉冲波形生成为第一信号生成臂上的第一脉冲发生器输出与第二信号生成臂上的第二脉冲发生器输出之间的差分信号。
优选地，所述第一信号生成臂中的所述多个开关元件被布置成汲取不同量的电流。另外，在差分布置中，第二信号生成臂中的多个开关元件优选地被布置成汲取不同量的电流。通过提供具有不同电流汲取能力的不同开关元件，脉冲发生器可以生成不同振幅的输出脉冲中的波峰和波谷。因此，可以更灵活地调谐/调整输出脉冲的包络。可以以任何合适的方式实现开关元件的不同电流汲取能力，但是在优选实施例中，开关元件是晶体管，并且通过适当地设定晶体管的尺寸来限定电流汲取能力。例如，晶体管结构的尺寸(宽度和长度)限定了其工作特性。在其他示例中，可以通过不同地偏置栅极或体积、加载漏极或使源极退化来实现不同的电流汲取能力。还可以利用二阶效应，如LOD(扩散长度)或距井距离。
可以以任何次序触发两个信号生成臂的不同开关元件。例如，可以在第一信号生成臂上触发具有不同电流汲取能力的两个开关元件，以产生两个正输出电平，之后触发第二臂上的任何开关元件以产生负输出电平。然而，在特别优选的布置中，脉冲发生器被布置成通过在两个臂之间交替来生成振荡输出波形。因此，在优选实施例中，控制器被布置成交替地激活第一信号生成臂的开关元件和第二信号生成臂的开关元件，以便产生振荡输出。如上所述，开关元件的尺寸设定和排序限定了输出脉冲的包络。
利用这种布置可以实现不同的脉冲形状。例如，具有衰减指数包络的振荡波形可以通过首先触发具有较高电流汲取的开关元件、然后触发具有较低电流汲取的开关元件等来实现。然而，在一些特别优选的实施例中，控制器被布置成按次序激活开关元件，使得通过每个信号臂的连续开关元件汲取的电流增大然后减小。这形成这样的输出脉冲：其包络振幅上升到最大值然后再次减小(包络内有一个振荡波形)。
这种波形的一个示例可以是振幅的线性上升，以便形成三角波形(或者更确切地说是背对背的两个三角波形)。然而，一个特别优选的布置是近似高斯包络。因此，开关元件的开关次序(即，预定顺序)优选地布置成产生近似高斯导数脉冲形状。在整个高斯包络内发生的振荡数确定了高斯导数脉冲的导数阶。应当理解，在高频率下，此类近似可能相当粗糙，并且所得的信号振幅可能不是精确的高斯包络振幅。然而，近似值越接近，输出脉冲的频谱就越接近期望频谱。此类高斯导数脉冲在UWB应用中特别受关注，以使调节允许的频谱掩模内的功率传输最大化。
如上所论述，优选地，所述或每个开关元件通过相应的电感器连接到包围它的电路的高压轨，例如VDD。电感器优选地连接在高压轨与其相应的信号生成臂的输出端之间。这种布置对于n型器件(例如，NMOS器件)是优选的。然而，应当理解，对于具有p型器件(例如，PMOS器件)的等效电路，电感器将位于开关元件与地之间。
在其他布置中，信号生成臂的开关元件可以用作源极跟随器而不是共源极。这意味着晶体管的漏极将连接到VDD，而源极将提供输出，并且电感器将连接在源极与地之间。
优选地，在输出端上设置滤波器以去除不想要的谐波。可以通过开关元件生成高阶谐波。通常期望平滑输出信号中的这些信号。在差分实施例中，差分滤波器可以用于两个信号生成臂的输出。然而，应当理解，可以在其位置使用两个单端滤波器。
脉冲发生器优选地具有某种形式的定时控制器，以生成激活和去激活(接通和断开)开关元件的信号。此类信号可以由开环延迟线生成。然而，如上所述，出于过程变化和温度变化的一致性的原因，优选使用时钟信号来改进定时精度。虽然时钟的使用需要比简单的开环延迟线更多的功率，但是在此描述的布置的功率消耗改进补偿了时钟的包含，因此允许在其他功率约束内构建更精确的器件。控制器包括多相时钟，所述多相时钟在多个不同相位处生成时钟信号，并且其中不同相位被布置来驱动开关元件。多相时钟发生器特别方便，因为它允许从单个较低频率时钟生成若干个时钟相位，每个时钟相位与其他时钟相位分开短的时间周期，因此由多相时钟发生器输出的上升沿(或下降沿)的频率是基本时钟频率的倍数。从功率消耗角度来看，保持基本时钟频率尽可能低是合乎需要的，而多相的使用允许高频操作，因为器件(在这种情况下为开关元件)可以以触发速率触发，所述触发速率是时钟频率的倍数。
多相时钟发生器可以是例如锁相环(PLL)或延迟锁定环(DLL)，以获取输入时钟信号并将其分成多个等间隔相位。每个相位信号具有与基本时钟频率相同的频率，但是与相邻相位分开基本时钟频率的一小部分。
在最简单的示例中，触发开关元件的次序可以与将每个开关元件连接到多相时钟发生器的时钟相位一样简单(可能通过单触发器件来将开关元件的有效时间限制为少于半个时钟周期)。然而，可以通过采用略微更复杂的布置来实现改进的操作。因此，优选地，每个开关元件设置有基于一个或多个时钟相位信号来确定其激活和去激活的使能逻辑。使能逻辑可以将一个或多个时钟相位彼此组合和/或与其他输入组合。例如，可以提供总体使能信号，所述使能信号确保仅在期望时生成脉冲而不是在每个时钟周期生成脉冲。这基本上允许在不使用时关闭脉冲传输，从而节省功率。
多相时钟发生器的相邻相位的接近时间间隔的一个特定益处是生成短触发脉冲以控制开关的激活。因此，优选地，使能逻辑包括由时钟的两个相位信号驱动的单触发器件。作为示例，这种单触发器件可以由与门形成，其中一个输入端为负。两个输入取自两个相邻的时钟相位，并作为仅持续输入相位之间的相位滞后的脉冲输出。当然，通过组合非相邻时钟相位可以生成更长的脉冲。
为了更大的定时控制灵活性，使能逻辑可包括多路复用器，所述多路复用器将多个时钟相位作为输入，并输出从输入当中选择的一个或多个时钟相位。多路复用器的使用允许通过选择对应的时钟相位输入来及时调整相关联开关元件的激活。在一些示例中，多路复用器可以具有单个时钟相位输出，但是在其他示例中，特别是如上所述采用单触发件的那些，多路复用器可以输出两个输出，优选地两个相邻输出(尽管非相邻输出可以用于更长的单触发件，如上所述)。在一个特定示例中，多路复用器可以将三个相邻的时钟相位作为输入，并输出从这三个中选择的两个相邻的时钟相位输入。
优选地，多相时钟发生器的至少一个(优选地每个)相位被使用不止一次(在一些实施例中，每个相位使用两次)。优选地，每个相位用于在正信号生成臂和负信号生成臂上生成脉冲。这意味着每个相位可能用作两个不同开关元件的触发器的一部分，一个开关元件在正臂中并且一个开关元件在负臂中。这使得时钟相位的使用特别有效，从而允许更小且更不复杂的多相时钟发生器用于给定数量的脉冲。
在特别优选的布置中，使能逻辑包括极性输入，所述极性输入被布置成在两个相反的脉冲极性之间进行选择。生成相反极性脉冲的能力对于实现某些频谱平滑技术(诸如伪随机双相编码)特别有益。在此类技术中，生成伪随机比特流，并且脉冲流中的每个脉冲的相位由比特流中的对应比特的值确定。也具有比特流的对应检测器知道在返回信号中寻找脉冲的哪个相位。
为了切换传输脉冲的极性，必须将信号的所有正部分反转为负，反之亦然。因此，在差分实施例的情况下，两个信号生成臂基本上可以更换，以便反转差分输出的极性。对于某些复杂的脉冲形状，这可能需要大量的逻辑来实现。然而，在正负臂的相同(或至少相似)强度开关元件之间交替的振荡信号的情况下，可以简单地通过以相反的信号生成臂开始序列来切换交替模式(并因此改变脉冲的极性)。因此，在优选的布置中，使能逻辑被布置成交替地触发第一信号生成臂的开关元件和第二信号生成臂的开关元件，并且其中极性输入被布置来更换交替模式。
换句话说，切换序列以负信号生成臂而不是正信号生成臂开始，反之亦然。序列中的每对开关(一个正开关和一个负开关)按次序简单地更换。
作为具体示例，在高斯导数脉冲的情况下，一个脉冲极性可以以P1、N1、P2、N2、P4、N4......(P和N表示正和负信号生成臂，并且数字指示当前的汲取功率)开始。对应的相反极性脉冲将以N1、P1、N2、P2、N4、P4......开始，并通过更换第一脉冲和第二脉冲的次序、更换第三脉冲和第四脉冲的次序、更换第五脉冲和第六脉冲的次序来实现。
在特别优选的实施例中，使能逻辑包括多路复用器，所述多路复用器将多个时钟相位作为输入并输出从输入当中选择的一个或多个时钟相位，并且其中极性输入将选择输入提供给多路复用器，以便切换开关元件的定时。在从三个相邻的时钟相位中选择两个相邻的时钟相位的多路复用器的情况下，极性输入在第一选项与第二选项之间进行选择，所述第一选项是多路复用器输入的第一相邻相位和第二相邻相位并且所述第二选项是多路复用器输入的第二相邻相位和第三相邻相位。如上所述，两个相邻的相位输出可用于启用单触发器件。应当理解，这两个选项将开关元件的触发定时改变一个时钟相位。相同的布置(具有相同的输入时钟相位)用于相对的信号生成臂上的对应的开关元件，但是以不同的方式选择第一选项和第二选项，使得当在第一信号生成臂上选择第一选项时，在第二信号生成臂上选择第二选项，反之亦然。在优选的布置中，这可以通过将极性输入直接提供给第一信号生成臂和第二信号生成臂中的一者，并且在被施加到第一信号生成臂和第二信号生成臂中的另一者之前反转。
在单端实施例中，极性仍然可以通过基本上相同的机制更换，即，通过将每个开关元件的触发器移位半个开关频率周期。这具有将输出脉冲波峰移动到原本将存在波谷的位置的效果，反之亦然。虽然这不是精确的脉冲反转，但它通常足够接近并且提供期望的效果，使得这两个极性可以用于双相编码。
上述布置不需要特别复杂的使能逻辑，即，每个开关仅使用几个逻辑门。对于更复杂的脉冲形状，将需要以芯片面积为代价的更多逻辑，尽管与电感器所需的面积相比这可能是微小的。仅利用逻辑的小扩展，使能逻辑可以被布置成限定跨越多相时钟的多于一个单时钟周期的单个脉冲形状。
在另外的示例中，通过使用附加逻辑来从全组可用开关元件中应用适当选择的开关元件并且通过仔细选择具有适当强度(晶体管的不同尺寸)的开关元件，可以选择高斯导数脉冲的不同导数阶数。导数阶数由波峰/波谷的数量确定，并且因此由用于产生脉冲的开关元件的数量确定。导数阶影响频率带宽，并且可以更改以充分利用适用于不同国家的不同频谱掩模。此外，可以通过调整多相时钟发生器的基本时钟频率来改变脉冲的中心频率，从而再次允许最佳地填充可用频谱。
还可以改变总输出功率以充分利用可用频谱。发射器(脉冲发生器)的输出功率部分取决于脉冲重复频率(PRF)(输出功率与PRF成线性比例)，而PRF继而取决于工况。例如，在冲激雷达应用中，脉冲重复频率可以根据要研究的范围而变化。因此，期望能够调整脉冲发生器的功率输出。
在一些优选实施例中，第一信号生成臂和第二信号生成臂中的每一者包括：多个并联的信号生成臂，信号生成臂被布置成汲取通过共用电感器的电流，其中可以启用或禁用所述并联臂中的至少一者以改变所述脉冲发生器的输出功率。通过提供可以选择性地接合或脱离的若干个并联臂(或子臂或臂部件)，可以改变脉冲发生器的总输出功率。例如，通过将两个或更多个并联臂一起操作(通过使用相同的时钟信号完全同步)，两个臂同步地汲取电流并增加总功率输出。不同的并联臂的功率可以相同。然而，情况并非必须如此。例如，在两个并联臂的情况下，其中一个臂的电流汲取是另一个臂的两倍，单独地使用任一臂或两者一起实现三种可能的输出功率。
电路的其他优选特征包括：输出信号可以被提供给差分天线，第一电感器和第二电感器可以是变压器或第一电感器的单独绕组，并且第二电感器可以由单个中心抽头电感器形成。
根据另一方面，本发明提供一种生成脉冲的方法，包括：以预定顺序激活第一信号生成臂的多个开关元件，以便汲取通过所述第一信号生成臂的第一电感器的电流，从而在脉冲发生器输出端处生成预定脉冲波形。
应当理解，上文关于装置描述的任何优选且可选特征可以同样地应用于所述方法。
特别地，第一信号生成臂中的多个开关元件可具有不同的电流汲取能力，使得在激活时它们汲取不同量的电流。所述方法还可包括：以预定顺序激活第二信号生成臂的多个开关元件，以便汲取通过所述第二信号生成臂的第二电感器的电流，第一信号生成臂和第二信号生成臂一起在脉冲发生器输出端处生成预定脉冲波形。
可以交替地激活第一信号生成臂的开关元件和第二信号生成臂的开关元件，以便产生振荡输出。可以按次序激活开关元件，使得通过每个信号臂的连续开关元件汲取的电流增大然后减小。预定顺序可以被布置成产生近似高斯导数脉冲形状。
所述方法可包括：在多个不同相位处生成时钟信号，以及从不同相位驱动开关元件。每个开关元件可以设置有基于一个或多个时钟相位信号来确定其激活和去激活的使能逻辑。使能逻辑可包括由时钟的两个相位信号驱动的单触发器件。使能逻辑可包括多路复用器，所述多路复用器将多个时钟相位作为输入，并输出从输入当中选择的一个或多个时钟相位。
所述方法可包括：经由使能逻辑的极性输入选择脉冲极性。可以设置第二信号生成臂，并且使能逻辑可以被布置成交替地触发第一信号生成臂的开关元件和第二信号生成臂的开关元件，并且其中极性输入被布置成更换交替模式。极性输入可以被直接提供给第一信号生成臂和第二信号生成臂中的一者，并且可以在被施加到第一信号生成臂和第二信号生成臂中的另一者之前反转。
使能逻辑可以限定跨越多相时钟的多于一个单时钟周期的单个脉冲形状。
所述或每个信号生成臂可包括：多个并联的信号生成臂，所有信号生成臂被布置成汲取通过共用电感器的电流，其中所述方法包括：启用或禁用并联臂中的至少一者以改变脉冲发生器的输出功率。
附图说明
现在将参考附图，仅通过示例的方式描述本发明的优选实施例，在附图中：
图1a示出常规的直接转换发射器架构；
图1b示出常规的极化发射器架构；
图2示出基本的开关模式功率放大器电路；
图3示意性地示出各种电路部件的概述；
图4示出简单的单端脉冲发生器；
图5示出简单的差分脉冲发生器；
图6示出时钟电路的细节；
图7示出单端脉冲发生器的更多细节；
图8示出差分脉冲发生器的更多细节；
图9示出图8的电路中各点处的信号；
图10示出具有相反极性的两个示例性高斯导数脉冲；以及
图11示出能够生成不同功率的单端脉冲发生器。
具体实施方式
图3示意性地示出电路的各种元件。在左手侧上，接收触发信号2，所述触发信号用于触发脉冲发生。触发信号2通过时钟域同步器6与参考时钟4同步。参考时钟信号4还用于驱动多相时钟发生器8，其可以是多相PLL或类似物。多相时钟发生器8输出十二个时钟相位(尽管对于不同的实现方式，相位的数量当然可以是不同的)。接下来，时钟门控和缓冲电路10接收同步的触发信号和多个时钟相位。这将参考下面的图6进一步解释。来自时钟门控和缓冲电路10的输出信号被馈送到波形发生器12，所述波形发生器是用于从时钟/触发输入生成和形成输出脉冲波形的主电路。波形发生器12被供应有功率控制输入14，并且在一些实施例中还可以接收极性输入16，所述极性输入可以用于改变输出脉冲的极性。波形发生器的该输出被馈送到偏置和匹配电路18，然后被馈送到输出滤波器20。来自滤波器20的输出22可以传递到天线以进行传输。
波形发生器12、偏置和匹配电路18和输出滤波器20可以是单端的或差分的。
图4示出简单的单端脉冲发生器30。波形发生器12和偏置和匹配电路18由虚线示出。波形发生器12包括单个信号生成臂32，所述信号生成臂包括M个晶体管(开关元件)34。在该实施例中，晶体管34是NMOS器件，其源极全部连接到地并且它们的漏极全部连接在一起。漏极全部通过电感器36连接到VDD。因此，电感器36提供放大器负载。电感器36不消耗任何有助于电路功率效率的DC功率(如非线性操作，即，对开关元件的输入的轨到轨切换)。电容器38可以是专用部件，或者它可以简单地表示在电路中的该点处经历的寄生电容(例如，器件和路由寄生)。无论哪种方式，电容器38和电感器36一起形成谐振电路，所述谐振电路被调谐到开关频率，使得当开关元件34被触发时，谐振电路致使电感器36与晶体管漏极之间的输出电压最大地在接地与2×VDD之间摆动。电阻器39仅被提供用于阻抗匹配目的。输出脉冲波形通过单端滤波器37以进行传输。开关元件34具有不同的尺寸或权重W1、W2......WM，使得它们具有不同的电流汲取能力。因此，一些开关元件34在激活时将比其他开关元件34汲取更多电流。这形成了波形的包络。这种成形被硬编码到波形发生器中(尽管如下所论述，可以经由能够改变触发定时和/或序列的附加逻辑来实现一些变化或可编程性)，并且因此基本上载波和调制都由同一开关电路12进行。
图5类似于图4，但示出差分脉冲发生器40。除上文关于图4所描述的单端部件之外，差分脉冲发生器40还具有第二信号生成臂42，所述第二信号生成臂包括与第一信号生成臂32的开关元件具有类似布置的多个开关元件44。两个信号生成臂32、42一起构成波形发生器12。第二信号生成臂42具有其自己的电感器46，所述电感器以与第一电感器36相同的方式起作用以放大来自第二信号生成臂的信号。第一信号生成臂32中的电流在此示出为irf-pos，而第二信号生成臂42中的电流示出为irf-neg。两个信号生成臂32、42的输出形成差分输出，所述差分输出被馈送到差分滤波器47，差分滤波器47继而产生可以例如由差分天线传输的差分输出。偏置和匹配电路18也类似于图3的电路，尽管电容48和匹配电阻器49在两个信号生成臂32、42之间共享。
在替代实施例中，差分滤波器47可以由两个单端滤波器替代。
在图4和图5中，为清楚起见，省略了到开关元件的输入。这将在下文更详细地解释。
图6示出用于激活开关元件34、44的定时信号的生成。多相时钟发生器8具有时钟频率F，其锁定到诸如晶体振荡器、MEMS谐振器、LC振荡器、张弛振荡器等的时钟源。多相时钟发生器8通常采用DLL或PLL来将时钟周期分成多个相等的相位，从而为每个相位生成单独的时钟相位信号。每个时钟相位信号具有相同的时钟频率F，但是与基本时钟信号发生相移。M个相位信号与由时钟域同步器6提供的使能信号进行“与”，所述使能信号对多相时钟发生器8的输出时钟相位进行门控，使得它们仅在接收到触发信号时才被分配给波形发生器。如从图9中可以看出，使能信号仅与输出时钟相位的单个周期相干并且很高。当使能信号关闭(或低)时，将不会生成用于激活开关元件的脉冲。使能的相位信号与原始时钟相位输出相同，但是用撇号标记以区分它们：正是这些使能的输出被馈送到波形发生器12。
应当理解，由脉冲发生器生成的波形的中心频率由开关元件34、44的频率确定，所述中心频率是基本时钟频率F的M/2倍，M是时钟相位的数量和每个信号生成臂32、34中的开关元件的数量。因此，多相时钟发生器8允许脉冲发生器生成具有更高中心频率的脉冲，而不需要高的基本时钟频率。
图7示出与图4类似的单端脉冲发生器，但示出开关元件34的触发机制。图8类似地示出图7的差分版本。将详细描述图8，其中必要时指示图7的细微差别。
图8示出脉冲发生器100的电路图。脉冲发生器100包括两个信号生成臂；即第一(正)信号生成臂32和第二(负)信号生成臂42(图7仅具有第一臂32，因为它是单端的)。第一信号生成臂32通过第一电感器36连接到VDD。第二信号生成臂42通过第二电感器46(这些是偏置和匹配电路18的一部分，并在图4和图5中示出)连接到VDD。第一信号生成臂32具有呈NMOS FET形式的M个开关元件34(具有权重W1至WM)，每个开关元件的漏极连接到电感器36并且其源极接地(如图4和图5所示)。开关元件34具有不同的强度(权重)，使得它们具有不同的电流汲取能力。这是通过在制造时适当地设定NMOS器件的尺寸来实现的。
每个开关元件34由单触发器件52驱动，在该示例中，所述单触发器件由与门形成，其中一个输入端为负。单触发器件52的输入由相邻的时钟相位信号提供，其中较早的相位被提供给非负输入端，而较晚的相位被提供给负输入端，使得与门仅在较早的时钟相位输入的上升沿与较晚的时钟相位输入的上升沿之间激活开关元件34。
提供给单触发器件52的时钟相位在该示例中未硬编码到电路中(尽管它们在其他示例中可以)，而是可以通过多路复用器54来选择。在该示例中，每个多路复用器54具有三个可选择输入，并输出这些输入中的两个作为其输出。在该示例中，每个多路复用器54的三个输入是相邻的时钟相位输入(尽管第一信号生成臂32中的每个多路复用器54具有一组不同的三个时钟相位作为输入)。作为示例，用于正信号生成臂上的第一开关元件的多路复用器54(具有权重W1和栅极电压Vp1)从周期中的前三个时钟相位获取输入：和并且多路复用器54可以根据其选择器输入来输出前两个相位或后两个相位(如上所述，这些时钟相位实际上是使能的时钟相位信号)。用于第一信号生成臂32上的第二开关元件的下一个多路复用器54(具有权重W2和栅极电压Vp2)从周期中的第三到第五时钟相位获取输入：和并且多路复用器54可以根据其选择器输入来输出前两个相位或后两个相位因此，第二开关元件在比第一开关元件更晚的时间步骤处启用。为第一(正)信号生成臂32中的每个开关元件提供类似的布置，所有开关元件在时间上彼此等间隔并且在相邻的正开关元件34的启用之间具有时间间隙。还为第二(负)信号生成臂42的所有开关元件44提供类似的布置。
用于第一(正)信号生成臂32的所有多路复用器54的选择器输入取自公共输入，即极性输入16。当极性输入16为低(指示输出脉冲的第一极性)时，多路复用器54都从它们的三个输入中选择最早的两个相位。当极性输入16为高(指示输出脉冲的相反的第二极性)时，多路复用器54都从它们的三个输入中选择后两个相位。因此，当极性输入16从低变为高时，第一(正)信号生成臂32的所有开关元件34在时钟周期中稍后移相一个时隙。
第二(负)信号生成臂42与第一(正)信号生成臂32相同，尽管它在此布置成镜像。然而，与提供给第一信号生成臂32中的多路复用器54的信号相比，极性输入16通过反相器56，使得相反的选择信号被提供给第二信号生成臂42中的多路复用器64。其结果是，当第一信号生成臂32的多路复用器54在两个可能的时隙中较早的时隙启用它们各自的开关元件34时，第二信号生成臂42的对应(镜像)多路复用器64是在两个可能的时隙中的后一个启用它们各自的开关元件44。当极性信号16反转时，这种情况反转，使得第一信号生成臂32稍后生成脉冲，而第二信号生成臂42更早地生成脉冲。
可以理解，在这种布置中，多相时钟发生器8的每个相位被使用两次(即，相位被重复使用)，一次在正臂中，从而生成正脉冲，一次在负臂中，从而生成负脉冲。例如，在图9中，可以看出用于生成Vp1的下降沿和Vn1的上升沿。这有效地利用了时钟相位，不止一次地使用每个相位，这最小化了多相时钟发生器所需的复杂性。
从以上描述可以理解，对于给定的极性信号16，第一信号生成臂32和第二信号生成臂42的开关元件34、44交替激活，以便产生振荡输出波形。极性输入16确定两个臂32、42的信号是从正臂32开始交错还是从负臂42开始交错，并且因此允许脉冲发生器100通过设置极性输入来生成具有相反极性的相同脉冲16。
在该示例中，设置开关元件34、44的强度以产生高斯导数波形，即，开关元件34、44的强度(权重)形成限定振荡波形的振幅的高斯包络。因此，权重W1和WM相对于其他权重较低(设计成当这些开关元件34、44被启用时产生低振幅振荡)，权重W2和WM-1高于W1和WM等等，其中在序列中间具有最大振幅并且振幅逼近高斯曲线。图10中示出两个相反脉冲极性的示例，其中两个相反极性彼此叠置，使得一个波形的波峰与另一个波形的波谷对齐。
图9示出差分脉冲发生器电路中各点处的信号的时序图。将参考图6和图8。在图9的顶部，触发信号2具有触发脉冲生成序列的上升沿。两个此类上升沿在图9中示出。参考时钟信号4最初不与触发信号2对齐，但是时钟域同步器6确保在触发信号2的上升沿之后，处理开始与参考时钟信号4一致。使能信号被生成为具有与多相时钟发生器8的时钟相位中的一个相同的相位并且具有两倍的周期(即，高半周期跨越的高周期和低周期。在其他实施例中，只要上升沿和下降沿都与中的一个同步，则使能信号原则上可以具有任何持续时间。极性(POLARITY)信号限定要输出的脉冲的极性。对于图9中的第二触发信号，P极性信号从低变为高，使得图9的左手侧生成一个极性，而图9的右手侧生成相反的极性。
示出了时钟相位至每个时钟相位具有相同的时钟频率，但是它们的相位在时间上逐渐地移位。如上所述，单触发件52基于两个相邻的时钟相位信号输出短触发脉冲。一些开关元件34、44的单触发脉冲的电压波形(即Vp1、Vn1、Vp2、Vn2、VpM和VnM)在图9中示出。在此可以看到极性信号的影响；在图9的左手侧上，脉冲序列以正臂Vp1开始，然后是负臂Vn1，然后是正臂Vp2等，而在图9的右手侧上，脉冲序列以负臂Vn1开始，然后是正臂Vp1，然后是负臂Vn2等。在ipos和ineg波形中可以看到这些触发序列的影响，与开关元件34、44的不同权重相结合。再次可以清楚地看到，在左手侧上，ipos引导ineg，而在右手侧上，ineg引导ipos。差分信号的最终输出展示为RFOUT_P-RFOUT_N，它清楚地展示了两个近似的高斯导数脉冲，在图的左手侧和右手侧具有不同的极性。
图11示出类似于图4和图7的单端脉冲发生器100。然而，除这些图中所示的结构之外，脉冲发生器100还通过提供两个并行信号生成臂32和70而具有可编程输出功率。局部单触发件52现在驱动另一个与门72。与门72的另一个输入是功率_控制(POWER_CONTROL)<x>信号，在该实施例中，所述信号是功率_控制<0>(用于信号生成臂32)或功率_控制<1>(用于信号生成臂70)。应当理解，这可以容易地扩展到包括其他选项。缩放输出晶体管的宽度(尺寸)，使得从同一组时钟相位驱动的第二组晶体管74的宽度是第一组晶体管34的两倍。应当理解，也可以使用晶体管尺寸设定的其他比率。
使能功率_控制<0>仅产生相对功率1的输出脉冲，使能功率_控制<1>仅产生相对功率2的输出脉冲，同时使能两个信号产生相对功率3(＝2+1)的输出脉冲。禁用这两个信号不会生成输出脉冲。注意，所有晶体管输出(漏极)连接到同一节点，因此汲取通过同一电感器36的电流。

Claims (41)

1.一种脉冲发生器，包括：
第一信号生成臂，所述第一信号生成臂包括第一电感器和多个开关元件，每个开关元件被布置成汲取通过所述第一电感器的电流；以及
控制器，所述控制器被布置成以预定顺序激活所述多个开关元件，以便在脉冲发生器输出端处生成预定脉冲波形。
2.如权利要求1所述的脉冲发生器，其中：
所述第一信号生成臂中的所述多个开关元件被布置成汲取不同量的电流。
3.如权利要求2所述的脉冲发生器，其中所述多个开关元件是晶体管，并且每个晶体管的电流汲取能力由所述晶体管的尺寸设定来限定。
4.如权利要求1、2或3所述的脉冲发生器，还包括：
第二信号生成臂，所述第二信号生成臂包括第二电感器和多个开关元件，每个开关元件被布置成汲取通过所述第二电感器的电流；
其中所述控制器被布置成以预定顺序激活所述第一信号生成臂的所述多个开关元件和所述第二信号生成臂的所述多个开关元件，以便将预定脉冲波形生成为所述第一信号生成臂上的第一脉冲发生器输出与所述第二信号生成臂上的第二脉冲发生器输出之间的差分信号。
5.如权利要求4所述的脉冲发生器，其中所述控制器被布置成交替地激活所述第一信号生成臂的开关元件和所述第二信号生成臂的开关元件，以便产生振荡输出。
6.如权利要求4或5所述的脉冲发生器，其中所述控制器被布置成按次序激活所述开关元件，使得通过每个信号臂的连续开关元件汲取的电流增大然后减小。
7.如任一前述权利要求所述的脉冲发生器，其中所述预定顺序被布置成产生近似高斯导数脉冲形状。
8.如任一前述权利要求所述的脉冲发生器，其中每个开关元件通过相应的电感器连接到高压轨。
9.如任一前述权利要求所述的脉冲发生器，还包括滤波器，所述滤波器设置在所述输出端上以去除不需要的谐波。
10.如任一前述权利要求所述的脉冲发生器，其中所述控制器包括多相时钟，所述多相时钟在多个不同相位处生成时钟信号，并且其中所述不同相位被布置来驱动所述开关元件。
11.如权利要求10所述的脉冲发生器，其中每个开关元件设置有基于一个或多个时钟相位信号来确定其激活和去激活的使能逻辑。
12.如权利要求11所述的脉冲发生器，其中所述使能逻辑包括由所述时钟的两个相位信号驱动的单触发器件。
13.如权利要求11或12所述的脉冲发生器，其中所述使能逻辑包括多路复用器，所述多路复用器将多个时钟相位作为输入，并输出从所述输入当中选择的一个或多个时钟相位。
14.如权利要求13所述的脉冲发生器，其中所述多路复用器将多个相邻时钟相位作为输入。
15.如权利要求14所述的脉冲发生器，其中所述多路复用器输出至少两个相邻时钟相位。
16.如权利要求10至15中任一项所述的脉冲发生器，其中所述多相时钟发生器的至少一个相位在生成所述脉冲波形时不止一次地使用。
17.如权利要求16所述的脉冲发生器，其中所述多相时钟发生器的每个相位用于在正信号生成臂和负信号生成臂两者上的脉冲发生。
18.如权利要求11至17中任一项所述的脉冲发生器，其中所述使能逻辑包括极性输入，所述极性输入被布置成在两个相反的脉冲极性之间进行选择。
19.如权利要求18所述的脉冲发生器，还包括：
第二信号生成臂，所述第二信号生成臂包括第二电感器和多个开关元件，每个开关元件被布置成汲取通过所述第二电感器的电流；
其中所述使能逻辑被布置成交替地触发所述第一信号生成臂的开关元件和所述第二信号生成臂的开关元件，并且其中所述极性输入被布置来更换交替模式。
20.如权利要求19所述的脉冲发生器，其中所述使能逻辑包括多路复用器，所述多路复用器将多个时钟相位作为输入并输出从所述输入当中选择的一个或多个时钟相位，并且其中所述极性输入将选择输入提供给所述多路复用器，以便切换所述开关元件的定时。
21.如权利要求20所述的脉冲发生器，其中所述极性输入被直接提供给所述第一信号生成臂和所述第二信号生成臂中的一者，并且在被施加到所述第一信号生成臂和所述第二信号生成臂中的另一者之前反转。
22.如权利要求11至21中任一项所述的脉冲发生器，其中所述使能逻辑被布置成限定跨越所述多相时钟的多于一个单时钟周期的单个脉冲形状。
23.如任一前述权利要求所述的脉冲发生器，其中所述或每个信号生成臂包括：
多个并联的信号生成臂，所有的信号生成臂被布置成汲取通过共用电感器的电流，其中可以启用或禁用所述并联臂中的至少一者以改变所述脉冲发生器的输出功率。
24.如任一前述权利要求所述的脉冲发生器，包括第二信号生成臂，所述第二信号生成臂包括第二电感器和多个开关元件，每个开关元件被布置成汲取通过所述第二电感器的电流；并且其中所述第一电感器和所述第二电感器是变压器的单独绕组。
25.如权利要求1至23中任一项所述的脉冲发生器，包括第二信号生成臂，所述第二信号生成臂包括第二电感器和多个开关元件，每个开关元件被布置成汲取通过所述第二电感器的电流；并且其中所述第一电感器和所述第二电感器由单个中心抽头电感器形成。
26.如任一前述权利要求所述的脉冲发生器，其中所述第一电感器和可选的第二电感器是片上电感器。
27.一种生成脉冲的方法，包括：
以预定顺序激活第一信号生成臂的多个开关元件，以便汲取通过所述第一信号生成臂的第一电感器的电流，从而在脉冲发生器输出端处生成预定脉冲波形。
28.如权利要求27所述的方法，其中：
所述第一信号生成臂中的所述多个开关元件具有不同的电流汲取能力，使得在激活时它们汲取不同量的电流。
29.如权利要求27或28所述的方法，还包括：以预定顺序激活第二信号生成臂的多个开关元件，以便汲取通过所述第二信号生成臂的第二电感器的电流，所述第一信号生成臂和所述第二信号生成臂一起在脉冲发生器输出端处生成预定脉冲波形。
30.如权利要求29所述的方法，其中交替地激活所述第一信号生成臂的所述开关元件和所述第二信号生成臂的所述开关元件，以便产生振荡输出。
31.如权利要求29或30所述的方法，其中按次序激活所述开关元件，使得通过每个信号臂的连续开关元件汲取的电流增大然后减小。
32.如权利要求27至31中任一项所述的方法，其中所述预定顺序被布置成产生近似高斯导数脉冲形状。
33.如权利要求27至32中任一项所述的方法，包括：在多个不同相位处生成时钟信号，以及从所述不同相位驱动所述开关元件。
34.如权利要求33所述的方法，其中每个开关元件设置有基于一个或多个时钟相位信号来确定其激活和去激活的使能逻辑。
35.如权利要求34所述的方法，其中所述使能逻辑包括由时钟的两个相位信号驱动的单触发器件。
36.如权利要求34或35所述的方法，其中所述使能逻辑包括多路复用器，所述多路复用器将多个时钟相位作为输入，并输出从所述输入当中选择的一个或多个时钟相位。
37.如权利要求34、35或36所述的方法，包括：经由所述使能逻辑的极性输入选择脉冲极性。
38.如权利要求37所述的方法，其中设置第二信号生成臂，并且其中所述使能逻辑被布置成交替地触发所述第一信号生成臂的开关元件和所述第二信号生成臂的开关元件，并且其中所述极性输入被布置成更换交替模式。
39.如权利要求38所述的方法，其中所述极性输入被直接提供给所述第一信号生成臂和所述第二信号生成臂中的一者，并且在被施加到所述第一信号生成臂和所述第二信号生成臂中的另一者之前反转。
40.如权利要求34至39中任一项所述的方法，其中所述使能逻辑限定跨越所述多相时钟的多于一个单时钟周期的单个脉冲形状。
41.如权利要求27至40中任一项所述的方法，其中所述或每个信号生成臂包括：
多个并联的信号生成臂，所有信号生成臂被布置成汲取通过共用电感器的电流，其中所述方法包括：启用或禁用所述并联臂中的至少一者以改变所述脉冲发生器的输出功率。
CN201880009973.8A 2017-02-03 2018-02-01 脉冲发生器 Active CN110402541B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1701849.0 2017-02-03
GBGB1701849.0A GB201701849D0 (en) 2017-02-03 2017-02-03 Pulse generator
PCT/EP2018/052580 WO2018141878A1 (en) 2017-02-03 2018-02-01 Pulse generator

Publications (2)

Publication Number Publication Date
CN110402541A true CN110402541A (zh) 2019-11-01
CN110402541B CN110402541B (zh) 2023-12-22

Family

ID=58462478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880009973.8A Active CN110402541B (zh) 2017-02-03 2018-02-01 脉冲发生器

Country Status (6)

Country Link
US (3) US20200003865A1 (zh)
EP (1) EP3577760A1 (zh)
CN (1) CN110402541B (zh)
GB (1) GB201701849D0 (zh)
TW (1) TWI759415B (zh)
WO (1) WO2018141878A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111934655A (zh) * 2020-07-28 2020-11-13 新华三半导体技术有限公司 一种脉冲时钟产生电路、集成电路和相关方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10560074B1 (en) * 2018-11-20 2020-02-11 Realtek Semiconductor Corp. Switched capacitor circuit and method thereof
JP7114192B2 (ja) * 2019-01-22 2022-08-08 アルパイン株式会社 車載装置、データ処理方法及びデータ処理プログラム
CN110752751A (zh) * 2019-10-25 2020-02-04 中国科学院电工研究所 一种直流光伏宽范围输入高变比升压装置的控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300830B1 (en) * 2000-12-29 2001-10-09 Ericsson Inc Multiplexed input envelope restoration scheme for linear high-efficiency power amplification
US20030071731A1 (en) * 2001-10-15 2003-04-17 Jesme Ronald David Amplifier modulation
EP1458090A1 (en) * 2003-03-10 2004-09-15 Alcatel Electronic integrated circuit comprising a differential amplifier with digital compensation of the DC offset voltage
US20080061871A1 (en) * 2006-06-27 2008-03-13 Kabushiki Kaisha Toshiba Power amplifier
US20140049318A1 (en) * 2012-08-16 2014-02-20 Massachusetts Institute Of Technology Method and Apparatus for High Efficiency, High Dynamic Range Digital RF Power Amplification

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6748022B1 (en) * 1999-07-06 2004-06-08 Harold R. Walker Single sideband suppressed carrier digital communications method and system
US7460612B2 (en) * 2004-08-12 2008-12-02 Texas Instruments Incorporated Method and apparatus for a fully digital quadrature modulator
WO2006071197A1 (en) * 2004-12-30 2006-07-06 Agency For Science, Technology And Research Fully integrated ultra wideband transmitter circuits and systems
US7265598B2 (en) * 2005-05-25 2007-09-04 Camero-Tech Ltd. Narrow ultra wideband pulse generator
US9729987B2 (en) * 2005-09-27 2017-08-08 Ronald Quan Method and apparatus to evaluate audio equipment via at least one filter for dynamic distortions and or differential phase and or frequency modulation effects
US9271097B2 (en) * 2013-05-31 2016-02-23 Ronald Quan Method and apparatus to evaluate audio equipment via filter banks
US7439817B2 (en) * 2006-02-16 2008-10-21 Texas Instruments Incorporated Frequency tuning range extension and modulation resolution enhancement of a digitally controlled oscillator
US7612612B2 (en) * 2007-06-22 2009-11-03 Texas Instruments Incorporated Calibration circuitry and delay cells in rectilinear RF power amplifier
US20100188148A1 (en) * 2009-01-26 2010-07-29 Texas Instruments Incorporated Predistortion mechanism for compensation of transistor size mismatch in a digital power amplifier
US8675725B2 (en) * 2010-04-29 2014-03-18 Mediatek Singapore Pte. Ltd. Integrated circuit, communication unit and method for improved amplitude resolution of an RF-DAC
US8497738B2 (en) * 2010-08-11 2013-07-30 Yaohui Guo Broadband power combining method and high power amplifier using same
GB201015730D0 (en) * 2010-09-20 2010-10-27 Novelda As Continuous time cross-correlator
US9071204B2 (en) * 2012-10-31 2015-06-30 The Regents Of The University Of California Digital polar and ZVS contour based hybrid power amplifier
TWI495974B (zh) * 2013-09-17 2015-08-11 Upi Semiconductor Corp 斜波信號產生方法與其產生器、以及脈寬調變信號產生器
FR3015152B1 (fr) * 2013-12-18 2016-01-01 Commissariat Energie Atomique Generateur d'impulsions uwb modulees en phase
FR3015153B1 (fr) * 2013-12-18 2016-01-01 Commissariat Energie Atomique Generateur d'impulsions uwb a commutateur aval rapide
US9660599B2 (en) * 2014-05-07 2017-05-23 Nvidia Corporation Radio frequency power amplifier including a pulse generator and matching network circuit
US9450798B2 (en) * 2014-10-29 2016-09-20 Mediatek, Inc. Transmitter circuit, communication unit and method for amplifying a complex quadrature signal
TW201618453A (zh) * 2014-11-03 2016-05-16 聯詠科技股份有限公司 振盪器、時脈產生器以及時脈訊號的產生方法
US10361688B2 (en) * 2016-03-07 2019-07-23 The United States Of America, As Represented By The Secretary Of The Navy Ultrashort high power pulse generator
IT202000016396A1 (it) * 2020-07-07 2022-01-07 St Microelectronics Srl Circuito generatore di impulsi, sistema e procedimento corrispondenti

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6300830B1 (en) * 2000-12-29 2001-10-09 Ericsson Inc Multiplexed input envelope restoration scheme for linear high-efficiency power amplification
US20030071731A1 (en) * 2001-10-15 2003-04-17 Jesme Ronald David Amplifier modulation
EP1458090A1 (en) * 2003-03-10 2004-09-15 Alcatel Electronic integrated circuit comprising a differential amplifier with digital compensation of the DC offset voltage
US20080061871A1 (en) * 2006-06-27 2008-03-13 Kabushiki Kaisha Toshiba Power amplifier
US20140049318A1 (en) * 2012-08-16 2014-02-20 Massachusetts Institute Of Technology Method and Apparatus for High Efficiency, High Dynamic Range Digital RF Power Amplification

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BOURDEL S,ETAL: "Low-cost CMOS pulse generator for UWB systems", 《ELECTRONICS LET,IEE STEVENCE,GB》 *
XU BO WANG,ETAL: "3–10 GHz ultra wideband front-end transceiver in 0.13 μm complementary metal oxide semiconductor for low-power biomedical radar", 《IET CIRCUITS DEVICES AND SYS,THE INSTITUTION OF ENGINEERING AND TECHNOLIOGY,GB》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111934655A (zh) * 2020-07-28 2020-11-13 新华三半导体技术有限公司 一种脉冲时钟产生电路、集成电路和相关方法

Also Published As

Publication number Publication date
WO2018141878A1 (en) 2018-08-09
TW201841469A (zh) 2018-11-16
US20220236371A1 (en) 2022-07-28
EP3577760A1 (en) 2019-12-11
US20200003865A1 (en) 2020-01-02
GB201701849D0 (en) 2017-03-22
TWI759415B (zh) 2022-04-01
CN110402541B (zh) 2023-12-22
US11874393B2 (en) 2024-01-16
US20240125895A1 (en) 2024-04-18

Similar Documents

Publication Publication Date Title
CN110402541A (zh) 脉冲发生器
CN101819515B (zh) 基于环型振荡器的真随机数发生电路及真随机数发生器
Marsden et al. Low power CMOS re-programmable pulse generator for UWB systems
JPH0645882A (ja) 制御発振器
EP3139496B1 (en) Capacitor arrangement for oscillator
JP2015015725A (ja) 調整可能位相を有する信号生成器
WO2008069444A1 (en) Ultra-low power pulse generator for multiband impulse radio-ultra wideband system and method using the same
US9847811B2 (en) UWB pulse generator
CN101494449A (zh) 一种激发式脉冲发生器
US20140211895A1 (en) Frequency Division
EP3139497B1 (en) Oscillator with favorable startup
JP2007521703A (ja) 周波数逓倍器
US8680899B2 (en) High performance divider using feed forward, clock amplification and series peaking inductors
US7804347B2 (en) Pulse generator circuit and communication apparatus
Moreira et al. All-digital reconfigurable IR-UWB pulse generator using BPSK modulation in 130nm RF-CMOS process
WO2012038732A1 (en) Pulse generator
KR20190002634A (ko) 전압 파형 형성 오실레이터
EP1916769B1 (en) Device and method for generating a signal with predefined transient at start-up
Moreira et al. An IR-UWB pulse generator using PAM modulation with adaptive PSD in 130nm CMOS process
US10135431B2 (en) Fast-response reference-less frequency detector
Cheng et al. A 2GHz fully differential DLL-based frequency multiplier for high speed serial link circuit
CN105207466B (zh) 电压产生电路及预驱动信号产生模块
CN116599523B (zh) 相位插值电路、锁相环电路
US20230170855A1 (en) Switching power amplifier with output harmonic suppression
Jahangirzadeh et al. Low spur frequency synthesiser using randomly shifted reference spur to higher frequencies

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant