CN101494449A - 一种激发式脉冲发生器 - Google Patents

Abstract

为了降低实现复杂度和系统功耗，并灵活可控的产生精确的脉冲波形，本发明设计了一种激发式脉冲发生器，包括：放大器(200)，还包括：与所述放大器(200)耦合连接的环形振荡器(100)，所述环形振荡器(100)由控制电平(Vctrl)控制其输出的振荡频率。

Description

一种激发式脉冲发生器

技术领域

本发明涉及一种激发式脉冲发生器，尤其涉及一种基于环振的激发式脉冲发生器。

背景技术

超宽带(Ultra-Wideband，UWB)技术是一种新兴的短距无线技术，由于其新颖的频谱利用方式和低功耗特性而获得了广泛的关注和应用。其中窄脉冲超宽带(IR-UWB)是UWB通信最早采用的信号形式，它利用宽度在纳秒、亚纳秒级的窄脉冲序列进行通信。窄脉冲多采用高斯波形或其若干阶导数形状的脉冲波形。但为了满足频谱规范的限制，通常需要采用复杂的脉冲波形，这些复杂的波形难以用电路精确、稳定地产生。

近年来在脉冲产生领域，有关脉冲产生电路的研究，提出了各种产生脉冲波形的方法，主要如下：

1、滤波器冲激响应法

该方法通过产生一个冲激信号(通常为极窄的矩形脉冲)去激励成形滤波器，得到具有期望频谱形状的脉冲信号，输出脉冲信号的频谱形状与滤波器的频域特性相同。然而，由于构成滤波器的片内元件通常有20％的容差，且难以动态调制滤波器的参数，这一方法难以保证输出信号频谱的稳定性，并缺乏灵活控制的手段。

2、瞬时导通特性法

该方法利用了阶跃恢复二极管(SRD)、雪崩三极管、雪崩二极管等器件的瞬时导通特性和微带线来产生极窄脉冲。然而，该方法只产生一个冲激信号，若要符合频谱规范同样需要成形滤波器，因此具有与滤波器冲激相应响应法相同的缺点。此外，由于阶跃恢复二极管等器件难以在CMOS工艺内集成，故仅适于PCB板级的设计。

3、利用器件的非线性特性法

该方法利用晶体管的非线性效应生成高斯或其高阶脉冲，其基本思想是利用双极型晶体管的饱和区和MOS管的弱反型区的指数转移等非线性特性。其实现电路较复杂，对器件的特性和偏置敏感，难以产生稳定的脉冲信号，设计也比较困难，目前较少采用。

4、载波调制的精确波形控制法

引入载波的概念后，IR-UWB信号产生电路的设计方法发生了根本性的改变。通过开关简单地“抽取”一小段正弦波即可获得期望的信号。从调制角度看，此方法实际上是矩形波与正弦载波的相乘。更一般的方法是利用一个高速数模转换器生成精确的基带波形，再与载波相乘。基带波形决定了输出波形的包络，载波决定了输出波形的中心频率。利用这一方法可以精确地控制波形时域与频域特性，几乎完美地解决了脉冲波形产生的难题。然而，设计一个产生载波所需的频率综合器比较困难，且需要付出较大的面积和功耗代价。

发明内容

本发明所要解决的技术问题是提供一种能够降低了实现复杂度和系统功耗，并灵活可控的实现了精确脉冲波形的产生的脉冲发生器。

本发明的目的是通过以下技术方案来实现的：

一种激发式脉冲发生器，包括：放大器，还包括：与所述放大器耦合连接的环形振荡器，所述环形振荡器由控制电平的控制其输出的振荡频率。

作为本发明一个较具体的实施例，所述环形振荡器包括：依次级联的振荡器与非门、第一受控反相器和第二受控反相器，所述振荡器与非门的输入端分别连接所述第二受控反相器的输出端和一开关电平，所述第一受控反相器和第二受控反相器的控制端连接所述控制电平。

所述第一受控反相器和第二受控反相器结构相同，包括：CMOS反相器和受控MOS管，所述CMOS反相器的输入端为所述受控反相器的输入端，所述CMOS反相器的输出端为所述受控反相器的输出端，所述受控MOS管的栅极与所述控制电平连接，所述受控MOS管的漏极和源极串接于所述CMOS反相器与地信号的连接的回路中。

所述控制电平由基于比例锁定环路的输出端取得，所述基于比例锁定环路的输入端连接时钟信号。

所述基于比例锁定环路包括：至少三个受控延时单元、反馈反相器、分频器、鉴频鉴相器、电荷泵、反馈电阻和反馈电容，所述至少三个受控延时单元的输出端和输入端依次级联成环形，所述时钟信号输入到所述鉴频鉴相器，所述反馈反相器的输入端与一受控延时单元的输出端连接，所述反馈反相器的输出端依次与所述分频器、鉴频鉴相器、电荷泵、反馈电阻和反馈电容连接到地信号，所述受控延时单元的控制端连接于所述电荷泵输出端，所述电荷泵输出端为所述基于比例锁定环路的输出端。

所述受控延时单元包括：依次连接的延时与非门、延时第一受控反相器和延时第二受控反相器，所述延时与非门的输入端分别为所述受控延时单元的输入端和高电平，所述延时第一受控反相器和延时第二受控反相器的控制端即为所述受控延时单元的控制端。

所述的激发式脉冲发生器，还包括：耦合反相器，所述环形振荡器通过所述耦合反相器与所述放大器连接。

所述放大器采用非线性放大器。

所述放大器包括：电感、第一MOS管和第二MOS管，高电平依次连接所述电感、第二MOS管的漏极到源极、第一MOS管的漏极到源极，接到地信号，所述第一MOS管的栅极为所述放大器的输入端，所述第二MOS管的漏极为所述放大器的输出端。

与现有技术相比本发明的优点在于，以相当低的代价实现了载波的产生，在窄脉冲(IR-UWB)的互补金属氧化物半导体(CMOS)基础上，提出了一种新型的基于激发式环振的伪载波调制脉冲产生电路。

其优势主要表现为以下几个方面：

1、采用全静态电路，不存在静态功耗，在未受激发时功耗近乎0，工作时，环振功耗也不到1mW，并可将能量全部用于驱动天线。故本发明的电路的平均功耗可降至与发射功率相当的级别。

2、由于激发信号是一个数字信号，实现脉冲位置调制非常简单。

3、基于比例锁相环的振荡频率控制电路，可有效抵抗工艺和环境的偏差，其控制的精度取决于单元电路的比例，通过严格的版图设计可将控制误差减小到合理的范围内。

4、由于比例环振工作频率低，基于该环振的锁相环的设计较为简单，面积、功耗都可以做到很低(0.18um CMOS工艺下面积小于200um×200um，功耗可控制在2mW以内)，且可同时用作系统时钟源。因此，采用比例环路的方法可用很低的代价实现中心频率的精确控制。

附图说明

图1是本发明激发式脉冲发生器实施例的结构框图；

图2是本发明激发式脉冲发生器实施例具体电路示意图；

图3是本发明受控反相器实施例的电路示意图；

图4是本发明基于比例锁定环路实施例的电路示意图；

图5为本发明受控延时单元实施例的电路示意图。

其中，Vtrigger-开关电平，Vctrl-控制电平，Clk-时钟信号，100-环形振荡器，110-振荡器与非门，120-第一受控反相器，130-第二受控反相器，190-CMOS反相器，191-受控MOS管，400-耦合反相器，200-放大器，201-电感，202-第一MOS管，203-第二MOS管，300-基于比例锁定环路，310-受控延时单元，320-反馈反相器，330-分频器，340-鉴频鉴相器，350-电荷泵，360-反馈电阻，370-反馈电容，311-延时与非门，312-延时第一受控反相器，313-延时第二受控反相器，500-带通滤波器，600-天线。

具体实施方式

下面结合附图和较佳的实施例对本发明作进一步说明。

如图1所示，为本发明激发式脉冲发生器实施例的结构框图。激发式脉冲发生器，包括：放大器200，以及与所述放大器200耦合连接的环形振荡器100。所述环形振荡器100由控制电平Vctrl的控制其输出的振荡频率。所述控制电平Vctrl由基于比例锁定环路300的输出端取得，所述基于比例锁定环路300的输入端连接时钟信号Clk。

其中，环形振荡器100输入为开关电平Vtrigger和控制电平Vctrl。开关电平Vtrigger为触发信号，其功能类似开关，用于触发所述环形振荡器100是否工作。所述控制电平Vctrl为控制电压，控制述环形振荡器100中的反相器的延时，以实现控制振荡频率的目的。

控制电平Vctrl信号由基于比例锁定环路300产生。该基于比例锁定环路300的输入是一个时钟信号Clk，具体值由分频比和所需振荡频率共同决定。

所述环形振荡器100输出作为所述放大器200的输入，该输出信号经过放大、整形后得到最终发射信号。

如图2所示，为本发明激发式脉冲发生器实施例具体电路示意图。所述环形振荡器100包括：依次级联的振荡器与非门110、第一受控反相器120和第二受控反相器130。所述振荡器与非门110的输入端分别连接所述第二受控反相器130的输出端和一开关电平Vtrigger，所述第一受控反相器120和第二受控反相器130的控制端连接所述控制电平Vctrl。所述环形振荡器100通过所述耦合反相器400与所述放大器200连接。所述放大器200包括：电感201、第一MOS管202和第二MOS管203，高电平依次连接所述电感201、第二MOS管203的漏极到源极、第一MOS管202的漏极到源极，接到地信号，所述第一MOS管202的栅极为所述放大器200的输入端，所述第二MOS管203的漏极为所述放大器200的输出端。

所述放大器200为非线性放大器，输出连接到有限带宽的带通滤波器500，所述带通滤波器500连接到天线600。

为了在所述天线600上产生一个类似高斯包络的载波调制波形，所述放大器200可以和有限带宽的带通滤波器500(BPF)共同设计，其方法为：在实际电路设计中对功率放大器的带宽范围进行仿真，并通过阻抗匹配等方法，设计一个和该放大器配合的带通滤波器，从整体上考虑设计和实现合适的带通滤波特性。由于采用非线性功率放大器，我们所提出的脉冲产生电路具有很高的能量效率，理论上最高能够达到100％。此外，由于其具有非线性的特点，因此很容易就能实现脉冲位置调制(PPM)或开关键控调制(OOK)。

如图3结合图2所示，所述环形振荡器100依次级联的振荡器与非门110、第一受控反相器120和第二受控反相器130。其中，所述第一受控反相器120和第二受控反相器130结构相同，包括：CMOS反相器190和受控MOS管191，所述CMOS反相器190的输入端为所述受控反相器120或130的输入端，所述CMOS反相器190的输出端为所述受控反相器120或130的输出端，所述受控MOS管191的栅极与所述控制电平Vctrl连接，所述受控MOS管191的漏极和源极串接于所述CMOS反相器190与地信号的连接的回路中。

由振荡器与非门110、第一受控反相器120和第二受控反相器130构成的环形振荡器100的起振需要满足起振条件：

|T(ω)|＝1

∠T(ω)＝1

其中T(ω)为环路传输函数。由此得环形振荡器的工作过程如下：当开关电平Vtrigger为高电平时，振荡器与非门110相当于一个反相器，引入180°的直流相移，两个受控反相器120、130各引入180°的相移，一共引入540°相移。此外，由于每个反相器的一个极点，最多可引入90°的交流相移，因此在某一确定频率ω₀下能达到720°的总相移，从而在ω₀下起振。

在起振初期，信号摆幅较小，会在上述振荡频率ω₀下进行振荡，当信号幅度逐渐增加，并引入非线性操作后，振荡频率将由所述振荡器与非门110、第一受控反相器120和第二受控反相器130的延时决定，其值为：

$f_c=\frac{1}{2\×({\mathrm{\τ}}_{\mathrm{NAND}}+2\×{\mathrm{\τ}}_{\mathrm{INVX}})}=\frac{1}{2\mathrm{\τ}}$

上式中τ_NAND和τ_INVX分别代表与非门和反相器的延时，τ为与非门和两级反相器的总延时，f_c为脉冲产生器的环振的振荡频率，即中心频率。

当开关电平Vtrigger为低电平情况下，所述振荡器与非门110的输出总为高电平，将无法产生振荡。

通过控制第一受控反相器120和第二受控反相器130的电流大小能够起到控制起振频率ω₀的作用。而所述第一受控反相器120和第二受控反相器130的电流大小可以通过调节控制电平Vctrl的电压实现。由于电源电压、工艺偏差等的影响，与非门和反相器的延时变化较大，因此在实际应用中需要根据电路和工作环境动态调整反相器的控制电压。

如图4、图5所示，所述基于比例锁定环路300包括：至少三个受控延时单元310、反馈反相器320、分频器330、鉴频鉴相器340、电荷泵350、反馈电阻360和反馈电容370，所述至少三个受控延时单元310的输出端和输入端依次级联成环形，所述时钟信号Clk输入到所述鉴频鉴相器340，所述反馈反相器320的输入端与一受控延时单元310的输出端连接，所述反馈反相器320的输出端依次与所述分频器330、鉴频鉴相器340、电荷泵350、反馈电阻360和反馈电容370连接到地信号，所述受控延时单元310的控制端连接于所述电荷泵350输出端，所述电荷泵350输出端为所述基于比例锁定环路300的输出端。

其中，由所述分频器330输出的信号与所述时钟信号Clk经过所述鉴频鉴相器340比较处理，得到两信号的相位差，该相位差信号由所述电荷泵350处理得到一电压信号，即为所述控制电平Vctrl。

为了保证其正常工作，依次连接成环形的所述受控延时单元310的总数为奇数个。

所述受控延时单元310包括：依次连接的延时与非门311、延时第一受控反相器312和延时第二受控反相器313，所述延时与非门311的输入端分别为所述受控延时单元310的输入端和高电平，所述延时第一受控反相器312和延时第二受控反相器313的控制端即为所述受控延时单元310的控制端。

延时第一受控反相器312和延时第二受控反相器313的内部具体电路结构最好与所述第一受控反相器120和第二受控反相器130完全相同。

所述基于比例锁定环路300提供了一种通过基于比例锁定环路的自动控制方法，利用锁定在较低频率的环振来提取控制电平Vctrl。其电路结构类似于一个电荷泵型锁相环，其调整控制电平Vctrl的过程如下：

分频器330将环振的频率进行分频操作，分频后的频率为f_c/N；

鉴频鉴相器340比较f_c/N与低频参考源Clk的相位；

根据鉴频鉴相器340的比较结果，通过电荷泵350对控制电平Vctrl进行控制。以上操作使得f_c/N与低频参考源的频率相等。这样，就会使得环振稳定在一个固定的数值上。如果分频比N＝200，低频参考源振荡频率为20MHz，那么环振的振荡频率便可以稳定在4GHz。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1、一种激发式脉冲发生器，包括：放大器(200)，还包括：与所述放大器(200)耦合连接的环形振荡器(100)，所述环形振荡器(100)由控制电平(Vctrl)控制其输出的振荡频率。

2、根据权利要求1所述的激发式脉冲发生器，其特征在于，所述环形振荡器(100)包括：依次级联的振荡器与非门(110)、第一受控反相器(120)和第二受控反相器(130)，所述振荡器与非门(110)的输入端分别连接所述第二受控反相器(130)的输出端和一开关电平(Vtrigger)，所述第一受控反相器(120)和第二受控反相器(130)的控制端连接所述控制电平(Vctrl)。

3、根据权利要求2所述的激发式脉冲发生器，其特征在于，所述第一受控反相器(120)和第二受控反相器(130)结构相同，包括：CMOS反相器(190)和受控MOS管(191)，所述CMOS反相器(190)的输入端为所述受控反相器(120或130)的输入端，所述CMOS反相器(190)的输出端为所述受控反相器(120或130)的输出端，所述受控MOS管(191)的栅极与所述控制电平(Vctrl)连接，所述受控MOS管(191)的漏极和源极串接于所述CMOS反相器(190)与地信号的连接的回路中。

4、根据权利要求1所述的激发式脉冲发生器，其特征在于，所述控制电平(Vctrl)由基于比例锁定环路(300)的输出端取得，所述基于比例锁定环路(300)的输入端连接时钟信号(Clk)。

5、根据权利要求4所述的激发式脉冲发生器，其特征在于，所述基于比例锁定环路(300)包括：至少三个受控延时单元(310)、反馈反相器(320)、分频器(330)、鉴频鉴相器(340)、电荷泵(350)、反馈电阻(360)和反馈电容(370)，所述至少三个受控延时单元(310)的输出端和输入端依次级联成环形，所述时钟信号(Clk)输入到所述鉴频鉴相器(340)，所述反馈反相器(320)的输入端与一受控延时单元(310)的输出端连接，所述反馈反相器(320)的输出端依次与所述分频器(330)、鉴频鉴相器(340)、电荷泵(350)、反馈电阻(360)和反馈电容(370)连接到地信号，所述受控延时单元(310)的控制端连接于所述电荷泵(350)输出端，所述电荷泵(350)输出端为所述基于比例锁定环路(300)的输出端。

6、根据权利要求5所述的激发式脉冲发生器，其特征在于，依次连接成环形的所述受控延时单元(310)的总数为奇数个。

7、根据权利要求6所述的激发式脉冲发生器，其特征在于，所述受控延时单元(310)包括：依次连接的延时与非门(311)、延时第一受控反相器(312)和延时第二受控反相器(313)，所述延时与非门(311)的输入端分别为所述受控延时单元(310)的输入端和高电平，所述延时第一受控反相器(312)和延时第二受控反相器(313)的控制端即为所述受控延时单元(310)的控制端。

8、根据权利要求2所述的激发式脉冲发生器，其特征在于，还包括：耦合反相器(400)，所述环形振荡器(100)通过所述耦合反相器(400)与所述放大器(200)连接。

9、根据权利要求8所述的激发式脉冲发生器，其特征在于，所述放大器(200)采用非线性放大器。

10、根据权利要求9所述的激发式脉冲发生器，其特征在于，所述放大器(200)包括：电感(201)、第一MOS管(202)和第二MOS管(203)，高电平依次连接所述电感(201)、第二MOS管(203)的漏极到源极、第一MOS管(202)的漏极到源极，接到地信号，所述第一MOS管(202)的栅极为所述放大器(200)的输入端，所述第二MOS管(203)的漏极为所述放大器(200)的输出端。

Images